JP3143473B2 - シリコンオンポーラスシリコン；製造方法及び材料 - Google Patents
シリコンオンポーラスシリコン；製造方法及び材料Info
- Publication number
- JP3143473B2 JP3143473B2 JP03518117A JP51811791A JP3143473B2 JP 3143473 B2 JP3143473 B2 JP 3143473B2 JP 03518117 A JP03518117 A JP 03518117A JP 51811791 A JP51811791 A JP 51811791A JP 3143473 B2 JP3143473 B2 JP 3143473B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- porous silicon
- porous
- ion
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021426 porous silicon Inorganic materials 0.000 title claims abstract description 133
- 239000000463 material Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 10
- 230000006641 stabilisation Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 238000011105 stabilization Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000280 densification Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 101100396994 Drosophila melanogaster Inos gene Proteins 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 abstract description 15
- 239000012212 insulator Substances 0.000 abstract description 4
- 238000001953 recrystallisation Methods 0.000 abstract description 4
- 238000005280 amorphization Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 57
- 235000012431 wafers Nutrition 0.000 description 34
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000011148 porous material Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000003792 electrolyte Substances 0.000 description 8
- 238000007743 anodising Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 238000002048 anodisation reaction Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002336 sorption--desorption measurement Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S118/00—Coating apparatus
- Y10S118/01—Anti-offset
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S118/00—Coating apparatus
- Y10S118/03—Container-related coater
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Materials Engineering (AREA)
- Silicon Compounds (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 本発明は、シリコンオンポーラスシリコン材料の製造
方法及び、それにより得られる材料及びデバイスに関わ
る。
方法及び、それにより得られる材料及びデバイスに関わ
る。
多孔性シリコンは、周知の材料である（例−G.Bomchi
l他、Applied Surface Science 41/42 p.604,1989）。
これは、フッ化水素酸溶液中において、シリコンをアノ
ード溶解（アノード処理）することによって得られる。
この多孔性シリコンは、シリコンの細孔網状構造を特徴
とし、細孔の数と大きさとはシリコンのドーピングレベ
ルと不純物のドーピングによって得られるシリコンの導
電形（dopant impurity type of the silicon）とアノ
ード処理中の電気化学的パラメーターとによって決定さ
れる。続いて、この多孔性シリコンを酸化することによ
って、絶縁性材料が製造される。
l他、Applied Surface Science 41/42 p.604,1989）。
これは、フッ化水素酸溶液中において、シリコンをアノ
ード溶解（アノード処理）することによって得られる。
この多孔性シリコンは、シリコンの細孔網状構造を特徴
とし、細孔の数と大きさとはシリコンのドーピングレベ
ルと不純物のドーピングによって得られるシリコンの導
電形（dopant impurity type of the silicon）とアノ
ード処理中の電気化学的パラメーターとによって決定さ
れる。続いて、この多孔性シリコンを酸化することによ
って、絶縁性材料が製造される。
酸化された多孔性シリコンは、SOI（絶縁体上のシリ
コン）素子を製造するためのより有望な材料の一つを提
供する。（例−N J Thomas他、IEEE Device Letters 10
（３）p.129 1989）;S S Tsao,IEEE Circuits and Devi
ces Magazine p.3 Nov.1987−;K Imai及びH Unno,IEEE
Transactions on Electron Devices ED−31（３）p.297
1984）。多孔性酸化シリコン上のシリコンの主要製造
方法は２つある。不連続なシリコン島を分離するために
多孔性シリコンを選択的に形成させる方法及び多孔性シ
リコンの上に直接エピタキシャルを堆積させる方法であ
る。いずれの方法でも、上記プロセス後に多孔性シリコ
ンを酸化させる。
コン）素子を製造するためのより有望な材料の一つを提
供する。（例−N J Thomas他、IEEE Device Letters 10
（３）p.129 1989）;S S Tsao,IEEE Circuits and Devi
ces Magazine p.3 Nov.1987−;K Imai及びH Unno,IEEE
Transactions on Electron Devices ED−31（３）p.297
1984）。多孔性酸化シリコン上のシリコンの主要製造
方法は２つある。不連続なシリコン島を分離するために
多孔性シリコンを選択的に形成させる方法及び多孔性シ
リコンの上に直接エピタキシャルを堆積させる方法であ
る。いずれの方法でも、上記プロセス後に多孔性シリコ
ンを酸化させる。
上記２つの方法のうち後者は、基板をなす多孔性シリ
コン層の再構築を防ぐために、低温と最低時間とエピタ
クシー成長条件とを必要とするという実用上の欠点があ
る。この方法を厚さ0.25μｍ未満の層に使用すると、制
御が複雑なうえにコスト高になる。付加される欠陥を最
小限度またはゼロにするためには、多孔性シリコンの有
孔率は50％未満でなければならない。この有孔率の水準
は、出発シリコン材料が、n-,n+及びp+以外の型である
場合には、達成が困難である。これらの型の出発材料
は、後にSOI素子製造に使用するには最適でない。従っ
て、この技術によって製造されるSOI材料は、最適な出
発材料を使用しないことになり、結果的に望ましいとさ
れる範囲を超えた欠陥密度（defect density）を生じ
る。
コン層の再構築を防ぐために、低温と最低時間とエピタ
クシー成長条件とを必要とするという実用上の欠点があ
る。この方法を厚さ0.25μｍ未満の層に使用すると、制
御が複雑なうえにコスト高になる。付加される欠陥を最
小限度またはゼロにするためには、多孔性シリコンの有
孔率は50％未満でなければならない。この有孔率の水準
は、出発シリコン材料が、n-,n+及びp+以外の型である
場合には、達成が困難である。これらの型の出発材料
は、後にSOI素子製造に使用するには最適でない。従っ
て、この技術によって製造されるSOI材料は、最適な出
発材料を使用しないことになり、結果的に望ましいとさ
れる範囲を超えた欠陥密度（defect density）を生じ
る。
一般的に、多孔性シリコンを選択的に形成させるため
に最もよく使用される方法は、「多孔性シリコンによる
完全な分離」（FIPOS）のｐ−ｎアプローチとn/n+/nア
プローチの２つである。FIPOS（K Imai.Solid State El
ectronics 24,p.159 1981）はＰ型シリコンウェーハに
ｎ型シリコン島を一時的に形成するために、陽子注入を
利用する。次に、多孔性シリコンが一時的なｎ型シリコ
ン島を完全に包囲するように、ｐ型シリコンのみがアノ
ード処理される。酸化によって一時的ｎ型シリコンはｐ
型に、多孔性シリコンはSiO2へ変えられる。この技術に
は元来、多くの問題があり、その中には、Ｐ型多孔性シ
リコンが酸化される時に生じる格子膨脹が原因となるウ
ェーハの反り（warpage）、及び前記島の中央に厚さの
不均一な部分が存在することとが含まれる。この厚みの
不均一は、とりわけ、前記島の中に転位を誘導し、ｎ型
のシリコンの電気的整合（electrical comformity）を
減少させる。
に最もよく使用される方法は、「多孔性シリコンによる
完全な分離」（FIPOS）のｐ−ｎアプローチとn/n+/nア
プローチの２つである。FIPOS（K Imai.Solid State El
ectronics 24,p.159 1981）はＰ型シリコンウェーハに
ｎ型シリコン島を一時的に形成するために、陽子注入を
利用する。次に、多孔性シリコンが一時的なｎ型シリコ
ン島を完全に包囲するように、ｐ型シリコンのみがアノ
ード処理される。酸化によって一時的ｎ型シリコンはｐ
型に、多孔性シリコンはSiO2へ変えられる。この技術に
は元来、多くの問題があり、その中には、Ｐ型多孔性シ
リコンが酸化される時に生じる格子膨脹が原因となるウ
ェーハの反り（warpage）、及び前記島の中央に厚さの
不均一な部分が存在することとが含まれる。この厚みの
不均一は、とりわけ、前記島の中に転位を誘導し、ｎ型
のシリコンの電気的整合（electrical comformity）を
減少させる。
上記の問題点は、n-シリコンの薄いエピタキシャル層
をn+ドープしたエピタキシャルシリコン層か、またはn+
シリコンを拡散させた埋込み層の上に成長させる、n/n+
/n技術の使用によって大部分克服されている。この方法
は、より薄い多孔性シリコン層の製造によって、ウェー
ハの反りを最小限度に抑え、多孔性シリコンの変換を平
面方向（lateral dimensions）に限定することによっ
て、分離可能なシリコン島の面積を拡大し、さらに不均
一を除去する。この方法には、最新式のエピタキシャル
層の低圧化学的気相堆積（LPCVD）技術が必要とされ
る。この技術を１ミクロン未満のn-層の成長に使用する
場合、特に制御が困難である。また、約0.5μｍ未満の
厚さの測定には、現用されている技術（例えば、SIMS
と、断面のTEM及び拡張抵抗測定法（spreading resista
nce measurement））では破壊的であるために問題があ
る。この技術のもう１つの欠点は、平面方向のアノード
処理の範囲が50μｍに制限されることである。
をn+ドープしたエピタキシャルシリコン層か、またはn+
シリコンを拡散させた埋込み層の上に成長させる、n/n+
/n技術の使用によって大部分克服されている。この方法
は、より薄い多孔性シリコン層の製造によって、ウェー
ハの反りを最小限度に抑え、多孔性シリコンの変換を平
面方向（lateral dimensions）に限定することによっ
て、分離可能なシリコン島の面積を拡大し、さらに不均
一を除去する。この方法には、最新式のエピタキシャル
層の低圧化学的気相堆積（LPCVD）技術が必要とされ
る。この技術を１ミクロン未満のn-層の成長に使用する
場合、特に制御が困難である。また、約0.5μｍ未満の
厚さの測定には、現用されている技術（例えば、SIMS
と、断面のTEM及び拡張抵抗測定法（spreading resista
nce measurement））では破壊的であるために問題があ
る。この技術のもう１つの欠点は、平面方向のアノード
処理の範囲が50μｍに制限されることである。
この発明に従うと、多孔性シリコン上の実質的に単結
晶のシリコン素材を製造する方法には以下の工程が含ま
れる。
晶のシリコン素材を製造する方法には以下の工程が含ま
れる。
（ｉ）シリコンウェーハが多孔性シリコン面及び非多孔
性シリコン面とを有するように、適当なシリコンウェー
ハ上に多孔性シリコン層を製造すること。
性シリコン面とを有するように、適当なシリコンウェー
ハ上に多孔性シリコン層を製造すること。
（ii）多孔性シリコンをアモルファス化させるために十
分な注入イオンドーズを多孔性シリコン面の少なくとも
一部に与えること。
分な注入イオンドーズを多孔性シリコン面の少なくとも
一部に与えること。
（iii）実質的な単結晶を形成するために、350℃以上の
温度でアニーリングすることによって、アモルファスシ
リコンを再結晶化すること。
温度でアニーリングすることによって、アモルファスシ
リコンを再結晶化すること。
通常のエピタキシャル成長技術の使用を避け、一般的
に利用可能な半導体処理装置を使用し、通常のシリコン
の総合データー処理と両立しうる多孔性シリコン上のシ
リコン素材を製造する点において本発明は優れている。
に利用可能な半導体処理装置を使用し、通常のシリコン
の総合データー処理と両立しうる多孔性シリコン上のシ
リコン素材を製造する点において本発明は優れている。
多孔性シリコン層は、標準的なアノード処理技術によ
って製造し得るものであり、典型的には、夫々がフッ化
水素酸水（HF）またはエタン酸−フッ化水素酸のよう
な、連続的に攪拌される電解質を含む２つの半槽（half
cell）から成るアノード処理電解槽の中に適当なシリ
コンのウェーハを配置する。それからウェーハは、陽極
から出発し、電解質を介して一方の半槽を通り通常２つ
の半槽間の壁を形成しているウェーハを通り、他方の半
槽を通り陰極を通り、アノード処理電解槽から出ていく
電流を通すことによってアノード処理される。
って製造し得るものであり、典型的には、夫々がフッ化
水素酸水（HF）またはエタン酸−フッ化水素酸のよう
な、連続的に攪拌される電解質を含む２つの半槽（half
cell）から成るアノード処理電解槽の中に適当なシリ
コンのウェーハを配置する。それからウェーハは、陽極
から出発し、電解質を介して一方の半槽を通り通常２つ
の半槽間の壁を形成しているウェーハを通り、他方の半
槽を通り陰極を通り、アノード処理電解槽から出ていく
電流を通すことによってアノード処理される。
一般的には、シリコンウェーハの厚みの一部分のみが
多孔化される。多孔性素材は、第一の半槽の電解質に接
する面から、ウェーハの厚みの内部に層として形成され
る。前記の層の最外表面、つまり第一の半槽の電解質に
接する面は、ウェーハの多孔性シリコン面と称される
が、第二の半槽内の電解質に接するウェーハ面は、非多
孔性シリコン源と称される。多孔性シリコン面を含む面
は完全に多孔性シリコンに変えられるか、または、一部
のみが多孔性シリコンに変えられる。
多孔化される。多孔性素材は、第一の半槽の電解質に接
する面から、ウェーハの厚みの内部に層として形成され
る。前記の層の最外表面、つまり第一の半槽の電解質に
接する面は、ウェーハの多孔性シリコン面と称される
が、第二の半槽内の電解質に接するウェーハ面は、非多
孔性シリコン源と称される。多孔性シリコン面を含む面
は完全に多孔性シリコンに変えられるか、または、一部
のみが多孔性シリコンに変えられる。
使用される電解質の組成と、印加される電流と、アノ
ード処理時間及び開始時シリコンの抵抗率とが、製造さ
れる多孔性シリコン層の有孔率と厚さとを決定する。典
型的な電解質は、5.5mA/cm2のフッ化水素（HF）及びエ
タノール各40％である。６分間のアノード処理によっ
て、抵抗率0.015Ωcmのｎ型シリコンウェーハ中に、厚
さ2.6μｍに対して1.17gm/cm3の有孔率が得られる。生
成される最適なシリコンウェーハはn+とP+とP-とであ
る。P-ウェーハは通常、アノード処理の前段階で非多孔
性シリコン面上へP+注入され、［アノード処理中にウェ
ーハを流れる電流の均等性を高めるために］アニーリン
グされている。
ード処理時間及び開始時シリコンの抵抗率とが、製造さ
れる多孔性シリコン層の有孔率と厚さとを決定する。典
型的な電解質は、5.5mA/cm2のフッ化水素（HF）及びエ
タノール各40％である。６分間のアノード処理によっ
て、抵抗率0.015Ωcmのｎ型シリコンウェーハ中に、厚
さ2.6μｍに対して1.17gm/cm3の有孔率が得られる。生
成される最適なシリコンウェーハはn+とP+とP-とであ
る。P-ウェーハは通常、アノード処理の前段階で非多孔
性シリコン面上へP+注入され、［アノード処理中にウェ
ーハを流れる電流の均等性を高めるために］アニーリン
グされている。
前記方法の（ii）は、通常、（使用されるイオンの型
によって決定される注入エネルギーが）１×1014ions/c
m2以上のドーズが必要とされ、多孔性シリコンの少なく
とも一部に与えられる。イオン注入は室温かまたは500
℃などの高温で実施される。適するイオンとしては、単
一イオン注入の場合、As+,Ge+,Si+及びSn+であり、２つ
のイオンの連続注入の場合、F+及びGe+,Si+,Sn+のいず
れか１つであり、注入順序は前後交換可能である。好ま
しいイオン注入プログラムは80keVの１×1016Ge+/cm2の
注入後35keVの１×1016F+/cm2を注入することであり、
双方ともに500℃で実施される。充分に高いドーズをイ
オン注入することによって多孔性シリコン層にアモルフ
ァス化が引き起こされる。このようなアモルファスシリ
コンは、多孔性シリコンの表面から多孔性シリコン層に
かけて形成され、アモルファスシリコンの幅と幅の減少
した多孔性シリコンの幅の和がアモルファス化前の多孔
性シリコン層とほぼ等しくなる。もしくは、多孔性シリ
コン層の全体がアモルファス化されることもあり、その
場合、前記の幅の減少した多孔性シリコン層は存在しな
い。
によって決定される注入エネルギーが）１×1014ions/c
m2以上のドーズが必要とされ、多孔性シリコンの少なく
とも一部に与えられる。イオン注入は室温かまたは500
℃などの高温で実施される。適するイオンとしては、単
一イオン注入の場合、As+,Ge+,Si+及びSn+であり、２つ
のイオンの連続注入の場合、F+及びGe+,Si+,Sn+のいず
れか１つであり、注入順序は前後交換可能である。好ま
しいイオン注入プログラムは80keVの１×1016Ge+/cm2の
注入後35keVの１×1016F+/cm2を注入することであり、
双方ともに500℃で実施される。充分に高いドーズをイ
オン注入することによって多孔性シリコン層にアモルフ
ァス化が引き起こされる。このようなアモルファスシリ
コンは、多孔性シリコンの表面から多孔性シリコン層に
かけて形成され、アモルファスシリコンの幅と幅の減少
した多孔性シリコンの幅の和がアモルファス化前の多孔
性シリコン層とほぼ等しくなる。もしくは、多孔性シリ
コン層の全体がアモルファス化されることもあり、その
場合、前記の幅の減少した多孔性シリコン層は存在しな
い。
イオン注入は、イオンの細孔下部への注ぎ込み（Chan
nelling）または結晶主軸を最小にするような入射角で
実施することが好ましい。
nelling）または結晶主軸を最小にするような入射角で
実施することが好ましい。
工業的に使用される典型的な標準入射角は７゜である
（つまり、通常の多孔性シリコン表面に対する通常の入
射角から７℃ずれる）。他の好ましい入射角は83゜と15
゜である。最適な入射角に影響する他の要因には、多孔
性シリコン層内の有孔率と細孔の大きさが含まれる。ま
た、いくつかのイオン注入ウェーハのホルダーについて
は、注入入射角度に通常の規定から±１゜までの変位を
与えることが普通である。
（つまり、通常の多孔性シリコン表面に対する通常の入
射角から７℃ずれる）。他の好ましい入射角は83゜と15
゜である。最適な入射角に影響する他の要因には、多孔
性シリコン層内の有孔率と細孔の大きさが含まれる。ま
た、いくつかのイオン注入ウェーハのホルダーについて
は、注入入射角度に通常の規定から±１゜までの変位を
与えることが普通である。
（ii）は、注入されたイオンドーズを多孔性シリコン
面の全体または一部に与えることによって実施し得る。
前記ドーズが多孔性シリコン面の全体に与えられた場
合、次に、アモルファス化されたシリコンが、幅の減少
した多孔性シリコン層上に層として形成されるが、多孔
性シリコン層の全体がアモルファス化された場合、前記
幅の減少したシリコン層は存在しない。しかしながら、
多孔性シリコン面の一部のみがイオンの注入ドーズに照
射されるように、多孔性シリコン面が、例えばフォトレ
ジストによってマスキングされる場合、アモルファスシ
リコン層はマスキングされなかった部分の多孔性シリコ
ン面から多孔性シリコン層中にかけて形成される。上述
したようにマスキングを使用することによって多孔性シ
リコン面上に、多孔性シリコン層内に伸長するアモルフ
ァスシリコン島が生じる。
面の全体または一部に与えることによって実施し得る。
前記ドーズが多孔性シリコン面の全体に与えられた場
合、次に、アモルファス化されたシリコンが、幅の減少
した多孔性シリコン層上に層として形成されるが、多孔
性シリコン層の全体がアモルファス化された場合、前記
幅の減少したシリコン層は存在しない。しかしながら、
多孔性シリコン面の一部のみがイオンの注入ドーズに照
射されるように、多孔性シリコン面が、例えばフォトレ
ジストによってマスキングされる場合、アモルファスシ
リコン層はマスキングされなかった部分の多孔性シリコ
ン面から多孔性シリコン層中にかけて形成される。上述
したようにマスキングを使用することによって多孔性シ
リコン面上に、多孔性シリコン層内に伸長するアモルフ
ァスシリコン島が生じる。
本発明の方法によって製造された材料は、多孔性シリ
コンがバルクシリコン（bulk silicon）より熱伝導性が
小さいパイロ電気素子のような素子に適している。
コンがバルクシリコン（bulk silicon）より熱伝導性が
小さいパイロ電気素子のような素子に適している。
（iii）で使用される典型的なアニーリングプログラ
ムは、固定の又は変化するアニーリング温度に応じた期
間の350℃より高い温度でのアニーリングを含む。好ま
しいアニーリングプログラムは、950℃のアルゴン内
で、３分間急速に熱アニーリングし、525℃の流動（flo
wing）ニトロゲンまたはアルゴン内で、24時間アニーリ
ングすることである。
ムは、固定の又は変化するアニーリング温度に応じた期
間の350℃より高い温度でのアニーリングを含む。好ま
しいアニーリングプログラムは、950℃のアルゴン内
で、３分間急速に熱アニーリングし、525℃の流動（flo
wing）ニトロゲンまたはアルゴン内で、24時間アニーリ
ングすることである。
（iii）には、必要に応じて他の工程が後続すること
がある。SOI素子製造に適するSOI材料を生産するため
に、これらの後続工程は以下を含む。
がある。SOI素子製造に適するSOI材料を生産するため
に、これらの後続工程は以下を含む。
（iv）再結晶化したシリコンのパターン化。
（ｖ）酸化した多孔性シリコンの製造のための多孔性
シリコンの酸化。
シリコンの酸化。
（iv）は好ましくは、SOI素材から引き続き製造され
るSOI素子の型及び寸法を認識した上で実施される。ま
たは（ｖ）を多孔性シリコンの再結晶化を伴わずに実施
することもできる。このような素材もまた、パイロ電気
素子に適切である。
るSOI素子の型及び寸法を認識した上で実施される。ま
たは（ｖ）を多孔性シリコンの再結晶化を伴わずに実施
することもできる。このような素材もまた、パイロ電気
素子に適切である。
（iii）に先立ってアモルファスシリコンのパターン
化が実施され、（iii）の後に、多孔性シリコンの全体
または一部か酸化される工程が続く場合もありうる。再
結晶化されたシリコン及びアモルファスシリコンのパタ
ーン化は、通常のリトグラフマスキング及びエッチング
技術を含む方法によって行なわれる。アモルファスシリ
コンまたは再結晶化されたシリコンのパターン化の結
果、アモルファスシリコン島または再結晶化されたシリ
コン島がそれぞれ生じる。
化が実施され、（iii）の後に、多孔性シリコンの全体
または一部か酸化される工程が続く場合もありうる。再
結晶化されたシリコン及びアモルファスシリコンのパタ
ーン化は、通常のリトグラフマスキング及びエッチング
技術を含む方法によって行なわれる。アモルファスシリ
コンまたは再結晶化されたシリコンのパターン化の結
果、アモルファスシリコン島または再結晶化されたシリ
コン島がそれぞれ生じる。
多孔性シリコンの酸化は、好ましくは酸化安定化（st
abilizing oxidation）の後に、実施される。酸化安定
化は多孔性シリコンの再構築を禁止する。典型的な酸化
安定化は、流動酸素の中で300℃で１時間ウェーハをア
ニーリングすることから成る。これは細孔のライニング
として、単分子層の厚さの酸化層を成長させると考えら
れる。一般的には、酸化安定化は、多孔性シリコンの酸
化の直前に実施される。この代りに、これを、アモルフ
ァスシリコンのパターン化の後でアモルファスシリコン
の再結晶化の前に行ってもよくまたは再結晶化されたシ
リコンのパターン化の後に行なってもよい。
abilizing oxidation）の後に、実施される。酸化安定
化は多孔性シリコンの再構築を禁止する。典型的な酸化
安定化は、流動酸素の中で300℃で１時間ウェーハをア
ニーリングすることから成る。これは細孔のライニング
として、単分子層の厚さの酸化層を成長させると考えら
れる。一般的には、酸化安定化は、多孔性シリコンの酸
化の直前に実施される。この代りに、これを、アモルフ
ァスシリコンのパターン化の後でアモルファスシリコン
の再結晶化の前に行ってもよくまたは再結晶化されたシ
リコンのパターン化の後に行なってもよい。
酸化安定化がウェーハに適用される場合、これに引き
続く典型的な酸化プログラムは、800℃で２時間湿式灰
化（wet oxidation）し、続いて1090℃で４時間湿式灰
化する工程が含まれ、約1150℃から1400℃の間の温度で
各々、24時間から１時間アニーリングすることによって
高密度化する最終工程を選択することもできる。典型的
な湿式灰化は、H2とO2が燃焼して余剰O2を蒸気として放
出するような、湿潤環境（wet ambient）における発熱
性の工程である。
続く典型的な酸化プログラムは、800℃で２時間湿式灰
化（wet oxidation）し、続いて1090℃で４時間湿式灰
化する工程が含まれ、約1150℃から1400℃の間の温度で
各々、24時間から１時間アニーリングすることによって
高密度化する最終工程を選択することもできる。典型的
な湿式灰化は、H2とO2が燃焼して余剰O2を蒸気として放
出するような、湿潤環境（wet ambient）における発熱
性の工程である。
800℃の湿式灰化によって、十分な程度の酸化を与え
るが水和酸化物を生じる。この水和酸化物は、「リーク
性（leaky）」と称され、この酸化物を同じ条件下にお
いて、バルクシリコン上に成長する場合よりも高い伝導
率を持つ酸化物である。1090℃の湿式灰化又は1000℃よ
りも高い温度でのアニーリングによって得られる「リー
ク性」酸化物は、実質的に熱成長した酸化物（thermall
y grown exide）のようにふるまう酸化された多孔性シ
リコンに変わる。好ましくは、酸化は、酸化された多孔
性シリコンの溶解を禁じるために実施される高密度化に
よって完了するが、これを実施しないならば、標準的な
SOI素子の製造中にこの溶解が生じる。
るが水和酸化物を生じる。この水和酸化物は、「リーク
性（leaky）」と称され、この酸化物を同じ条件下にお
いて、バルクシリコン上に成長する場合よりも高い伝導
率を持つ酸化物である。1090℃の湿式灰化又は1000℃よ
りも高い温度でのアニーリングによって得られる「リー
ク性」酸化物は、実質的に熱成長した酸化物（thermall
y grown exide）のようにふるまう酸化された多孔性シ
リコンに変わる。好ましくは、酸化は、酸化された多孔
性シリコンの溶解を禁じるために実施される高密度化に
よって完了するが、これを実施しないならば、標準的な
SOI素子の製造中にこの溶解が生じる。
（ｉ）と（ii）の後に、多孔性シリコンのメタライゼ
ーションを行なってもよい。アモルファスシリコンが多
孔性シリコン面層上に表皮層（skin layer）を形成する
場合、多孔性シリコンは、例えば、標準的なマスキング
及びエッチング技術によってアクセスされる。アモルフ
ァスシリコンが多孔性シリコン層の表面上に島として形
成される場合、次に、メタライゼーションのために、多
孔性シリコンへの表面にアクセスできる。
ーションを行なってもよい。アモルファスシリコンが多
孔性シリコン面層上に表皮層（skin layer）を形成する
場合、多孔性シリコンは、例えば、標準的なマスキング
及びエッチング技術によってアクセスされる。アモルフ
ァスシリコンが多孔性シリコン層の表面上に島として形
成される場合、次に、メタライゼーションのために、多
孔性シリコンへの表面にアクセスできる。
メタライゼーションは既知の技術（例えばSS Tsano
他、Applied Physics Letters 49（７）p.403 1988;T I
to他 Applied Surface Science 33/34 p.1127 1988）
であり、気体状のタングステンのような典型的な金属
が、高温でLPCVD技術を使用してシリコンオンポーラス
シリコンに付着される。多孔性シリコンは、優先的に金
属を取り込み、シリコンが蒸気の形で除去されてほぼ完
全に金属に変えられる。得られたシリコンオンメタル材
料は、埋め込みチャネルまたは埋め込みコンタクトが必
要とされる素子に対して使用し得る。
他、Applied Physics Letters 49（７）p.403 1988;T I
to他 Applied Surface Science 33/34 p.1127 1988）
であり、気体状のタングステンのような典型的な金属
が、高温でLPCVD技術を使用してシリコンオンポーラス
シリコンに付着される。多孔性シリコンは、優先的に金
属を取り込み、シリコンが蒸気の形で除去されてほぼ完
全に金属に変えられる。得られたシリコンオンメタル材
料は、埋め込みチャネルまたは埋め込みコンタクトが必
要とされる素子に対して使用し得る。
十分な理解のために添付の図面の例に基づいて、本発
明を以下に非限定的に説明する。
明を以下に非限定的に説明する。
図１はシリコンオンポーラスシリコン材料及びSOI材
料を製造するための本発明を実施するための処理工程を
含むフローチャートである。
料を製造するための本発明を実施するための処理工程を
含むフローチャートである。
図２は、図１のルートＢの処理工程中に、シリコンウ
ェーハに生ずる変化の概略図である。
ェーハに生ずる変化の概略図である。
図３は、図１のルートＣの処理工程中に、シリコンウ
ェーハに、生ずる変化の概略図である。
ェーハに、生ずる変化の概略図である。
図４は、ルートＡの処理工程中に、シリコンウェーハ
に生ずる変化の概略図であり、ここにおいては、アモル
ファスシリコン製造のためにマスキングが用いられてい
る。
に生ずる変化の概略図であり、ここにおいては、アモル
ファスシリコン製造のためにマスキングが用いられてい
る。
図１でわかるように、ルートＡとＢは、シリコンオン
ポーラスシリコン材料を製造するために従うべき処理工
程を含む。ルートＡは結果として多孔性シリコン上のア
モルファスシリコンの形で、シリコンオンポーラスシリ
コンを生じ、ルートＢは、多孔性シリコン上の再結晶化
シリコンの形でシリコンオンポーラスシリコンを生ず
る。図２もまた、図１のルートＢの処理工程の概略を示
し、図４はルートＡの処理工程のうち、アモルファスシ
リコンがアモルファスシリコン島として製造される工程
を示している。
ポーラスシリコン材料を製造するために従うべき処理工
程を含む。ルートＡは結果として多孔性シリコン上のア
モルファスシリコンの形で、シリコンオンポーラスシリ
コンを生じ、ルートＢは、多孔性シリコン上の再結晶化
シリコンの形でシリコンオンポーラスシリコンを生ず
る。図２もまた、図１のルートＢの処理工程の概略を示
し、図４はルートＡの処理工程のうち、アモルファスシ
リコンがアモルファスシリコン島として製造される工程
を示している。
図２において概略的に示したように、３インチのチョ
クラルスキー成長（Czochralski−grown）されたn+シリ
コンウェーハ１（ドーパント濃度、2.3×1016cm-3、抵
抗率約0.015Ωcm）が英国特許出願GB8923,709に記載さ
れているようなアノード処理装置中に置かれる。ウェー
ハは、同容量の40％フッ化水素及びエタノールから成る
電解質の中で、5.5mA/cm2の電流密度でアノード処理さ
れ、多孔性シリコン層２とシリコン基板４を持つアノー
ド処理されたウェーハ３となる。６分間のアノード処理
の結果、細孔密度1.17gm/cm3つまり有孔率50％の厚さ2.
6μｍの、多孔性シリコン層が生じる。このような多孔
性シリコン層中の細孔の大きさは、約4.24nmで、気体の
吸着・脱着技術であるBET技術によって測定される。ア
ノード処理後にアノード処理されたウェーハ３をアノー
ド処理装置から取出し、脱イオン水で洗い、遠心脱水す
る。得られた前記ウェーハは、多孔性シリコン面５及び
非多孔性シリコン面６を持つ。
クラルスキー成長（Czochralski−grown）されたn+シリ
コンウェーハ１（ドーパント濃度、2.3×1016cm-3、抵
抗率約0.015Ωcm）が英国特許出願GB8923,709に記載さ
れているようなアノード処理装置中に置かれる。ウェー
ハは、同容量の40％フッ化水素及びエタノールから成る
電解質の中で、5.5mA/cm2の電流密度でアノード処理さ
れ、多孔性シリコン層２とシリコン基板４を持つアノー
ド処理されたウェーハ３となる。６分間のアノード処理
の結果、細孔密度1.17gm/cm3つまり有孔率50％の厚さ2.
6μｍの、多孔性シリコン層が生じる。このような多孔
性シリコン層中の細孔の大きさは、約4.24nmで、気体の
吸着・脱着技術であるBET技術によって測定される。ア
ノード処理後にアノード処理されたウェーハ３をアノー
ド処理装置から取出し、脱イオン水で洗い、遠心脱水す
る。得られた前記ウェーハは、多孔性シリコン面５及び
非多孔性シリコン面６を持つ。
アノード処理されたウェーハ３は、次に、イオン注入
装置（ion implanter）の試料ホルダの中に、非多孔性
シリコン面６が前記ホルダと接するように置かれる。そ
れから、アノード処理されたウェーハ及び試料ホルダ
を、多孔性シリコン面５へのイオン衝撃が約７゜の入射
角（試料ホルダによっては、誘導されるウエーハの反り
が生じるために、±−１゜の変位まで許容される）とな
るように組立てる。イオン注入装置を減圧し試料ホルダ
を500℃まで加熱後、多孔性シリコン面５をまずドーズ
レベル１×1016cm-3まで80KeVのエネルギーを持つGe+に
よって、次にドーズレベル１×1016cm-3まで32KeVのエ
ネルギーを持つF+イオンによって衝撃する。図２を参照
して上述したイオン注入工程によって0.3μｍの厚さの
アモルファスシリコン表皮層７及び多孔性シリコン層８
が生じ、多孔性シリコン層８及びアモルファスシリコン
層７との厚さの合計は多孔性シリコン層２と実質的に等
しくなる。多孔性シリコン表面５の一部のみが（例えば
前もってマスキングすることによって）注入イオンの衝
撃を受ける場合、アモルファスシリコン島が多孔性シリ
コン層２に生じる。
装置（ion implanter）の試料ホルダの中に、非多孔性
シリコン面６が前記ホルダと接するように置かれる。そ
れから、アノード処理されたウェーハ及び試料ホルダ
を、多孔性シリコン面５へのイオン衝撃が約７゜の入射
角（試料ホルダによっては、誘導されるウエーハの反り
が生じるために、±−１゜の変位まで許容される）とな
るように組立てる。イオン注入装置を減圧し試料ホルダ
を500℃まで加熱後、多孔性シリコン面５をまずドーズ
レベル１×1016cm-3まで80KeVのエネルギーを持つGe+に
よって、次にドーズレベル１×1016cm-3まで32KeVのエ
ネルギーを持つF+イオンによって衝撃する。図２を参照
して上述したイオン注入工程によって0.3μｍの厚さの
アモルファスシリコン表皮層７及び多孔性シリコン層８
が生じ、多孔性シリコン層８及びアモルファスシリコン
層７との厚さの合計は多孔性シリコン層２と実質的に等
しくなる。多孔性シリコン表面５の一部のみが（例えば
前もってマスキングすることによって）注入イオンの衝
撃を受ける場合、アモルファスシリコン島が多孔性シリ
コン層２に生じる。
イオン注入後に、アモルファスシリコン表皮層７を形
成するために、上記のルートによって製造されたシリコ
ンオンポーラスシリコン材料をさらに、アモルファスシ
リコンの再結晶化の工程である（iii）と実施すること
によって処理することもある。ルートＡへの（iii）の
追加は、図１上でルートＢとして示されている。
成するために、上記のルートによって製造されたシリコ
ンオンポーラスシリコン材料をさらに、アモルファスシ
リコンの再結晶化の工程である（iii）と実施すること
によって処理することもある。ルートＡへの（iii）の
追加は、図１上でルートＢとして示されている。
シリコン表皮層７の再結晶化は、アニーリングによっ
て実施される。典型的なアニーリングのプログラムは、
950℃のアルゴン雰囲気中で、３分間急速に熱アニーリ
ングするかまたは525℃の窒素雰囲気中で24時間アニー
リングすることを含む。前記再結晶化によって、多孔性
シリコン層８の上に、実質的に単結晶の再結晶化された
シリコン層９が生じる。
て実施される。典型的なアニーリングのプログラムは、
950℃のアルゴン雰囲気中で、３分間急速に熱アニーリ
ングするかまたは525℃の窒素雰囲気中で24時間アニー
リングすることを含む。前記再結晶化によって、多孔性
シリコン層８の上に、実質的に単結晶の再結晶化された
シリコン層９が生じる。
図１及び２のルートＢによって製造されたシリコンオ
ンポーラスシリコン材料は、次に、SOI素子製造に使う
ことができる。SOI素子では、絶縁体上に薄いシリコン
層が必要とされる。十分に空乏化した（つまり、素子の
チャネル領域から完全に多数キャリアが失われた）薄膜
CMOS素子を得るために、シリコン層の厚みは、0.25μｍ
より薄いことが必要である。上記のルートＢによって、
製造されたシリコンオンポーラスシリコン材料は、SOI
素子の要求に十分な薄さのシリコン層を製造するために
この方法を使用する点において、特に、SOI素子製造に
適する。また一方においては、ルートＡ及びＢによって
製造された材料は、後のエピタキシャル成長のための母
材として、及び例えばタングステンなどによるメタライ
ゼーションに適する材料として使用できる。
ンポーラスシリコン材料は、次に、SOI素子製造に使う
ことができる。SOI素子では、絶縁体上に薄いシリコン
層が必要とされる。十分に空乏化した（つまり、素子の
チャネル領域から完全に多数キャリアが失われた）薄膜
CMOS素子を得るために、シリコン層の厚みは、0.25μｍ
より薄いことが必要である。上記のルートＢによって、
製造されたシリコンオンポーラスシリコン材料は、SOI
素子の要求に十分な薄さのシリコン層を製造するために
この方法を使用する点において、特に、SOI素子製造に
適する。また一方においては、ルートＡ及びＢによって
製造された材料は、後のエピタキシャル成長のための母
材として、及び例えばタングステンなどによるメタライ
ゼーションに適する材料として使用できる。
図３は、SOI材料製造のために、ルートＢによって製
造された多孔性シリコンオンポーラスシリコン材料に対
して実施されうる追加方法の工程を示す概略図である。
図３において示される処理工程は図１ではルートＣによ
って示される。
造された多孔性シリコンオンポーラスシリコン材料に対
して実施されうる追加方法の工程を示す概略図である。
図３において示される処理工程は図１ではルートＣによ
って示される。
図３において概説したように、ルートＢによるシリコ
ンオンポーラスシリコン製造の後にシリコン島を形成す
る。このような形成は、標準的な島の形状、または、好
ましくは、特定の素子製造のために特に要求される形状
を与えるために実施される。
ンオンポーラスシリコン製造の後にシリコン島を形成す
る。このような形成は、標準的な島の形状、または、好
ましくは、特定の素子製造のために特に要求される形状
を与えるために実施される。
シリコン島の形成は、一般的に、フォトリソグラフィ
ー及びドライエッチングにより、選択的に不要なシリコ
ン素材をエッチングして除去することによって実施され
る。このような工程は、一般的には、再結晶化したシリ
コン表面10をフォトレジストで覆い、その不要な再結晶
化シリコン領域を覆うフォトレジストのうち、必要とさ
れる再結晶化シリコン領域はマスキングしない手段によ
って、紫外線を照射し、最後に不要な再結晶化シリコン
領域を選択的にドライエッチングして除去し、必要とさ
れる再結晶化シリコン領域をフォトレジストによって保
護することから成る。必要とされる再結晶化シリコン領
域が、デバイス島20である。
ー及びドライエッチングにより、選択的に不要なシリコ
ン素材をエッチングして除去することによって実施され
る。このような工程は、一般的には、再結晶化したシリ
コン表面10をフォトレジストで覆い、その不要な再結晶
化シリコン領域を覆うフォトレジストのうち、必要とさ
れる再結晶化シリコン領域はマスキングしない手段によ
って、紫外線を照射し、最後に不要な再結晶化シリコン
領域を選択的にドライエッチングして除去し、必要とさ
れる再結晶化シリコン領域をフォトレジストによって保
護することから成る。必要とされる再結晶化シリコン領
域が、デバイス島20である。
デバイス島のパターン化後、多孔性シリコン層８は酸
化安定化を受ける。このような酸化は、高温が必要とさ
れる次の処理工程中に多孔性シリコンが再構築されるの
を防ぐために、しばしば使用される。典型的な酸化安定
化プログラムによって、アノード処理されたウェーハ３
は、300℃の酸素の中で１時間アニーリングされる。こ
のようなプログラムは、多孔性シリコン層内に細孔のラ
イニングとしてほぼ単分子層の厚みの酸化膜を成長さ
せ、安定化され且つ部分的に酸化された、多孔性シリコ
ン層21を製造するために考えられている。
化安定化を受ける。このような酸化は、高温が必要とさ
れる次の処理工程中に多孔性シリコンが再構築されるの
を防ぐために、しばしば使用される。典型的な酸化安定
化プログラムによって、アノード処理されたウェーハ３
は、300℃の酸素の中で１時間アニーリングされる。こ
のようなプログラムは、多孔性シリコン層内に細孔のラ
イニングとしてほぼ単分子層の厚みの酸化膜を成長さ
せ、安定化され且つ部分的に酸化された、多孔性シリコ
ン層21を製造するために考えられている。
酸化安定化の後は、酸化プログラムを実施し得る。典
型的な酸化プログラムには、800℃で２時間湿式灰化
し、次に1090℃で６分間湿式灰化することが含まれ、任
意の最終工程として、典型的には、1150℃〜1400℃の温
度で、それぞれ24時間から１時間アニーリングする。典
型的な湿式灰化はH2とO2が燃焼し、蒸気として余剰O2を
放出するような、湿式環境における高温反応プロセスで
ある。
型的な酸化プログラムには、800℃で２時間湿式灰化
し、次に1090℃で６分間湿式灰化することが含まれ、任
意の最終工程として、典型的には、1150℃〜1400℃の温
度で、それぞれ24時間から１時間アニーリングする。典
型的な湿式灰化はH2とO2が燃焼し、蒸気として余剰O2を
放出するような、湿式環境における高温反応プロセスで
ある。
800℃の酸化は、十分な酸化をもたらすが、水和性で
ある。これにより、“リーク性の（leaky）”酸化物が
生じる。1090℃での湿式灰化によって、この“リーク
性”酸化物を変化させると、酸化された多孔性シリコン
層22が生じ、この層22は実質的に熱成長した酸化物のよ
うにふるまう。高密度化は、酸化した多孔性シリコン層
22の溶解を防ぐために、実施されるもので、これを実施
しないと、SOI素子の標準的製造段階で溶解が生じ得
る。
ある。これにより、“リーク性の（leaky）”酸化物が
生じる。1090℃での湿式灰化によって、この“リーク
性”酸化物を変化させると、酸化された多孔性シリコン
層22が生じ、この層22は実質的に熱成長した酸化物のよ
うにふるまう。高密度化は、酸化した多孔性シリコン層
22の溶解を防ぐために、実施されるもので、これを実施
しないと、SOI素子の標準的製造段階で溶解が生じ得
る。
酸化に続いて、酸化中に形成された余剰酸化物23を除
去すると、（酸化した多孔性シリコン層22の形の）絶縁
体上の（デバイス島20の形の）シリコン材料が生じる。
去すると、（酸化した多孔性シリコン層22の形の）絶縁
体上の（デバイス島20の形の）シリコン材料が生じる。
図１を見るとわかるように、ルートＣのみがSOI材料
を獲得しうるための製造方法ではない。他の典型的例に
は図１上のルートＤ及びＥによって示されるものが含ま
れる。SOI素子製造は、例えばイオン注入などの周知の
製造技術によって、図１で述べられたような、製造方法
で獲得されるSOI材料に対して実施し得る。このようなS
OI材料が使用される典型的なSOI素子は、Ｃ−MOS素子及
びバイポラー素子である。
を獲得しうるための製造方法ではない。他の典型的例に
は図１上のルートＤ及びＥによって示されるものが含ま
れる。SOI素子製造は、例えばイオン注入などの周知の
製造技術によって、図１で述べられたような、製造方法
で獲得されるSOI材料に対して実施し得る。このようなS
OI材料が使用される典型的なSOI素子は、Ｃ−MOS素子及
びバイポラー素子である。
ルートＡによって製造される材料を、多孔性シリコン
をアモルファス化するのに十分な注入イオンドーズで多
孔性シリコン面の一部分のみにイオン衝撃することによ
って製造することもできる。上記の製造工程を概略的に
示したのが図４である。ウェーハ１は上記の方法によっ
てアノード処理され、アノード処理されたウェーハ３は
基板４上に多孔性シリコン層を持ち、多孔性シリコン面
５と、非多孔性シリコン面６から成る。フォトレジスト
層30が、次に多孔性シリコン面上に展開される。それか
ら多孔性シリコン面の選択された領域をおおうフォトレ
ジストが紫外線で照射される。続いて、フォトレジスト
を適切なエッチャントによってエッチングすると、多孔
性シリコン面の選択された領域は露出するが、多孔性シ
リコン面の非選択領域は残存フォトレジストによって、
依然としてマスキングされている。このアノード処理さ
れたウェーハに、図２を参照しながら上記に述べたよう
にイオン注入すると、フォトレジストによってマスキン
グされていない部分の多孔性シリコン面から、多孔性シ
リコン層の深さ方向にアモルファスシリコン島31が形成
される。多孔性シリコン面の非選択領域をおおうレジス
トを除去することによって、アモルファスシリコンオン
ポーラスシリコン材料が与えられる。
をアモルファス化するのに十分な注入イオンドーズで多
孔性シリコン面の一部分のみにイオン衝撃することによ
って製造することもできる。上記の製造工程を概略的に
示したのが図４である。ウェーハ１は上記の方法によっ
てアノード処理され、アノード処理されたウェーハ３は
基板４上に多孔性シリコン層を持ち、多孔性シリコン面
５と、非多孔性シリコン面６から成る。フォトレジスト
層30が、次に多孔性シリコン面上に展開される。それか
ら多孔性シリコン面の選択された領域をおおうフォトレ
ジストが紫外線で照射される。続いて、フォトレジスト
を適切なエッチャントによってエッチングすると、多孔
性シリコン面の選択された領域は露出するが、多孔性シ
リコン面の非選択領域は残存フォトレジストによって、
依然としてマスキングされている。このアノード処理さ
れたウェーハに、図２を参照しながら上記に述べたよう
にイオン注入すると、フォトレジストによってマスキン
グされていない部分の多孔性シリコン面から、多孔性シ
リコン層の深さ方向にアモルファスシリコン島31が形成
される。多孔性シリコン面の非選択領域をおおうレジス
トを除去することによって、アモルファスシリコンオン
ポーラスシリコン材料が与えられる。
ルートＡ及び図４に示される方法によって製造された
材料は、例えば、タングステンでメタライズされた材
料、再結晶化シリコンオンポーラスシリコン材料、例え
ば図２並び３を参照しながら上述した方法によって得ら
れたSOI材料及び、SOI Ｃ−MOS素子並びSOIバイポラー
素子のような装置の製造に対しても使用される。
材料は、例えば、タングステンでメタライズされた材
料、再結晶化シリコンオンポーラスシリコン材料、例え
ば図２並び３を参照しながら上述した方法によって得ら
れたSOI材料及び、SOI Ｃ−MOS素子並びSOIバイポラー
素子のような装置の製造に対しても使用される。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 (72)発明者 キーン，ジヨン・マイケル イギリス国、ダブリユ・アール・14・ ３・ピー・エス、ウスターシヤー、マル バーン、セント・アンドリユース・ロー ド、デイー・アール・エイ・エレクトロ ニクス・デイビジヨン、アール・エス・ アール・イー（番地なし) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/265 H01L 27/12 ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)
Claims (17)
- 【請求項１】（ｉ）シリコンウェーハが多孔性シリコン
表面及び非多孔性シリコン表面を有するように、適当な
シリコンウェーハ上に多孔性シリコン層を製造する工程
と （ii）多孔性シリコンをアモルファス化させるのに十分
な注入イオンドーズを多孔性シリコン面の少なくとも一
部に与える工程と、 （iii）実質的な単結晶を形成するために350℃以上の温
度でアニーリングすることによってアモルファスシリコ
ンを再結晶化する工程 とを含む、多孔性シリコン上の実質的に単結晶のシリコ
ンを製造する方法。 - 【請求項２】前記注入イオンドーズが１×1014inos/cm2
より大きい請求項１に記載の方法。 - 【請求項３】前記イオン注入が室温で実施される請求項
１または２に記載の方法。 - 【請求項４】前記イオン注入が１種類のイオンによって
実施される請求項１から３のいずれかに記載の方法。 - 【請求項５】前記１種類のイオンが、As+,Ge+,Si+及びS
n+のリストから選択される請求項４に記載の方法。 - 【請求項６】前記イオン注入が、２つの連続するイオン
注入によって実施される請求項１から３のいずれかに記
載の方法。 - 【請求項７】前記連続するイオン注入が、まずF+によっ
て、次にGe+,Si+及びSn+のリストから選択された１つの
イオンによって、実施される請求項６に記載の方法。 - 【請求項８】前記連続するイオン注入が、まずGe+、Si+
及びSn+のリストから選択された１つのイオンによっ
て、次にF+によって実施される請求項６に記載の方法。 - 【請求項９】前記イオンドーズが入射角７゜±で注入さ
れる請求項１から８のいずれかに記載の方法。 - 【請求項１０】前記多孔性シリコンがメタライゼーショ
ンされる、請求項１から９のいずれかに記載の方法。 - 【請求項１１】前記多孔性シリコン上のシリコンがパタ
ーン化される請求項１から10のいずれかに記載の方法。 - 【請求項１２】前記多孔性シリコンの酸化安定化を実施
する工程を更に含む請求項１から11のいずれかに記載の
方法。 - 【請求項１３】酸化安定化がシリコンをパターン化する
前に実施される、請求項12に記載の方法。 - 【請求項１４】前記多孔性シリコンが、少なくとも部分
的に酸化される工程を更に含む請求項１から13のいずれ
かに記載の方法。 - 【請求項１５】前記酸化が、請求項12または13のいずれ
かに記載の方法の後に実施される請求項14に記載の方
法。 - 【請求項１６】更に高密度化の工程を含む請求項14また
は15に記載の方法。 - 【請求項１７】請求項１から16のいずれかに記載の素材
から製造された半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9025236.2 | 1990-11-20 | ||
| GB909025236A GB9025236D0 (en) | 1990-11-20 | 1990-11-20 | Silicon-on porous-silicon;method of production |
| PCT/GB1991/002029 WO1992009104A1 (en) | 1990-11-20 | 1991-11-18 | Silicon-on-porous-silicon; method of production and material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06502280A JPH06502280A (ja) | 1994-03-10 |
| JP3143473B2 true JP3143473B2 (ja) | 2001-03-07 |
Family
ID=10685692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03518117A Expired - Fee Related JP3143473B2 (ja) | 1990-11-20 | 1991-11-18 | シリコンオンポーラスシリコン；製造方法及び材料 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5387541A (ja) |
| EP (1) | EP0558554B1 (ja) |
| JP (1) | JP3143473B2 (ja) |
| AT (1) | ATE230161T1 (ja) |
| CA (1) | CA2094237A1 (ja) |
| DE (1) | DE69133183T2 (ja) |
| GB (2) | GB9025236D0 (ja) |
| WO (1) | WO1992009104A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| SG55413A1 (en) * | 1996-11-15 | 1998-12-21 | Method Of Manufacturing Semico | Method of manufacturing semiconductor article |
| EP0996967B1 (de) * | 1997-06-30 | 2008-11-19 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente |
| DE19802131B4 (de) * | 1998-01-21 | 2007-03-15 | Robert Bosch Gmbh | Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material |
| US6197654B1 (en) * | 1998-08-21 | 2001-03-06 | Texas Instruments Incorporated | Lightly positively doped silicon wafer anodization process |
| AU2001248861A1 (en) * | 2000-11-30 | 2002-06-11 | Telephus, Inc. | Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same |
| US6717212B2 (en) * | 2001-06-12 | 2004-04-06 | Advanced Micro Devices, Inc. | Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure |
| KR20030064536A (ko) * | 2002-01-28 | 2003-08-02 | 텔레포스 주식회사 | 산화된 다공성 실리콘층을 이용한 고주파 소자 |
| US7195833B2 (en) * | 2002-05-29 | 2007-03-27 | The Board Of Trustees Of The Leland Stanford Junior University | Solid oxide electrolyte with ion conductivity enhancement by dislocation |
| US6908833B1 (en) | 2003-02-14 | 2005-06-21 | National Semiconductor Corporation | Shallow self isolated doped implanted silicon process |
| US7566482B2 (en) * | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
| KR100773555B1 (ko) * | 2006-07-21 | 2007-11-06 | 삼성전자주식회사 | 저결함 반도체 기판 및 그 제조방법 |
| KR102291045B1 (ko) | 2013-08-05 | 2021-08-19 | 트위스트 바이오사이언스 코포레이션 | 드 노보 합성된 유전자 라이브러리 |
| CA2975855A1 (en) | 2015-02-04 | 2016-08-11 | Twist Bioscience Corporation | Compositions and methods for synthetic gene assembly |
| WO2016126882A1 (en) | 2015-02-04 | 2016-08-11 | Twist Bioscience Corporation | Methods and devices for de novo oligonucleic acid assembly |
| US9899274B2 (en) | 2015-03-16 | 2018-02-20 | International Business Machines Corporation | Low-cost SOI FinFET technology |
| US9981239B2 (en) | 2015-04-21 | 2018-05-29 | Twist Bioscience Corporation | Devices and methods for oligonucleic acid library synthesis |
| US10844373B2 (en) | 2015-09-18 | 2020-11-24 | Twist Bioscience Corporation | Oligonucleic acid variant libraries and synthesis thereof |
| CN108698012A (zh) | 2015-09-22 | 2018-10-23 | 特韦斯特生物科学公司 | 用于核酸合成的柔性基底 |
| CN115920796A (zh) | 2015-12-01 | 2023-04-07 | 特韦斯特生物科学公司 | 功能化表面及其制备 |
| GB2568444A (en) | 2016-08-22 | 2019-05-15 | Twist Bioscience Corp | De novo synthesized nucleic acid libraries |
| US10417457B2 (en) | 2016-09-21 | 2019-09-17 | Twist Bioscience Corporation | Nucleic acid based data storage |
| CA3047128A1 (en) | 2016-12-16 | 2018-06-21 | Twist Bioscience Corporation | Variant libraries of the immunological synapse and synthesis thereof |
| CA3054303A1 (en) | 2017-02-22 | 2018-08-30 | Twist Bioscience Corporation | Nucleic acid based data storage |
| WO2018170169A1 (en) | 2017-03-15 | 2018-09-20 | Twist Bioscience Corporation | Variant libraries of the immunological synapse and synthesis thereof |
| WO2018231864A1 (en) | 2017-06-12 | 2018-12-20 | Twist Bioscience Corporation | Methods for seamless nucleic acid assembly |
| WO2018231872A1 (en) | 2017-06-12 | 2018-12-20 | Twist Bioscience Corporation | Methods for seamless nucleic acid assembly |
| JP2020536504A (ja) | 2017-09-11 | 2020-12-17 | ツイスト バイオサイエンス コーポレーション | Ｇｐｃｒ結合タンパク質およびその合成 |
| WO2019079769A1 (en) | 2017-10-20 | 2019-04-25 | Twist Bioscience Corporation | HEATED NANOWELLS FOR THE SYNTHESIS OF POLYNUCLEOTIDES |
| AU2019205269A1 (en) | 2018-01-04 | 2020-07-30 | Twist Bioscience Corporation | DNA-based digital information storage |
| SG11202011467RA (en) | 2018-05-18 | 2020-12-30 | Twist Bioscience Corp | Polynucleotides, reagents, and methods for nucleic acid hybridization |
| SG11202109283UA (en) | 2019-02-26 | 2021-09-29 | Twist Bioscience Corp | Variant nucleic acid libraries for antibody optimization |
| CN113766930A (zh) | 2019-02-26 | 2021-12-07 | 特韦斯特生物科学公司 | Glp1受体的变异核酸文库 |
| EP3987019A4 (en) | 2019-06-21 | 2023-04-19 | Twist Bioscience Corporation | BARCODE-BASED NUCLEIC ACID SEQUENCE ARRANGEMENT |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE220812C (ja) * | ||||
| DE220814C (ja) * | 1900-01-01 | |||
| JPS56648A (en) * | 1979-06-14 | 1981-01-07 | Shibaura Denshi Seisakusho:Kk | Humidity measuring method |
| JPS61177744A (ja) * | 1985-02-01 | 1986-08-09 | Toko Inc | 半導体集積回路用基板の製造方法 |
| FR2620571B1 (fr) * | 1987-09-11 | 1990-01-12 | France Etat | Procede de fabrication d'une structure de silicium sur isolant |
| US5238858A (en) * | 1988-10-31 | 1993-08-24 | Sharp Kabushiki Kaisha | Ion implantation method |
| US5023200A (en) * | 1988-11-22 | 1991-06-11 | The United States Of America As Represented By The United States Department Of Energy | Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies |
-
1990
- 1990-11-20 GB GB909025236A patent/GB9025236D0/en active Pending
-
1991
- 1991-11-18 EP EP91920076A patent/EP0558554B1/en not_active Expired - Lifetime
- 1991-11-18 CA CA002094237A patent/CA2094237A1/en not_active Abandoned
- 1991-11-18 JP JP03518117A patent/JP3143473B2/ja not_active Expired - Fee Related
- 1991-11-18 US US08/050,401 patent/US5387541A/en not_active Expired - Lifetime
- 1991-11-18 AT AT91920076T patent/ATE230161T1/de not_active IP Right Cessation
- 1991-11-18 WO PCT/GB1991/002029 patent/WO1992009104A1/en active IP Right Grant
- 1991-11-18 DE DE69133183T patent/DE69133183T2/de not_active Expired - Fee Related
-
1993
- 1993-04-06 GB GB9307147A patent/GB2271465B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06502280A (ja) | 1994-03-10 |
| GB2271465A (en) | 1994-04-13 |
| CA2094237A1 (en) | 1992-05-21 |
| DE69133183D1 (de) | 2003-01-30 |
| WO1992009104A1 (en) | 1992-05-29 |
| EP0558554B1 (en) | 2002-12-18 |
| EP0558554A1 (en) | 1993-09-08 |
| GB9307147D0 (en) | 1993-06-09 |
| ATE230161T1 (de) | 2003-01-15 |
| GB2271465B (en) | 1994-10-26 |
| DE69133183T2 (de) | 2003-08-21 |
| GB9025236D0 (en) | 1991-01-02 |
| US5387541A (en) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3143473B2 (ja) | シリコンオンポーラスシリコン；製造方法及び材料 | |
| US4880493A (en) | Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication | |
| EP0499488B9 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JP5089383B2 (ja) | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ | |
| JPH05217893A (ja) | 半導体基材の作製方法 | |
| US5110755A (en) | Process for forming a component insulator on a silicon substrate | |
| JPH09106984A (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| JPH0529217A (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH0410544A (ja) | 半導体装置の製造方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3201793B2 (ja) | Ｓｉ基体の加工方法 | |
| EP0111097B1 (en) | Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| KR910008979B1 (ko) | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 | |
| JP3191960B2 (ja) | Ｓｉ基体の加工方法 | |
| JP3123321B2 (ja) | 半導体エピタキシャルウエハ、その製造方法及び半導体装置 | |
| JPH0590113A (ja) | Ｓｉ基体及びその加工方法 | |
| JPH08139181A (ja) | Ｓｏｉ構造とその製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0590114A (ja) | Ｓｉ基体及びその加工方法 | |
| JPH03203229A (ja) | 半導体装置の製造方法 | |
| JPS63261729A (ja) | 半導体装置の製造方法 | |
| JPH065586A (ja) | 薄膜半導体基板の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |