JPH065586A - 薄膜半導体基板の製法 - Google Patents
薄膜半導体基板の製法Info
- Publication number
- JPH065586A JPH065586A JP15646292A JP15646292A JPH065586A JP H065586 A JPH065586 A JP H065586A JP 15646292 A JP15646292 A JP 15646292A JP 15646292 A JP15646292 A JP 15646292A JP H065586 A JPH065586 A JP H065586A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- thin film
- semiconductor substrate
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 新しい薄膜半導体の透明基板上への製法を提
供する。 【構成】 シリコン半導体基板の表面から０．１ミクロ
ン程度のシリコン薄膜を残して０．１ミクロン程度以上
の深さ部には少なくとも窒素イオンを打ち込むと共に、
前記シリコン半導体基板の表面には少なくともシリコン
窒化膜を形成した後、酸化雰囲気中でシリコン窒膜で挟
まれた０．１ミクロン厚さ程度のシリコン薄膜を残存さ
せて、シリコン半導体基板の裏面からシリコン層を酸化
してシリコン酸化膜による透明基板となす。 【効果】 石英基板上に０．１ミクロン厚さ程度の半導
体単結晶膜を均一な厚さで、かつ結晶欠陥も少なく、か
つアルミニュウムなどの不純物のドーピングもない、良
質な薄膜半導体基板を提供でき、該薄膜半導体基板を用
いて製作したＴＦＴは電気的特性が安定で、リーク電流
も小さくできる。
供する。 【構成】 シリコン半導体基板の表面から０．１ミクロ
ン程度のシリコン薄膜を残して０．１ミクロン程度以上
の深さ部には少なくとも窒素イオンを打ち込むと共に、
前記シリコン半導体基板の表面には少なくともシリコン
窒化膜を形成した後、酸化雰囲気中でシリコン窒膜で挟
まれた０．１ミクロン厚さ程度のシリコン薄膜を残存さ
せて、シリコン半導体基板の裏面からシリコン層を酸化
してシリコン酸化膜による透明基板となす。 【効果】 石英基板上に０．１ミクロン厚さ程度の半導
体単結晶膜を均一な厚さで、かつ結晶欠陥も少なく、か
つアルミニュウムなどの不純物のドーピングもない、良
質な薄膜半導体基板を提供でき、該薄膜半導体基板を用
いて製作したＴＦＴは電気的特性が安定で、リーク電流
も小さくできる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜半導体基板の製法に
関し、とりわけ透明基板上に単結晶半導体薄膜を製作す
る方法に関する。
関し、とりわけ透明基板上に単結晶半導体薄膜を製作す
る方法に関する。
【０００２】
【従来の技術】従来、薄膜半導体基板としては、シリコ
ン・オン・サファイアに代表される透明サファイア基板
上に単結晶半導体薄膜をエピタキシャル成長する方法が
用いられていた。
ン・オン・サファイアに代表される透明サファイア基板
上に単結晶半導体薄膜をエピタキシャル成長する方法が
用いられていた。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
によると、半導体薄膜中にアルミニウム不純物がサファ
イア基板からドープされ、ＴＦＴの電気的特性の制御が
困難であるという課題や、単結晶半導体薄膜に結晶欠陥
が１０4／ｃｍ2以上発生するため、ＴＦＴのリーク電流
が多いという課題があった。
によると、半導体薄膜中にアルミニウム不純物がサファ
イア基板からドープされ、ＴＦＴの電気的特性の制御が
困難であるという課題や、単結晶半導体薄膜に結晶欠陥
が１０4／ｃｍ2以上発生するため、ＴＦＴのリーク電流
が多いという課題があった。
【０００４】本発明は、かかる従来技術の課題を解決す
るために、新しい薄膜半導体の透明基板上への製法を提
供することを目的とする。
るために、新しい薄膜半導体の透明基板上への製法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するために、本発明は薄膜半導体基板の製法
に関し、シリコン半導体基板の一主面から０．１ミクロ
ン程度のシリコン薄膜を残して０．１ミクロン程度以上
の深さ部には少なくとも窒素イオンを打ち込むと共に、
前記シリコン半導体基板の一主面表面には少なくともシ
リコン窒化膜を形成した後、酸化雰囲気中でシリコン窒
膜で挟まれた０．１ミクロン厚さ程度のシリコン薄膜を
残存させて、シリコン半導体基板の他の主面、すなわち
裏面からシリコン層を酸化してシリコン酸化膜による透
明基板となす手段を取る。
目的を達成するために、本発明は薄膜半導体基板の製法
に関し、シリコン半導体基板の一主面から０．１ミクロ
ン程度のシリコン薄膜を残して０．１ミクロン程度以上
の深さ部には少なくとも窒素イオンを打ち込むと共に、
前記シリコン半導体基板の一主面表面には少なくともシ
リコン窒化膜を形成した後、酸化雰囲気中でシリコン窒
膜で挟まれた０．１ミクロン厚さ程度のシリコン薄膜を
残存させて、シリコン半導体基板の他の主面、すなわち
裏面からシリコン層を酸化してシリコン酸化膜による透
明基板となす手段を取る。
【０００６】
【実施例】以下、実施例により本発明を詳述する。
【０００７】図１は、本発明の一実施例を示す薄膜半導
体基板の製法の工程順の断面図である。すなわち、
（イ） シリコンウエーハ１の鏡面研磨された表面か
ら、（ロ）窒素イオンを１００ＫｅＶ程度のエネルギー
で１０15／ｃｍ2程度以上打ち込み、０．５ミクロン厚
さ程度のシリコン窒化層２となるべき層を単結晶のシリ
コン膜３を０．１ミクロン厚さ程度残して形成する。こ
の時、酸素イオンを５０ＫｅＶ程度のエネルギーで１０
15／ｃｍ2程度以上打ち込み、シリコン窒化層２と単結
晶シリコン層３との間にストレス緩衝層として０．１ミ
クロン厚さ以下の薄いシリコン酸化膜層を形成しても良
い。つぎに、（ハ）ＣＶＤ法により、０．５〜１ミクロ
ン厚さ程度以上のシリコン窒化膜４をシリコン膜３の表
面に形成する。
体基板の製法の工程順の断面図である。すなわち、
（イ） シリコンウエーハ１の鏡面研磨された表面か
ら、（ロ）窒素イオンを１００ＫｅＶ程度のエネルギー
で１０15／ｃｍ2程度以上打ち込み、０．５ミクロン厚
さ程度のシリコン窒化層２となるべき層を単結晶のシリ
コン膜３を０．１ミクロン厚さ程度残して形成する。こ
の時、酸素イオンを５０ＫｅＶ程度のエネルギーで１０
15／ｃｍ2程度以上打ち込み、シリコン窒化層２と単結
晶シリコン層３との間にストレス緩衝層として０．１ミ
クロン厚さ以下の薄いシリコン酸化膜層を形成しても良
い。つぎに、（ハ）ＣＶＤ法により、０．５〜１ミクロ
ン厚さ程度以上のシリコン窒化膜４をシリコン膜３の表
面に形成する。
【０００８】この時シリコン窒化膜４とシリコン膜３と
の間に、ストレス緩衝層として０．１ミクロン厚さ以下
の薄いシリコン酸化膜層を形成しても良い。ついで、
（ニ）ウエットまたはドライ酸化雰囲気で１０００度以
上の温度で、長時間をかけて、前記シリコン窒化層２と
シリコン窒化膜４とを耐酸化マスクとして裏面シリコン
層をすべて酸化し、シリコン酸化層５を形成する。この
時、シリコン窒化層２は加熱により完全なシリコン窒化
膜となると共に、シリコン膜３からはイオン打ち込みな
どで誘起された結晶欠陥をアニールアウトする。最後
に、（ホ）表面のシリコン窒化膜４をケミカルエッチン
グで除去することにより、透明な絶縁基板であるシリコ
ン酸化物、すなわち石英基板表面に単結晶のシリコン膜
３が形成された薄膜半導体基板が形成される。
の間に、ストレス緩衝層として０．１ミクロン厚さ以下
の薄いシリコン酸化膜層を形成しても良い。ついで、
（ニ）ウエットまたはドライ酸化雰囲気で１０００度以
上の温度で、長時間をかけて、前記シリコン窒化層２と
シリコン窒化膜４とを耐酸化マスクとして裏面シリコン
層をすべて酸化し、シリコン酸化層５を形成する。この
時、シリコン窒化層２は加熱により完全なシリコン窒化
膜となると共に、シリコン膜３からはイオン打ち込みな
どで誘起された結晶欠陥をアニールアウトする。最後
に、（ホ）表面のシリコン窒化膜４をケミカルエッチン
グで除去することにより、透明な絶縁基板であるシリコ
ン酸化物、すなわち石英基板表面に単結晶のシリコン膜
３が形成された薄膜半導体基板が形成される。
【０００９】
【発明の効果】本発明により、石英基板上に０．１ミク
ロン厚さ程度の半導体単結晶膜を均一な厚さで、かつ結
晶欠陥も１０2／ｃｍ2以下と少なく、かつアルミニュウ
ムなどの不純物のドーピングもない、良質な薄膜半導体
基板を提供できる効果があり、該薄膜半導体基板をもち
いて製作したＴＦＴは電気的特性が安定で、リーク電流
も小さくできる効果もある。
ロン厚さ程度の半導体単結晶膜を均一な厚さで、かつ結
晶欠陥も１０2／ｃｍ2以下と少なく、かつアルミニュウ
ムなどの不純物のドーピングもない、良質な薄膜半導体
基板を提供できる効果があり、該薄膜半導体基板をもち
いて製作したＴＦＴは電気的特性が安定で、リーク電流
も小さくできる効果もある。
【図１】 本発明の一実施例を示す薄膜半導体基板の製
法の工程順の断面図である。
法の工程順の断面図である。
１・・・シリコンウエーハ ２・・・シリコン窒化層 ３・・・シリコン膜 ４・・・シリコン窒化膜 ５・・・シリコン酸化層
Claims (1)
- 【請求項１】 シリコン半導体基板の一主面から０．１
ミクロン程度のシリコン薄膜を残して０．１ミクロン程
度以上の深さ部には少なくとも窒素イオンを打ち込むと
共に、前記シリコン半導体基板の一主面表面には少なく
ともシリコン窒化膜を形成した後、酸化雰囲気中でシリ
コン窒膜で挟まれた０．１ミクロン厚さ程度のシリコン
薄膜を残存させて、シリコン半導体基板の他の主面、す
なわち裏面からシリコン層を酸化してシリコン酸化膜に
よる透明基板となすことを特徴とする薄膜半導体基板の
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15646292A JPH065586A (ja) | 1992-06-16 | 1992-06-16 | 薄膜半導体基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15646292A JPH065586A (ja) | 1992-06-16 | 1992-06-16 | 薄膜半導体基板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065586A true JPH065586A (ja) | 1994-01-14 |
Family
ID=15628281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15646292A Pending JPH065586A (ja) | 1992-06-16 | 1992-06-16 | 薄膜半導体基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999017357A1 (de) * | 1997-09-30 | 1999-04-08 | Infineon Technologies Ag | Erzeugnis umfassend eine funktionsschicht enthaltend silizium und eine isolierschicht aus siliziumdioxid, sowie verfahren zu seiner herstellung |
-
1992
- 1992-06-16 JP JP15646292A patent/JPH065586A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999017357A1 (de) * | 1997-09-30 | 1999-04-08 | Infineon Technologies Ag | Erzeugnis umfassend eine funktionsschicht enthaltend silizium und eine isolierschicht aus siliziumdioxid, sowie verfahren zu seiner herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244819A (en) | Method to getter contamination in semiconductor devices | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| JP3143473B2 (ja) | シリコンオンポーラスシリコン；製造方法及び材料 | |
| JP5089383B2 (ja) | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPH065586A (ja) | 薄膜半導体基板の製法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS6037724A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6037198A (en) | Method of fabricating SOI wafer | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPH11103034A (ja) | 半導体基板の製造方法 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPH11145074A (ja) | 半導体基板の製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPH1084100A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02228061A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPS6136380B2 (ja) | ||
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| JPH04115525A (ja) | 半導体素子の製造方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPH09181001A (ja) | 半導体基板の製造方法 |