JPH09181001A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH09181001A JPH09181001A JP35085995A JP35085995A JPH09181001A JP H09181001 A JPH09181001 A JP H09181001A JP 35085995 A JP35085995 A JP 35085995A JP 35085995 A JP35085995 A JP 35085995A JP H09181001 A JPH09181001 A JP H09181001A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- single crystal
- recrystallized
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 中間絶縁層の上側に厚く、かつ、良質の単結
晶層若しくは結晶粒界の大きい再結晶化層を容易に形成
する。 【解決手段】 単結晶シリコン基板１０の一方の主面に
酸素をイオン注入し、該主面の直下にＳｉＯ2層１１を
形成する第１の工程と、前記一方の主面上に多結晶層１
２を形成する第２の工程と、次いで、該シリコン基板１
０を加熱して前記多結晶層１２を単結晶若しくは結晶粒
界の大きい再結晶化層１３とする第３の工程とを備え
る。
晶層若しくは結晶粒界の大きい再結晶化層を容易に形成
する。 【解決手段】 単結晶シリコン基板１０の一方の主面に
酸素をイオン注入し、該主面の直下にＳｉＯ2層１１を
形成する第１の工程と、前記一方の主面上に多結晶層１
２を形成する第２の工程と、次いで、該シリコン基板１
０を加熱して前記多結晶層１２を単結晶若しくは結晶粒
界の大きい再結晶化層１３とする第３の工程とを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の製造
方法に関し、特に、ＳＯＩ（Silicon on Insulator）ウ
ェーハの結晶性を維持しながら高耐圧、大電流に向く単
結晶若しくは結晶粒界の大きい結晶部分の厚い材料を容
易かつ経済的に得る半導体基板の製造方法に関するもの
である。
方法に関し、特に、ＳＯＩ（Silicon on Insulator）ウ
ェーハの結晶性を維持しながら高耐圧、大電流に向く単
結晶若しくは結晶粒界の大きい結晶部分の厚い材料を容
易かつ経済的に得る半導体基板の製造方法に関するもの
である。
【０００２】
【従来の技術】この種のＳＩＯウェーハの製造方法の従
来例を以下に説明する。 半導体基板表面に絶縁膜層を形成し、この絶縁膜層上
に他の半導体基板を張り合わせ、この張り合わせた基板
をラッピング若しくはエッチング手段により薄い層を形
成する方法。
来例を以下に説明する。 半導体基板表面に絶縁膜層を形成し、この絶縁膜層上
に他の半導体基板を張り合わせ、この張り合わせた基板
をラッピング若しくはエッチング手段により薄い層を形
成する方法。
【０００３】図２は、例えば特公平５−６３４３９号
公報に示されたものであるが、この方法は、単結晶シリ
コン基板１の一方の主面に形成したＳｉＯ2等の絶縁膜
３に開口部２を設け（ａ）、この絶縁膜３上にＣＶＤ
法、エピタキシャル法等の手段で多結晶シリコン層４を
積層した後（ｂ）、レーザ光又は他の方法で加熱し、絶
縁膜３の開口部２の直下のシリコン単結晶部を種として
単結晶若しくは結晶粒界の大きい再結晶化層５を成長さ
せるようにしたものである（ｃ）。
公報に示されたものであるが、この方法は、単結晶シリ
コン基板１の一方の主面に形成したＳｉＯ2等の絶縁膜
３に開口部２を設け（ａ）、この絶縁膜３上にＣＶＤ
法、エピタキシャル法等の手段で多結晶シリコン層４を
積層した後（ｂ）、レーザ光又は他の方法で加熱し、絶
縁膜３の開口部２の直下のシリコン単結晶部を種として
単結晶若しくは結晶粒界の大きい再結晶化層５を成長さ
せるようにしたものである（ｃ）。
【０００４】ＳＩＭＯＸ（Separation by Implanted
Oxygen）法と呼ばれるもので、図３に示すように、
（ａ）の単結晶シリコン基板１の表面に酸素をイオン注
入し、さらに熱処理して該シリコン基板１の表面から約
０．１μｍの深さにＳｉＯ2層６を形成する。このＳｉ
Ｏ2層６の上部には加熱によりシリコンの結晶粒界の大
きい再結晶化層７が形成されるようにした方法。
Oxygen）法と呼ばれるもので、図３に示すように、
（ａ）の単結晶シリコン基板１の表面に酸素をイオン注
入し、さらに熱処理して該シリコン基板１の表面から約
０．１μｍの深さにＳｉＯ2層６を形成する。このＳｉ
Ｏ2層６の上部には加熱によりシリコンの結晶粒界の大
きい再結晶化層７が形成されるようにした方法。
【０００５】
【発明が解決しようとする課題】ところで、上記のＳｉ
Ｏ2層の上部に数μｍ厚のシリコン単結晶若しくは結晶
粒界の大きい結晶を作り、これに電力用ＩＣを作り込み
たいが、上記の方法では層の厚さが薄く目的とする所期
の特性のＩＣが製作できなかった。即ち、上記の方法
ではラップ又はエッチングで精度良く薄い層を作るのが
難しく、の方法では結晶欠陥の少ない良質の結晶を得
るのが難しく、さらにの方法では再結晶化層の厚さが
およそ１μｍ以下までであり、厚い単結晶若しくは結晶
粒界の大きい再結晶化層が容易に得られなかった。
Ｏ2層の上部に数μｍ厚のシリコン単結晶若しくは結晶
粒界の大きい結晶を作り、これに電力用ＩＣを作り込み
たいが、上記の方法では層の厚さが薄く目的とする所期
の特性のＩＣが製作できなかった。即ち、上記の方法
ではラップ又はエッチングで精度良く薄い層を作るのが
難しく、の方法では結晶欠陥の少ない良質の結晶を得
るのが難しく、さらにの方法では再結晶化層の厚さが
およそ１μｍ以下までであり、厚い単結晶若しくは結晶
粒界の大きい再結晶化層が容易に得られなかった。
【０００６】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、中間絶縁層の上側に厚く、か
つ、良質の単結晶層若しくは結晶粒界の大きい結晶層を
容易に形成し得るようにした半導体基板の製造方法を提
供することを目的とするものである。
ためになされたもので、中間絶縁層の上側に厚く、か
つ、良質の単結晶層若しくは結晶粒界の大きい結晶層を
容易に形成し得るようにした半導体基板の製造方法を提
供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の半導体基板の製
造方法は、半導体単結晶基板の一方の主面に酸素をイオ
ン注入し、該主面の直下にＳｉＯ2層を形成する第１の
工程と、前記一方の主面上に多結晶層を形成する第２の
工程と、次いで、該半導体基板を加熱して前記多結晶層
を単結晶若しくは結晶粒界の大きい再結晶化層とする第
３の工程とを含むことを特徴とするものである。
造方法は、半導体単結晶基板の一方の主面に酸素をイオ
ン注入し、該主面の直下にＳｉＯ2層を形成する第１の
工程と、前記一方の主面上に多結晶層を形成する第２の
工程と、次いで、該半導体基板を加熱して前記多結晶層
を単結晶若しくは結晶粒界の大きい再結晶化層とする第
３の工程とを含むことを特徴とするものである。
【０００８】
【発明の実施の形態】以下に、本発明実施例を図１を参
照して説明する。まず、一導電型の単結晶シリコン基板
１０を用意し（ａ）、一方の主面に酸素をイオン注入す
る。この時の注入条件としては、例えば８０〜２００Ｋ
ｅｖで、１×１０↑１７〜１×１０↑１８ｃｍ2の酸素
注入を行った後、熱処理を行う。上記により前記基板１
０の主面から約０．１〜０．４μｍのところにＳｉＯ2
層１１が生成される（ｂ）。
照して説明する。まず、一導電型の単結晶シリコン基板
１０を用意し（ａ）、一方の主面に酸素をイオン注入す
る。この時の注入条件としては、例えば８０〜２００Ｋ
ｅｖで、１×１０↑１７〜１×１０↑１８ｃｍ2の酸素
注入を行った後、熱処理を行う。上記により前記基板１
０の主面から約０．１〜０．４μｍのところにＳｉＯ2
層１１が生成される（ｂ）。
【０００９】次いで、この一方の主面上に公知のＣＶＤ
法により多結晶シリコン層１２を５〜１０μｍ積層する
（ｃ）。次に、この基板１０の多結晶シリコン層１２の
表面をレーザ又は加熱ランプによるＲＴＰ(Rapid Therm
al Process)法で１２００〜１３００℃で加熱し、多結
晶シリコン層１２を単結晶若しくは結晶粒界の大きい再
結晶化層１３に生成させる（ｄ）。なお、上記の実施例
では特に導電型や不純物濃度等について述べなかった
が、これらは通常の半導体基板製造工程と同様に適宜選
択して使用、決定等される。
法により多結晶シリコン層１２を５〜１０μｍ積層する
（ｃ）。次に、この基板１０の多結晶シリコン層１２の
表面をレーザ又は加熱ランプによるＲＴＰ(Rapid Therm
al Process)法で１２００〜１３００℃で加熱し、多結
晶シリコン層１２を単結晶若しくは結晶粒界の大きい再
結晶化層１３に生成させる（ｄ）。なお、上記の実施例
では特に導電型や不純物濃度等について述べなかった
が、これらは通常の半導体基板製造工程と同様に適宜選
択して使用、決定等される。
【００１０】
【発明の効果】本発明の半導体基板の製造方法では、上
記のように半導体基板内の中間絶縁層としてのＳｉＯ2
層の上側に５μｍ以上の比較的厚い単結晶若しくは結晶
粒界の大きい再結晶化層を容易に形成できる。これによ
り電力容量の大きいＩＣを作る得る半導体基板を容易に
提供できる。
記のように半導体基板内の中間絶縁層としてのＳｉＯ2
層の上側に５μｍ以上の比較的厚い単結晶若しくは結晶
粒界の大きい再結晶化層を容易に形成できる。これによ
り電力容量の大きいＩＣを作る得る半導体基板を容易に
提供できる。
【図１】本発明の第１の実施例を説明するための工程図
である。
である。
【図２】従来の半導体基板の製造方法を説明するための
工程図である。
工程図である。
【図３】従来の他の半導体基板の製造方法を説明するた
めの工程図である。
めの工程図である。
１０ 単結晶シリコン基板 １１ ＳｉＯ2層 １２ 多結晶シリコン層 １３ 再結晶化層 １４ エピタキシャル層
Claims (3)
- 【請求項１】 単結晶半導体基板の一方の主面に酸素を
イオン注入し、該主面の直下にＳｉＯ2層を形成する第
１の工程と、 前記一方の主面上に多結晶層を形成する第２の工程と、 次いで、該半導体基板を加熱して前記多結晶層を単結晶
若しくは結晶粒界の大きい再結晶化層とする第３の工程
と、を含むことを特徴とする半導体基板の製造方法。 - 【請求項２】 前記多結晶層を形成する手段としてＣＶ
Ｄ法を採用したことを特徴とする請求項１の半導体基板
の製造方法。 - 【請求項３】 前記半導体基板を加熱する手段が、レー
ザ光若しくは加熱ランプによるＲＴＰ法であることを特
徴とする請求項１に記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35085995A JPH09181001A (ja) | 1995-12-26 | 1995-12-26 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35085995A JPH09181001A (ja) | 1995-12-26 | 1995-12-26 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181001A true JPH09181001A (ja) | 1997-07-11 |
Family
ID=18413378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35085995A Pending JPH09181001A (ja) | 1995-12-26 | 1995-12-26 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181001A (ja) |
-
1995
- 1995-12-26 JP JP35085995A patent/JPH09181001A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
| JPH05175469A (ja) | 半導体基材の作製方法 | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| EP0501119B1 (en) | Method of producing semiconductor substrate | |
| US5433168A (en) | Method of producing semiconductor substrate | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09181001A (ja) | 半導体基板の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS61154121A (ja) | 半導体装置の製造方法 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JPH0370155A (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JP2789965B2 (ja) | 半導体装置用貼り合わせ基板およびその製造方法 | |
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH09121039A (ja) | 半導体部材 | |
| JPH05218316A (ja) | 半導体装置及びその製造方法 | |
| JPH0845943A (ja) | Ｓｏｉ半導体ウェーハのゲッタリング方法及びこれに用いられるｓｏｉ半導体ウェーハの製造方法 | |
| JPH065586A (ja) | 薄膜半導体基板の製法 | |
| JPH01181569A (ja) | Ｓｏｉ型の電界郊果トランジスタ |