JPS61154121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61154121A JPS61154121A JP27382384A JP27382384A JPS61154121A JP S61154121 A JPS61154121 A JP S61154121A JP 27382384 A JP27382384 A JP 27382384A JP 27382384 A JP27382384 A JP 27382384A JP S61154121 A JPS61154121 A JP S61154121A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- crystal silicon
- silicon layer
- polycrystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に係り、特にＳ ＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｉｎｇ ５ｕ
ｂｓｔｒａｔｅ ）技術における新たなシリコンエピタ
キシャル成長方法に関する。
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｉｎｇ ５ｕ
ｂｓｔｒａｔｅ ）技術における新たなシリコンエピタ
キシャル成長方法に関する。
従来の技術
単結晶シリコン基板（シリコンウェハ）上に更にシリコ
ンをエピタキシャル成長をさせた場合、エピタキシャル
成長によって形成された単結晶シリコン領域には積層欠
陥等の欠陥が形成されたり、あるいはナトリウム等の不
純物が混入する。従来、このような欠陥や不純物を不活
性化させるために、いわゆる、シリコン基板内の一種の
清浄化技術であるゲッタリングがなされている。
ンをエピタキシャル成長をさせた場合、エピタキシャル
成長によって形成された単結晶シリコン領域には積層欠
陥等の欠陥が形成されたり、あるいはナトリウム等の不
純物が混入する。従来、このような欠陥や不純物を不活
性化させるために、いわゆる、シリコン基板内の一種の
清浄化技術であるゲッタリングがなされている。
発明が解決しようとする問題点
従来上記欠陥や不純物を不活性化するためにシリコンエ
ピタキシャル成長側に対して反対側の基板背面に例えば
、ＣＶＤ法によって多結晶シリコンを成長させることが
知られている。しかしながら通常シリコンウェハの厚さ
が５００〜６００μｍ程度と厚いためにシリコンエピタ
キシャル成長層中。
ピタキシャル成長側に対して反対側の基板背面に例えば
、ＣＶＤ法によって多結晶シリコンを成長させることが
知られている。しかしながら通常シリコンウェハの厚さ
が５００〜６００μｍ程度と厚いためにシリコンエピタ
キシャル成長層中。
の欠陥等が十分に除去されない。例えば、ゲッタリング
前の積層欠陥数が１０３ｃｍ−”のものがせいぜいｌ／
１０程度に減少するが不十分である。
前の積層欠陥数が１０３ｃｍ−”のものがせいぜいｌ／
１０程度に減少するが不十分である。
問題点を解決するための手段
上記問題点は本発明によれば、シリコン基板上に絶縁層
を介して単結晶シリコンを成長させるＳＯＩ技術におい
て、該絶縁層上に第１の多結晶シリコン層、非酸化層、
更に第２の多結晶シリコン層を順次形成し、次に該第１
の多結晶シリコン層をエツチングにより窓開けし、レー
ザアニールにより該窓部下の第１の多結晶シリン相を単
結晶化せしめて単結晶シリコン層を形成し、次に該第２
の多結晶シリコン層上部を酸化し、次に少なくとも一部
の該単結晶シリコンを残すように該非酸化層を除去し、
次に少なくとも一部の該単結晶シリコンを残すように全
露出面を酸化した後、単結晶シリコンの酸化層を除し、
次に前記単結晶シリコン層上に単結晶シリコンをエピタ
キシャル成長せしめることを特徴とする半導体装置の製
造方法によって解決される。
を介して単結晶シリコンを成長させるＳＯＩ技術におい
て、該絶縁層上に第１の多結晶シリコン層、非酸化層、
更に第２の多結晶シリコン層を順次形成し、次に該第１
の多結晶シリコン層をエツチングにより窓開けし、レー
ザアニールにより該窓部下の第１の多結晶シリン相を単
結晶化せしめて単結晶シリコン層を形成し、次に該第２
の多結晶シリコン層上部を酸化し、次に少なくとも一部
の該単結晶シリコンを残すように該非酸化層を除去し、
次に少なくとも一部の該単結晶シリコンを残すように全
露出面を酸化した後、単結晶シリコンの酸化層を除し、
次に前記単結晶シリコン層上に単結晶シリコンをエピタ
キシャル成長せしめることを特徴とする半導体装置の製
造方法によって解決される。
実施例
以下本発明の実施例を図面に基づいて説明する。
第１Ａ図から第１Ｅ図迄は本発明の一実施例を説明する
ための概略断面図である。
ための概略断面図である。
第１Ａ図に示すように例えば＜１００＞のＰ型シリコン
基板１上に約１μｍの厚さを有する５ｉＯｚ層２を約１
０００℃の温度で−ｅｔ酸化により形成し、次に該Ｓｉ
０２層２上にＣＶＤ法を用いて約６０００人の厚さを有
する多結晶シリコン層３を形成し、更に、その上にＣＶ
Ｄ法を用いてシリコン窒化膜（ＳｉＪＬ膜）４を約３０
００人の厚さに形成し、更にその上にＣＶＤ法を用いて
多結晶シリコン層５を約１μｍの厚さに形成する。
基板１上に約１μｍの厚さを有する５ｉＯｚ層２を約１
０００℃の温度で−ｅｔ酸化により形成し、次に該Ｓｉ
０２層２上にＣＶＤ法を用いて約６０００人の厚さを有
する多結晶シリコン層３を形成し、更に、その上にＣＶ
Ｄ法を用いてシリコン窒化膜（ＳｉＪＬ膜）４を約３０
００人の厚さに形成し、更にその上にＣＶＤ法を用いて
多結晶シリコン層５を約１μｍの厚さに形成する。
次に、第１Ｂ図に示すように、多結晶シリコン層５をパ
ターニングし、ＬＯＷ程度のエネルギーでＡ ｒ４レー
ザ（波長約５０００人）アニールし多結晶シリコン層３
内に単結晶シリコン層３ａを形成し且つ多結晶シリコン
層５の表面に単結晶シリコン層５ａを形成する。
ターニングし、ＬＯＷ程度のエネルギーでＡ ｒ４レー
ザ（波長約５０００人）アニールし多結晶シリコン層３
内に単結晶シリコン層３ａを形成し且つ多結晶シリコン
層５の表面に単結晶シリコン層５ａを形成する。
次に第１Ｃ図に示すように１１００℃程度の温度での熱
酸化８０００人により、単結晶シリコン層５ａ（第１Ｂ
図）をＳｉＯ□層８にする。この酸化により厚さが増大
する。該酸化の後、ドライエツチングによって５ｉ３Ｎ
ａ層４及び単結晶シリコン層３ａの上層１０００人を除
去する。このＳｉＪｍ層４等の除去の際に５ｉ０２層８
も約４０００人の厚さ分だけ除去される。
酸化８０００人により、単結晶シリコン層５ａ（第１Ｂ
図）をＳｉＯ□層８にする。この酸化により厚さが増大
する。該酸化の後、ドライエツチングによって５ｉ３Ｎ
ａ層４及び単結晶シリコン層３ａの上層１０００人を除
去する。このＳｉＪｍ層４等の除去の際に５ｉ０２層８
も約４０００人の厚さ分だけ除去される。
次に、第１Ｄ図に示すように熱酸化を実施し、ＳｉＯ□
層８ａ、８ｂ、８ｃを形成する。この熱酸化によって単
結晶シリコン層３ａ上のＳｉ０１層８ｂは約４０００人
の厚さに形成される。
層８ａ、８ｂ、８ｃを形成する。この熱酸化によって単
結晶シリコン層３ａ上のＳｉ０１層８ｂは約４０００人
の厚さに形成される。
次に第１Ｅ図に示すように反応性イオンエツチング（Ｒ
Ｉ Ｅ）によって約’４０００人の厚さの５ｔ（ｈ層８
ｂ（第１Ｄ図）を除去する。このＲＩＥにより、第１Ｄ
図に示したＳｉ０ｇ層８ａも約４０００人上方から除去
され約２０００人の厚さのＳｉＯ□層が残存している。
Ｉ Ｅ）によって約’４０００人の厚さの５ｔ（ｈ層８
ｂ（第１Ｄ図）を除去する。このＲＩＥにより、第１Ｄ
図に示したＳｉ０ｇ層８ａも約４０００人上方から除去
され約２０００人の厚さのＳｉＯ□層が残存している。
このようにＳｉＯ□層８ｂを除去した後、単結晶シリコ
ン層３ａ上に通常のシリコンエピタキシャル成長条件、
例えば、常圧下で１１５０℃の温度でトリクロルシラン
（ＳｉＨＣｈ）を用いたＣＶＤ法により約１．４μｍの
厚さの単結晶シリコン層９を形成した。このようにして
形成された単結晶シリコン層９の周囲にはＳｉ０２層３
ａ 、 Ｓｉ：ＩＮ４膜４、ＳｉＯ□層８Ｃの絶縁層
が存在している。エピタキシャル成長過程で多結晶シリ
コン層３を介していわゆるゲッタリングがなされ単結晶
シリコン層９及び３ａ内の結晶欠陥、不純物等が減少す
る。
ン層３ａ上に通常のシリコンエピタキシャル成長条件、
例えば、常圧下で１１５０℃の温度でトリクロルシラン
（ＳｉＨＣｈ）を用いたＣＶＤ法により約１．４μｍの
厚さの単結晶シリコン層９を形成した。このようにして
形成された単結晶シリコン層９の周囲にはＳｉ０２層３
ａ 、 Ｓｉ：ＩＮ４膜４、ＳｉＯ□層８Ｃの絶縁層
が存在している。エピタキシャル成長過程で多結晶シリ
コン層３を介していわゆるゲッタリングがなされ単結晶
シリコン層９及び３ａ内の結晶欠陥、不純物等が減少す
る。
従来積層欠陥密度１０’ｃｍ−”が例えば１０ｃｍ−”
以下になる。
以下になる。
発明の詳細
な説明したように、本発明によればＳＯＩ技術による単
結晶シリコン形成時に残存させた非結晶領域をゲッター
サイトとし得るので欠陥等のない単結晶シリコンを得る
ことができる。従って本発明はＭＯＳ）ランジスタ、バ
イポーラ−トランジスタ等に有効に利用される技術であ
る。
結晶シリコン形成時に残存させた非結晶領域をゲッター
サイトとし得るので欠陥等のない単結晶シリコンを得る
ことができる。従って本発明はＭＯＳ）ランジスタ、バ
イポーラ−トランジスタ等に有効に利用される技術であ
る。
第１Ａ図から第１Ｅ図迄は本発明の一実施例を説明する
ための概略工程断面図である。 １・・・Ｐ型シリコン基板、２・・・ＳｉＯ□層、３・
・・多結晶シリコン層、３ａ・・・単結晶シリコン層、
４・・・Ｓｉ、ＪＬ膜、５・・・多結晶シリコン層、５
ａ・・・単結晶シリコン層、８． ８ ａ、 ８ ｂ
、 ８ ｃ・・・５ｉＯｚ層、９・・・単結晶シリコ
ン層。
ための概略工程断面図である。 １・・・Ｐ型シリコン基板、２・・・ＳｉＯ□層、３・
・・多結晶シリコン層、３ａ・・・単結晶シリコン層、
４・・・Ｓｉ、ＪＬ膜、５・・・多結晶シリコン層、５
ａ・・・単結晶シリコン層、８． ８ ａ、 ８ ｂ
、 ８ ｃ・・・５ｉＯｚ層、９・・・単結晶シリコ
ン層。
Claims (1)
- １、シリコン基板上に絶縁層を介して単結晶シリコンを
成長させるＳＯＩ技術において、該絶縁層上に第１の多
結晶シリコン層、非酸化層、更に第２の多結晶シリコン
層を順次形成し、次に該第１の多結晶シリコン層をエッ
チングにより窓開けし、レーザアニールにより該窓部下
の第１の多結晶シリコン層を単結晶化せしめて単結晶シ
リコン層を形成し、次に該第２の多結晶シリコン層上部
を酸化し、次に少なくとも一部の該単結晶シリコンを残
すように該非酸化層を除去し、次に少なくとも一部の該
単結晶シリコンを残すように全露出面を酸化した後、単
結晶シリコンの酸化層を除し、次に前記単結晶シリコン
層上に単結晶シリコンをエピタキシャル成長せしめるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27382384A JPS61154121A (ja) | 1984-12-27 | 1984-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27382384A JPS61154121A (ja) | 1984-12-27 | 1984-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61154121A true JPS61154121A (ja) | 1986-07-12 |
Family
ID=17533052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27382384A Pending JPS61154121A (ja) | 1984-12-27 | 1984-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154121A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6338235A (ja) * | 1986-08-02 | 1988-02-18 | Sony Corp | 半導体装置の製造方法 |
| US4929570A (en) * | 1986-10-06 | 1990-05-29 | National Semiconductor Corporation | Selective epitaxy BiCMOS process |
| US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
| US5443661A (en) * | 1993-07-27 | 1995-08-22 | Nec Corporation | SOI (silicon on insulator) substrate with enhanced gettering effects |
| CN105679653A (zh) * | 2016-01-27 | 2016-06-15 | 西南科技大学 | 硫硅半导体合金叠层太阳能电池的制作方法 |
-
1984
- 1984-12-27 JP JP27382384A patent/JPS61154121A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6338235A (ja) * | 1986-08-02 | 1988-02-18 | Sony Corp | 半導体装置の製造方法 |
| US4929570A (en) * | 1986-10-06 | 1990-05-29 | National Semiconductor Corporation | Selective epitaxy BiCMOS process |
| US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
| US5443661A (en) * | 1993-07-27 | 1995-08-22 | Nec Corporation | SOI (silicon on insulator) substrate with enhanced gettering effects |
| CN105679653A (zh) * | 2016-01-27 | 2016-06-15 | 西南科技大学 | 硫硅半导体合金叠层太阳能电池的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US5258322A (en) | Method of producing semiconductor substrate | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPS61154121A (ja) | 半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS6343887B2 (ja) | ||
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JPS60109270A (ja) | 半導体装置の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPH0529310A (ja) | 半導体装置の製造方法 | |
| JP3249101B2 (ja) | Ｍｏｓ半導体装置 | |
| JPS6136380B2 (ja) | ||
| JPS583272A (ja) | 半導体装置の製造方法 | |
| JPH0669023B2 (ja) | 半導体アイランド領域の形成方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH05114561A (ja) | 半導体装置の製造方法 | |
| JPH04739A (ja) | 半導体装置の製造方法 | |
| JPS62183138A (ja) | 半導体装置の素子分離法 |