JPS62183138A - 半導体装置の素子分離法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 絶縁層の上に半導体層、特にＳｉ単結晶を成長させるＳ
ＯＩ　　（Ｓ　ｅｍｉｃｏｎｄｕｃｔｏｒ／　Ｓ　Ｈｉ
ｃｏｎ　　ＯｎＩ　ｎ５ｕｌａｔｏｒ）技術の開発が進
んでいるが、絶縁層と半導体層との界面には結晶欠陥が
多く発生し、部分的には欠陥は半導体層の表面にまで達
している。本発明では、これらの結晶欠陥領域に素子分
離溝を形成して酸化、あるいは酸化工程のみにて分離絶
縁層を形成し、特性の良好なる半導体集積回路を得る方
法である。

〔産業上の利用分野〕

本発明は、ＳＯＩ基板に集積回路を形成するのに必要な
る素子分離法に関する。

ＳＯＩのには、酸化膜（ＳｉＣ２膜）上にＳｉの単結晶
を成長させる方法と、スピネル（ＭｇＯ・Ａ　１　ｚ　
Ｏｚ　）あるいはサファイア（Ａ１２０３）結晶上にＳ
ｉを成長させる構造がある。後者は特にｓ。

Ｅ　Ｇ　Ｉ　（Ｓ　１ｌｉｃｏｎｏｎ　Ｅｐｉｔａｘｉ
ａｌｌｙＧｒｏｗｎ　Ｉ　ｎｓｕ　−１ａｔｏｒ　）法
として知られている。

これらの絶縁層にＳｉを気相成長させると、５ｉＯｔ膜
は非結晶体であるので、Ｓｔは多結晶あるいはアモルフ
ァス・Ｓｉしか成長しない。

５ＯＥＧＩの場合は、単結晶上の絶縁層の上ににＳｉを
成長させるのでＳｉの単結晶が成長し易い筈であるが、
格子定数の差、Ｓｉの結晶核発生の不規則性により、現
実には絶縁層の結晶とＳｉ層との界面には結晶欠陥が多
数発生する。

これらのＳＯＩ基板をそのまま使用して、Ｓｉ層に機能
素子を形成した時、良好なる特性が期待出来ないので改
善が要望されている。

、〔従来の技術〕 上記に述べたスピネル絶縁層上にＳｔ単結晶を成長させ
た５ＯＥＧ　Ｉ構造と、ＳｉＯ２膜上の３４層に単結晶
領域を成長させたＳｏｌ法についてその製造法の例を簡
単に説明する。

第３図は５ＯＥＧＩの構造断面図を示す。Ｓｉバルク結
晶１上に単結晶スピネル層２を気相成長させる。成長は
ＡＩ　　ＨＣＩ　　ＭｇＣ１ｚ　　Ｃｏ□−Ｈ２系を用
いて行われる。

次いで、ウェット０２とＮＺガスを用いて１０００℃の
熱酸化を行うと、０原子は薄いスピネル層２を通して、
下のＳｉバルク結晶１と反応して、５ｉＯｔ層３が形成
される。

５ｉｎｔ層３を形成する理由は、スピネル層とＳｉバル
ク結晶との間の歪を吸収し、絶縁層の膜厚を確保するた
めである。

次いで、モノシラン・ガス（ＳｉＨ４）の９５０〜１０
００℃の熱分解により、ＳｔのシードＮ４を０．１μｍ
気相成長させる。更に、シード層４の上にアーＦ−／Ｌ
／フプスＳｉ　　（ａ−３ｉ　）　Ｊｉ５を、同様モノ
シラン・ガスの５００〜６００℃の熱分解により成長さ
せる。

次いで、Ｈ２ガス中において、約１０３０℃でアニール
を１０〜２０分行う。このアニール工程によって、ａ−
３ｉｉｉ５はＳｉのシードＮ４からのエピタキシャル成
長化（Ｓ　Ｐ　Ｅ）が行われＳｉ　−３ＰＥ層６が形成
される。第３図はこの時の５ＯＥＧ　Ｉ構造断面を示す
。

レーザ・アニール法でＳｉｇｈ膜上にＳｔの単結晶を形
成する場合を第４図により説明する。

Ｓｉバルク結晶１上に、ＳｉＯ□膜７を成長させる。次
いで気相成長により非単結晶５ｉＮ８を成長させる。成
長温度が低いとａ−Ｓｉが成長し、成長温度が高いと多
結晶Ｓｔが成長する。

次いで、Ｓｉｎ、膜あるいは５ｉｓＮａ膜よりなる反射
防止膜９を積層し、パターンニングにより単結晶成長領
域１０を開口する。

次いで、開口部領域より充分大きな径のアルゴン・レー
ザで照射し、走査することにより非単結晶Ｓｉ層８は、
一旦溶融し、その後冷却されるが、この過程で反射防止
膜の機能により、開口部に結晶核を発生し、単結晶が開
口部領域に広がる。

〔発明が解決しようとする問題点〕

上記に述べた、従来の技術の第２図の５ＯＥＧＩ構造で
は、単結晶スピネル層２とシード層４との界面には多数
の結晶欠陥が存在し、界面から離れた所にも結晶の転移
が残る。

また第４図によるＳｏｌの場合は、非単結晶Ｓｉ層８と
下層のＳｉＯ□膜７とは結晶構造の連続性はないので、
この場合は、非単結晶領域の中に島状の単結晶領域が浮
かんでいるのに近い。

このように結晶欠陥を多数含んだ領域に、トランジスタ
等の機能素子を形成すると、リーク電流の増大、不純物
の拡散の不均一等の問題でデバイス性能に致命的悪影響
を及ぼす。

〔問題点を解決するための手段〕

上記問題点は、Ｓｉ成長層で結晶欠陥を含む領域は、単
結晶領域に比してエツチング速度が大であり、且つ酸化
速度も大であることを利用し、素子形成領域を島状に取
囲んだ分離溝を形成、あるいは結晶欠陥領域に酸化膜形
成をＳｏｌの構造に応じて適用して、素子分離層を形成
する本発明の方法で解決される。

即ち、Ｓｏｌ基板を用いて、絶縁層と半導体層との界面
に達する分離溝を選択的に形成し、該分離溝の開口面を
選択的に酸化することにより分離層を形成する。

また、上記酸化膜の形成時に、絶縁層と半導体層の界面
に残された結晶欠陥領域も含めて、同時に酸化すること
により酸化膜により周囲を完全に取囲まれた島状の単結
晶領域が形成出来る。

また、結晶欠陥領域が界面より半導体層の表面にまで達
した領域を持つＳｏｌでは、前記分離溝の形成行うこと
な（、該表面の結晶欠陥領域よりマスクを用いて選択的
に酸化を行うことによっても分離層が形成可能である。

〔作用〕

上記の手段は、素子形成時に動作特性に悪影響を与える
リーク電流の増大、不純物濃度の分布の不均一、キャリ
ヤ移動度の低下等を発生し易い結晶欠陥領域を安定なる
酸化膜に変質させることにより改善を図るものである。

更に、この酸化膜領域を素子領域を囲んで島状に形成す
ることにより素子分離も同時に形成可能となる。

〔実施例〕

本発明による一実施例を図面により詳細説明する。従来
の技術の項において用いた符号と同一のものは説明を省
略する。

本実施例では５ＯＥＧＩ構造の基板を用いた場合で、第
１図（ａｌ〜（ｄｌの工程順断面図を用いて説明する。

第２図で説明せる構造の５ＯＥＧＴ基板を用いＳ　ｉ　
：＋　Ｎ　４膜１）を積層し、素子分Ｂ？＃領域１２を
パターンニングにより開口する。第１図（ａ）に示す。

次いで、ＨＦ　−ＣＨｓ　ＣＯＯＨＨＮ　Ｏ３溶液によ
るウェット・エツチングによりスピネル層２に達する分
離溝１３を開口する。

このエツチングでは、結晶欠陥の多いＳｉ層は単結晶領
域よりエツチング速度は蟲かに大である。

従って、溝の深さはスピネル層の上で止まるが、横方向
にはエツチングは結晶欠陥層に沿って延びて、Ｓｉ　−
３ＰＥＦＪ６のオーバハング形状が形成される。これを
第１図（ｂ）に示す。

次いで、ウェット０□ガスを含む１０００℃の熱酸化を
行う。この熱酸化により分離溝１３の側壁面に酸化膜の
成長が進み、分離溝を埋込む形で成長すると共に、スピ
ネル層２とシード層４とＳｉ　−３ＰＥｌ’ｉ６との界
面に存在する結晶欠陥領域１７は酸化の進行速度が大で
あるので、この領域にも酸化が進行し、Ｓｔ単結晶より
なる島状領域１４を包囲したＳｉＯ□膜１５膜形５され
る。これを第１図（Ｃ）に示す。

最後にＳｉ、Ｎ、膜１）を除去し、第１図（ｄｌが完成
する。

上記の素子分離法を適用せる５ＯＥＧＩ基板を用いて、
ＭＯＳＦＥＴ及びバイポーラ・トランジスタを試作した
が、前者では、電子移動度は殆どＳｉ基板を用いた場合
と変わらず、後者では、リーク電流がＳｉ基板を用いた
場合より２０〜３０％大きいのみで他の特性は大差なし
との結果を得ている。

Ｓｔの結晶欠陥を多く含む領域の選択エツチングには、
ＨＦ　　ＣＨ３ＣＯＯＨＨＮ　Ｏ３溶液（ダッシュ・Ｄ
　ａｓｈ溶液）以外にも、通称、スクール（Ｓ　ｔｉｒ
ｌ）　、セコ（Ｓ　ｅｃｃｏ）　、ライト（Ｗｒｉｇｈ
ｔ　）等で呼ばれているエツチング溶液も適用可能であ
る。

第４図で説明せるＳｏｌ構造の場合には、第２図の上面
図に示す如く、単結晶は反射防止膜により形成された開
口部の単結晶成長領域１ｏに成長する。従って、単結晶
は結晶欠陥を多（含む領域１６に囲まれ島状に形成され
ている。

このような場合は、分離溝の形成を省略し、単結晶領域
をＳｉ、Ｎ、膜等でマスクして、結晶欠陥領域１６を選
択的に酸化することにより、素子分離層を形成すること
が可能である。

上記の実施例では、絶縁層上にＳｔ半導体層を積層せる
場合を例にして説明したが、半導体層はＳｉに制約され
るものでなく、他のＧｅ、ＧａＡｓ。

ＩｎＰ等の半導体層に素子分離にも適用可能である。

〔発明の効果〕

以上に説明せるごとく、本発明の素子分離法をＳＯＩ構
造の基板に適用することにより、結晶欠陥領域に起因す
るリーク電流、その他の機能素子の特性劣化要因を除去
し、且つ集積化に必要なる素子分離層が形成可能となる
。

【図面の簡単な説明】

第１図は本発明にかかわる５ＯＥＧ　Ｉ構造での分離法
を説明する工程順断面図、 第２図は本発明にかかわるＳｏｌ構造での分離法を説明
する上面図、 第３図は５ＯＥＧＩ構造を説明する断面図、第４図はＳ
ｏｌ　　（ＳｉＯ□絶縁膜）構造を説明する断面図、 を示す。 図面において、 ｌはＳｉバルク結晶、 ２はスピネル層、 ３はＳｉＯ□層、 ４はシード層、 ５はアモルファスＳｉ層、 ６は５ｉ−３ＰＥ層、 ７．１５はＳｉ０ｇ膜、 ８は非単結晶Ｓｉ層、 ９は反射防止膜、 １０は単結晶成長領域、 １）はＳ　ｉ　３　Ｎ　４膜、 １２は素子分離領域、 １３は分離溝、 １４は島状領域、 １６、１７は結晶欠陥領域、 をそれぞれ示す。 １コ

Claims (3)

【特許請求の範囲】
1. （１）絶縁層の上に半導体層が積層され、該半導体層に
   単結晶領域が形成されたＳＯＩ基板を用いて、前記絶縁
   層と半導体層との界面に達する分離溝（１３）を選択的
   に形成し、該分離溝の開口面を選択的に酸化膜（１５）
   を形成することを特徴とする半導体装置の素子分離法。
2. （２）上記、酸化膜の形成時に、絶縁層と半導体層の界
   面に残された結晶欠陥領域（１７）も含めて、同時に酸
   化せしめることを特徴とする特許請求範囲第（１）項記
   載の半導体装置の素子分離法。
3. （３）単結晶領域（１０）を囲んで、絶縁層と半導体層
   の界面より半導体層の表面にまで達した結晶欠陥領域（
   １６）を持つＳＯＩ基板を用いて、該表面の結晶欠陥領
   域より選択的な酸化を行うことを特徴とする半導体装置
   の素子分離法。