JP2989051B2 - 炭化シリコンバイポーラ半導体装置およびその製造方法 - Google Patents
炭化シリコンバイポーラ半導体装置およびその製造方法Info
- Publication number
- JP2989051B2 JP2989051B2 JP3243508A JP24350891A JP2989051B2 JP 2989051 B2 JP2989051 B2 JP 2989051B2 JP 3243508 A JP3243508 A JP 3243508A JP 24350891 A JP24350891 A JP 24350891A JP 2989051 B2 JP2989051 B2 JP 2989051B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- growth
- silicon
- seed crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 74
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 72
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims description 162
- 239000013078 crystal Substances 0.000 claims description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002090 carbon oxide Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関するも
のであり、とくに絶縁層の上に半導体成長層を有する構
造に関するものである。
のであり、とくに絶縁層の上に半導体成長層を有する構
造に関するものである。
【０００２】
【従来の技術】半導体集積回路において、一般的には、
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
【０００３】この問題を解決するために、近年、シリコ
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること（ＳＯＩ(Semiconductor on Insulator)技術）
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのＰＮ接合をなくそ
うとするものである。
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること（ＳＯＩ(Semiconductor on Insulator)技術）
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのＰＮ接合をなくそ
うとするものである。
【０００４】図７に、ＥＬＯ（Epitaxial Lateral Over
growth)）法による従来のＳＯＩ技術を示す（Lateral E
pitaxial Overgrowth of Silicon on SiO2 : D.D.Rathm
anet. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY SO
LID-STATE SCIENCE AND TECHNOLOGY、1982年10月号、23
03頁）。まず、半導体基板２の上面にシリコン酸化膜４
を成長させる。次に、フォトレジストを用いてシリコン
酸化膜４をエッチングし、シードウインドウ６を開ける
（図７Ａ参照）。さらに、このシードウインドウ６から
縦方向へ、シリコンの選択エピタキシャル成長を行う。
これに引続いて、横方向のエピタキシャル成長を行い、
シリコン酸化膜４の上にエピタキシャル層８を形成する
（図７Ｂ参照）。このようにすれば、エピタキシャル層
８とシリコン基板２とのＰＮ接合面がシードウインドウ
６の大きさまで小さくできる。したがって、ＰＮ接合容
量を小さくすることができ、素子動作の高速化を図るこ
とができる。
growth)）法による従来のＳＯＩ技術を示す（Lateral E
pitaxial Overgrowth of Silicon on SiO2 : D.D.Rathm
anet. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY SO
LID-STATE SCIENCE AND TECHNOLOGY、1982年10月号、23
03頁）。まず、半導体基板２の上面にシリコン酸化膜４
を成長させる。次に、フォトレジストを用いてシリコン
酸化膜４をエッチングし、シードウインドウ６を開ける
（図７Ａ参照）。さらに、このシードウインドウ６から
縦方向へ、シリコンの選択エピタキシャル成長を行う。
これに引続いて、横方向のエピタキシャル成長を行い、
シリコン酸化膜４の上にエピタキシャル層８を形成する
（図７Ｂ参照）。このようにすれば、エピタキシャル層
８とシリコン基板２とのＰＮ接合面がシードウインドウ
６の大きさまで小さくできる。したがって、ＰＮ接合容
量を小さくすることができ、素子動作の高速化を図るこ
とができる。
【０００５】また、ＳＥＮＴＡＸＹ法と呼ばれる方法も
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＳＯＩ技術には、次のような問題があっ
た。
ような従来のＳＯＩ技術には、次のような問題があっ
た。
【０００７】図７に示すＥＬＯ法においては、接合部が
小さくなっているとは言うものの、完全に接合部がなく
なっている訳ではない。したがって、さらなる素子の高
速化が阻まれていた。
小さくなっているとは言うものの、完全に接合部がなく
なっている訳ではない。したがって、さらなる素子の高
速化が阻まれていた。
【０００８】一方、ＳＥＮＴＡＸＹ法によれば、エピタ
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
【０００９】この発明は、上記のような問題点を解決し
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様な成長層を有する半導体装置を提供すること
を目的とする。
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様な成長層を有する半導体装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、酸化絶縁層に種結晶成長用の開口
を設ける開口形成ステップ、酸化絶縁層をマスクとし
て、前記開口から炭化シリコン種結晶層が突出するまで
結晶成長を行う種結晶成長ステップ、炭化シリコン種結
晶層をバリアとして酸化を行い、前記開口下部のシリコ
ン基板を酸化して炭化シリコン種結晶層とシリコン基板
の接続を断つ選択酸化ステップ、炭化シリコン種結晶層
に基づいて炭化シリコン成長層を結晶成長させ、互いに
分離された炭化シリコン成長層を得る炭化シリコン成長
ステップ、炭化シリコン成長層にバイポーラ半導体素子
を形成する素子形成ステップ、を備えたことを特徴とし
ている。
製造方法は、シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、酸化絶縁層に種結晶成長用の開口
を設ける開口形成ステップ、酸化絶縁層をマスクとし
て、前記開口から炭化シリコン種結晶層が突出するまで
結晶成長を行う種結晶成長ステップ、炭化シリコン種結
晶層をバリアとして酸化を行い、前記開口下部のシリコ
ン基板を酸化して炭化シリコン種結晶層とシリコン基板
の接続を断つ選択酸化ステップ、炭化シリコン種結晶層
に基づいて炭化シリコン成長層を結晶成長させ、互いに
分離された炭化シリコン成長層を得る炭化シリコン成長
ステップ、炭化シリコン成長層にバイポーラ半導体素子
を形成する素子形成ステップ、を備えたことを特徴とし
ている。
【００１１】請求項２の半導体装置の製造方法は、開口
形成ステップの後、種結晶成長ステップの前に、開口側
壁の酸化絶縁層に薄いポリシリコン膜または窒化シリコ
ン膜を形成するステップを有することを特徴としてい
る。
形成ステップの後、種結晶成長ステップの前に、開口側
壁の酸化絶縁層に薄いポリシリコン膜または窒化シリコ
ン膜を形成するステップを有することを特徴としてい
る。
【００１２】請求項３の半導体装置の製造方法は、半導
体素子を形成した炭化シリコン成長層の上に、絶縁層形
成ステップから素子形成ステップを所定回数繰り返して
行い、酸化絶縁層によって分離された炭化シリコン成長
層を所定層得ることを特徴としている。
体素子を形成した炭化シリコン成長層の上に、絶縁層形
成ステップから素子形成ステップを所定回数繰り返して
行い、酸化絶縁層によって分離された炭化シリコン成長
層を所定層得ることを特徴としている。
【００１３】請求項４の半導体装置の製造方法は、炭化
シリコン成長層と炭化シリコン成長層との間に成長層間
絶縁層を設ける成長層間絶縁層形成ステップを備えたこ
とを特徴としている。
シリコン成長層と炭化シリコン成長層との間に成長層間
絶縁層を設ける成長層間絶縁層形成ステップを備えたこ
とを特徴としている。
【００１４】請求項５の炭化シリコンバイポーラ半導体
装置は、絶縁層によりシリコン基板から絶縁されている
とともに、同一の面方位を有しつつも互いに独立した炭
化シリコン成長層内に形成したことを特徴としている。
装置は、絶縁層によりシリコン基板から絶縁されている
とともに、同一の面方位を有しつつも互いに独立した炭
化シリコン成長層内に形成したことを特徴としている。
【００１５】
【作用】請求項１の製造方法では、種結晶成長ステップ
において、酸化絶縁層の開口から炭化シリコン種結晶層
が突出するまで結晶成長を行う。これにより、突出した
各炭化シリコン種結晶層は、同じ面方位を有するものと
なる。
において、酸化絶縁層の開口から炭化シリコン種結晶層
が突出するまで結晶成長を行う。これにより、突出した
各炭化シリコン種結晶層は、同じ面方位を有するものと
なる。
【００１６】次に、酸化ステップにおいて、この炭化シ
リコン種結晶層をバリアとして酸化を行い、前記開口下
部のシリコン基板を酸化して炭化シリコン種結晶層とシ
リコン基板の接続を断つようにしている。したがって、
シリコン基板上の酸化絶縁層の上に、同じ面方位を有す
る炭化シリコン種結晶層が形成される。これを、互いに
接続しない程度に成長させる。これにより、シリコン基
板とは絶縁され、かつ、互いにも絶縁された均一な面方
位を有する炭化シリコン成長層を得ることができる。
リコン種結晶層をバリアとして酸化を行い、前記開口下
部のシリコン基板を酸化して炭化シリコン種結晶層とシ
リコン基板の接続を断つようにしている。したがって、
シリコン基板上の酸化絶縁層の上に、同じ面方位を有す
る炭化シリコン種結晶層が形成される。これを、互いに
接続しない程度に成長させる。これにより、シリコン基
板とは絶縁され、かつ、互いにも絶縁された均一な面方
位を有する炭化シリコン成長層を得ることができる。
【００１７】請求項２の製造方法においては、第２ステ
ップの後第３ステップの前に、開口側壁の酸化絶縁層に
薄いポリシリコン膜または窒化シリコン膜を形成するよ
うにしている。したがって、結晶成長の際に、開口側壁
に生じる結晶欠陥を抑えることができる。
ップの後第３ステップの前に、開口側壁の酸化絶縁層に
薄いポリシリコン膜または窒化シリコン膜を形成するよ
うにしている。したがって、結晶成長の際に、開口側壁
に生じる結晶欠陥を抑えることができる。
【００１８】請求項３の半導体の製造方法においては、
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、３次
元構造の半導体装置を得ることができる。
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、３次
元構造の半導体装置を得ることができる。
【００１９】請求項４の半導体装置の製造方法において
は、炭化シリコン成長層と炭化シリコン成長層との間に
成長層間絶縁層を設けるようにしている。したがって、
炭化シリコン層間の絶縁性が向上される。
は、炭化シリコン成長層と炭化シリコン成長層との間に
成長層間絶縁層を設けるようにしている。したがって、
炭化シリコン層間の絶縁性が向上される。
【００２０】請求項５の炭化シリコンバイポーラ半導体
装置においては、絶縁層によりシリコン基板から絶縁さ
れているとともに、同一の面方位を有しつつも互いに独
立した炭化シリコン成長層内に形成したことを特徴とし
ている。したがって、素子分離が完全であり、製造が容
易でありながら接合容量が生じない炭化シリコンバイポ
ーラ半導体装置を得ることができる。
装置においては、絶縁層によりシリコン基板から絶縁さ
れているとともに、同一の面方位を有しつつも互いに独
立した炭化シリコン成長層内に形成したことを特徴とし
ている。したがって、素子分離が完全であり、製造が容
易でありながら接合容量が生じない炭化シリコンバイポ
ーラ半導体装置を得ることができる。
【００２１】
【実施例】この発明の一実施例による半導体装置の製造
方法を、図１に示す。まず、シリコン基板２を酸素気流
中に置いて高温とし、表面を熱酸化する。これにより、
図１Ａに示すように、シリコン基板２の上部表面に酸化
絶縁層であるシリコン酸化層４(SiO2)が形成される。こ
のシリコン酸化層４は、薄く形成することが好ましい。
例えば、30〜300nm程度の厚さとする。次に、第１図Ｂ
に示すように、シリコン酸化層４の上にフォトレジスト
10を塗布する。フォトレジスト10の上にマスクを置いて
紫外線露光した後、現像して、図１Ｃのように開口部12
を形成する。この状態において、フォトレジスト10をマ
スクとして、シリコン酸化層４のエッチングを行う。次
に、硫酸と過酸化水素の混合液により、フォトレジスト
層10を除去する。これにより、図１Ｄに示すように、種
結晶成長用の開口14が形成される。この開口14の巾は、
２μm以下とすることが好ましい。
方法を、図１に示す。まず、シリコン基板２を酸素気流
中に置いて高温とし、表面を熱酸化する。これにより、
図１Ａに示すように、シリコン基板２の上部表面に酸化
絶縁層であるシリコン酸化層４(SiO2)が形成される。こ
のシリコン酸化層４は、薄く形成することが好ましい。
例えば、30〜300nm程度の厚さとする。次に、第１図Ｂ
に示すように、シリコン酸化層４の上にフォトレジスト
10を塗布する。フォトレジスト10の上にマスクを置いて
紫外線露光した後、現像して、図１Ｃのように開口部12
を形成する。この状態において、フォトレジスト10をマ
スクとして、シリコン酸化層４のエッチングを行う。次
に、硫酸と過酸化水素の混合液により、フォトレジスト
層10を除去する。これにより、図１Ｄに示すように、種
結晶成長用の開口14が形成される。この開口14の巾は、
２μm以下とすることが好ましい。
【００２２】図１Ｄの状態で、開口14において露出して
いるシリコン基板２の表面を炭化する。これは、次のス
テップにおいて炭化シリコン層を成長させる際に、シリ
コン基板２と種結晶層16(3C-SiC)との間の格子不整合を
減らすためである。すなわち、シリコン基板２の表面を
炭化して、バッファ層とするためである。
いるシリコン基板２の表面を炭化する。これは、次のス
テップにおいて炭化シリコン層を成長させる際に、シリ
コン基板２と種結晶層16(3C-SiC)との間の格子不整合を
減らすためである。すなわち、シリコン基板２の表面を
炭化して、バッファ層とするためである。
【００２３】次に、開口14に選択的に炭化シリコン単結
晶のエピタキシャル成長を行い、図１Ｅのように種結晶
層16を形成する。この際のエピタキシャル成長において
は、横方向への成長を抑えるように制御する。この実施
例においては、縦方向には１〜４μm程度の成長を行
い、横方向には１μm以下の成長とした。
晶のエピタキシャル成長を行い、図１Ｅのように種結晶
層16を形成する。この際のエピタキシャル成長において
は、横方向への成長を抑えるように制御する。この実施
例においては、縦方向には１〜４μm程度の成長を行
い、横方向には１μm以下の成長とした。
【００２４】種結晶層16の成長の際に、シリコン酸化層
４との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層４を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。さらに、＜１００＞のシリ
コン基板に、［１００］方向に矩形パターンでシリコン
酸化層４を形成すれば、積層欠陥が抑制できる。また、
成長を行う前に、シリコン酸化層４（開口14）の側壁
に、薄いポリシリコンや窒化シリコン膜を付け、格子整
合性を良くすれば、さらに結晶欠陥を抑えることができ
る。上記のようにして形成した種結晶層16のそれぞれ
は、同じ面方位を有する。
４との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層４を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。さらに、＜１００＞のシリ
コン基板に、［１００］方向に矩形パターンでシリコン
酸化層４を形成すれば、積層欠陥が抑制できる。また、
成長を行う前に、シリコン酸化層４（開口14）の側壁
に、薄いポリシリコンや窒化シリコン膜を付け、格子整
合性を良くすれば、さらに結晶欠陥を抑えることができ
る。上記のようにして形成した種結晶層16のそれぞれ
は、同じ面方位を有する。
【００２５】次に、酸化処理を行う。これにより、シリ
コン酸化層４、シリコン基板２が酸化され、フィールド
酸化層20を形成する。フィールド酸化層20は、その端部
において横方向にも成長する（バーズビーク現象）。し
たがって、酸化処理により、図２Ａに示すように、開口
14の下部においてシリコン酸化層４が互いに接続する。
コン酸化層４、シリコン基板２が酸化され、フィールド
酸化層20を形成する。フィールド酸化層20は、その端部
において横方向にも成長する（バーズビーク現象）。し
たがって、酸化処理により、図２Ａに示すように、開口
14の下部においてシリコン酸化層４が互いに接続する。
【００２６】なお、炭化シリコンである種結晶層16の酸
化レートは、シリコン酸化層４、シリコン基板２に比べ
て十分に遅い。したがって、表面に薄い酸化層18が形成
されるだけで、大部分は炭化シリコンのままで残る。
化レートは、シリコン酸化層４、シリコン基板２に比べ
て十分に遅い。したがって、表面に薄い酸化層18が形成
されるだけで、大部分は炭化シリコンのままで残る。
【００２７】また、上記の酸化処理を行う際に、シリコ
ン酸化層４を除去してから酸化を行うようにしてもよ
い。
ン酸化層４を除去してから酸化を行うようにしてもよ
い。
【００２８】次に、弱いふっ化水素(Buffered HF)等に
よるエッチングを行い、種結晶層16表面の酸化シリコン
層18を除去する（図２Ｂ参照）。その後、炭化シリコン
の種結晶層16を種結晶として、エピタキシャル成長を行
う。この際のエピタキシャル成長においては、横方向へ
の成長が大きくなるように制御を行う。各種結晶層16か
ら成長した層が互いに接続する前に、成長を止める。こ
のようにして得られるのが、図２Ｃの構造である。
よるエッチングを行い、種結晶層16表面の酸化シリコン
層18を除去する（図２Ｂ参照）。その後、炭化シリコン
の種結晶層16を種結晶として、エピタキシャル成長を行
う。この際のエピタキシャル成長においては、横方向へ
の成長が大きくなるように制御を行う。各種結晶層16か
ら成長した層が互いに接続する前に、成長を止める。こ
のようにして得られるのが、図２Ｃの構造である。
【００２９】炭化シリコン成長層であるエピタキシャル
成長層22は、フィールド酸化層20によって、シリコン基
板２と絶縁されている。したがって、シリコン基板２と
の間でＰＮ接合による静電容量を生じることがない。す
なわち、各エピタキシャル成長層22に素子（トランジス
タ、ＦＥＴ等）を形成すれば、静電容量による低速化を
抑え、高速素子を得ることができる。さらに、ＰＮ接合
による素子の電気的分離がないので、高周波特性が良
く、ラッチアップ特性を向上させることができる。
成長層22は、フィールド酸化層20によって、シリコン基
板２と絶縁されている。したがって、シリコン基板２と
の間でＰＮ接合による静電容量を生じることがない。す
なわち、各エピタキシャル成長層22に素子（トランジス
タ、ＦＥＴ等）を形成すれば、静電容量による低速化を
抑え、高速素子を得ることができる。さらに、ＰＮ接合
による素子の電気的分離がないので、高周波特性が良
く、ラッチアップ特性を向上させることができる。
【００３０】また、各エピタキシャル成長層22は、互い
に接続されていない。したがって、エピタキシャル成長
層22間においても、ＰＮ接合による素子の電気的分離が
ない。
に接続されていない。したがって、エピタキシャル成長
層22間においても、ＰＮ接合による素子の電気的分離が
ない。
【００３１】さらに、各種結晶層16の面方位は一様であ
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
【００３２】なお、開口14の形状は、必要とするエピタ
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図３に示すように穴としてもよく、図４に示すよう
に直線状のものとしてもよい。但し、シリコン酸化層４
のパターニング方向を＜１００＞とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図３に示すように穴としてもよく、図４に示すよう
に直線状のものとしてもよい。但し、シリコン酸化層４
のパターニング方向を＜１００＞とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
【００３３】さらに、図２Ｃのエピタキシャル成長層22
に素子を形成した後、その上にさらに、図１、図２のス
テップを行えば、３次元構造の集積回路を形成すること
ができる。
に素子を形成した後、その上にさらに、図１、図２のス
テップを行えば、３次元構造の集積回路を形成すること
ができる。
【００３４】次に、この発明の製造方法により、バイポ
ーラトランジスタを製造する実施例を説明する。図１Ａ
〜Ｅまでは、前述と同じである。シリコン酸化膜４の厚
さは、100nmとした。ただし、この実施例においては、
種結晶層16を成長させる前に（図１Ｄ参照）、C2H2によ
り、シリコン基板２の表面を炭化している（1150゜Ｃ、
５分、H2キャリアガス）。これにより、シリコン基板２
の表面にバッファ層を形成し、シリコンと炭化シリコン
の格子不整合を減らしている。その後、Si2H6、C 2H2に
より、炭化シリコン（β-SiC）を成長させて、種結晶層
16a,16bを得ている（図１Ｅ参照）。この実施例では、
１μmの厚さまで種結晶層16a,16bを成長させた。
ーラトランジスタを製造する実施例を説明する。図１Ａ
〜Ｅまでは、前述と同じである。シリコン酸化膜４の厚
さは、100nmとした。ただし、この実施例においては、
種結晶層16を成長させる前に（図１Ｄ参照）、C2H2によ
り、シリコン基板２の表面を炭化している（1150゜Ｃ、
５分、H2キャリアガス）。これにより、シリコン基板２
の表面にバッファ層を形成し、シリコンと炭化シリコン
の格子不整合を減らしている。その後、Si2H6、C 2H2に
より、炭化シリコン（β-SiC）を成長させて、種結晶層
16a,16bを得ている（図１Ｅ参照）。この実施例では、
１μmの厚さまで種結晶層16a,16bを成長させた。
【００３５】次に、シリコン酸化層４を除去して、図５
Ａのような状態とする。この状態で酸化を行う。これに
より、フィールド酸化層20が形成されるとともに、種結
晶層16a,16bの表面が薄く酸化される（図５Ｂ参照）。
次に、種結晶層16bに燐イオンを注入し、種結晶層16aに
アルミニウムイオンを注入する。イオン注入層の活性化
率を上げるためには、イオン注入は600°Ｃ前後の高温
で行うことが好ましい。 また、上述の方法では、拡散
に高温長時間処理が必要なので、Ｐ型、Ｎ型不純物をド
ーピングさせながら別々に炭化シリコンを成長させるよ
うにしてもよい。 次に、フラッシュエッチによって種
結晶層16a,16b表面の酸化層18a,18bを取り除いた後、種
結晶層16a,16b上に炭化シリコンをエピタキシャル成長
させる。この実施例においては、Si2H6、C2H2により、
炭化シリコンを3.0μmの厚さまで成長させた（1360°
Ｃ、H2キャリアガス、PH3ドーパントガス）。これによ
り、図５Ｃに示すような、エピタキシャル成長層22a,22
bを得ることができる。なお、イオン注入を行っている
ので、下部に不純物層23a,23bが形成される。
Ａのような状態とする。この状態で酸化を行う。これに
より、フィールド酸化層20が形成されるとともに、種結
晶層16a,16bの表面が薄く酸化される（図５Ｂ参照）。
次に、種結晶層16bに燐イオンを注入し、種結晶層16aに
アルミニウムイオンを注入する。イオン注入層の活性化
率を上げるためには、イオン注入は600°Ｃ前後の高温
で行うことが好ましい。 また、上述の方法では、拡散
に高温長時間処理が必要なので、Ｐ型、Ｎ型不純物をド
ーピングさせながら別々に炭化シリコンを成長させるよ
うにしてもよい。 次に、フラッシュエッチによって種
結晶層16a,16b表面の酸化層18a,18bを取り除いた後、種
結晶層16a,16b上に炭化シリコンをエピタキシャル成長
させる。この実施例においては、Si2H6、C2H2により、
炭化シリコンを3.0μmの厚さまで成長させた（1360°
Ｃ、H2キャリアガス、PH3ドーパントガス）。これによ
り、図５Ｃに示すような、エピタキシャル成長層22a,22
bを得ることができる。なお、イオン注入を行っている
ので、下部に不純物層23a,23bが形成される。
【００３６】次に、エピタキシャル成長層22a,22bの表
面を酸化し、酸化膜24a,24bを形成する。その後、ＳＯ
Ｇ(Spin on Glass)により、成長層間絶縁層26を形成す
る。次に、エピタキシャル成長層22aにＰウエル領域28
を形成するため、アルミニウムイオンの注入、拡散を行
う。このようにして、図５Ｄの構造が得られる。
面を酸化し、酸化膜24a,24bを形成する。その後、ＳＯ
Ｇ(Spin on Glass)により、成長層間絶縁層26を形成す
る。次に、エピタキシャル成長層22aにＰウエル領域28
を形成するため、アルミニウムイオンの注入、拡散を行
う。このようにして、図５Ｄの構造が得られる。
【００３７】また、注入・拡散ではなく、Ｐ型の炭化シ
リコンを成長させることによりＰウエル領域を形成して
もよい。
リコンを成長させることによりＰウエル領域を形成して
もよい。
【００３８】次に、イオン注入、拡散を行って、ベース
領域41a,41bを形成する。さらに、イオン注入、拡散に
より各領域を形成し、ポリシリコンコンタクト42を形成
して、図６Ａの構造を得る。
領域41a,41bを形成する。さらに、イオン注入、拡散に
より各領域を形成し、ポリシリコンコンタクト42を形成
して、図６Ａの構造を得る。
【００３９】以後、ＣＶＤ(Chemical Vapor Depositio
n)により絶縁膜34を形成し、メタル配線38、保護膜40を
形成する。このようにして、図６Ｂに示すようなバイポ
ーラトランジスタが得られる。
n)により絶縁膜34を形成し、メタル配線38、保護膜40を
形成する。このようにして、図６Ｂに示すようなバイポ
ーラトランジスタが得られる。
【００４０】バイポーラトランジスタの分離は、ＰＮ接
合を利用して行うのが一般的である。しかし、エピタキ
シャル成長層として炭化シリコンを用いる場合には、不
純物の拡散係数が、シリコンに比べて1/150程度である
ため、ＰＮ接合を利用した分離も適していない。一方、
この実施例によれば、予め分離されたエピタキシャル成
長層22a,22bに素子を形成しているので、上記のような
問題がない。
合を利用して行うのが一般的である。しかし、エピタキ
シャル成長層として炭化シリコンを用いる場合には、不
純物の拡散係数が、シリコンに比べて1/150程度である
ため、ＰＮ接合を利用した分離も適していない。一方、
この実施例によれば、予め分離されたエピタキシャル成
長層22a,22bに素子を形成しているので、上記のような
問題がない。
【００４１】したがって、炭化シリコンの優れた耐環境
性（耐高温、耐放射線）を特徴とするバイポーラ素子
を、簡易な工程で得ることができる。
性（耐高温、耐放射線）を特徴とするバイポーラ素子
を、簡易な工程で得ることができる。
【００４２】
【発明の効果】請求項１の半導体装置の製造方法におい
ては、酸化絶縁層の開口から炭化シリコン種結晶層が突
出するまで結晶成長を行って、同じ面方位を有する炭化
シリコン種結晶層を得ている。さらに、全面を酸化し、
前記開口下部のシリコン基板を酸化して炭化シリコン種
結晶層とシリコン基板の接続を断つようにしている。そ
の後、炭化シリコン種結晶層から互いに分離した炭化シ
リコン成長層を成長させるようにしている。したがっ
て、シリコン基板とは絶縁され互いにも分離された、均
一な面方位を有する炭化シリコン成長層を得ることがで
きる。すなわち、シリコン基板とＰＮ接合を持たない炭
化シリコン成長層を形成することができ、高速なバイポ
ーラ素子を有する半導体装置を得ることができる。ま
た、面方位が一様であるため、素子形成時における制御
が容易である。
ては、酸化絶縁層の開口から炭化シリコン種結晶層が突
出するまで結晶成長を行って、同じ面方位を有する炭化
シリコン種結晶層を得ている。さらに、全面を酸化し、
前記開口下部のシリコン基板を酸化して炭化シリコン種
結晶層とシリコン基板の接続を断つようにしている。そ
の後、炭化シリコン種結晶層から互いに分離した炭化シ
リコン成長層を成長させるようにしている。したがっ
て、シリコン基板とは絶縁され互いにも分離された、均
一な面方位を有する炭化シリコン成長層を得ることがで
きる。すなわち、シリコン基板とＰＮ接合を持たない炭
化シリコン成長層を形成することができ、高速なバイポ
ーラ素子を有する半導体装置を得ることができる。ま
た、面方位が一様であるため、素子形成時における制御
が容易である。
【００４３】請求項２の製造方法においては、開口形成
ステップの後、種結晶成長ステップの前に、開口側壁の
酸化絶縁層に薄いポリシリコン膜または窒化シリコン膜
を形成するようにしている。したがって、結晶成長の際
に、開口側壁に生じる結晶欠陥を抑えることができる。
ステップの後、種結晶成長ステップの前に、開口側壁の
酸化絶縁層に薄いポリシリコン膜または窒化シリコン膜
を形成するようにしている。したがって、結晶成長の際
に、開口側壁に生じる結晶欠陥を抑えることができる。
【００４４】請求項３の半導体の製造方法においては、
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、３次
元構造として、集積度の高い半導体装置を得ることがで
きる。
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、３次
元構造として、集積度の高い半導体装置を得ることがで
きる。
【００４５】請求項４の半導体装置の製造方法において
は、炭化シリコン成長層と炭化シリコン成長層との間に
成長層間絶縁層を設けるようにしている。したがって、
炭化シリコン層間の絶縁性が向上される。
は、炭化シリコン成長層と炭化シリコン成長層との間に
成長層間絶縁層を設けるようにしている。したがって、
炭化シリコン層間の絶縁性が向上される。
【００４６】請求項５の炭化シリコンバイポーラ半導体
装置においては、絶縁層によりシリコン基板から絶縁さ
れているとともに、同一の面方位を有しつつも互いに独
立した炭化シリコン成長層内に素子を形成したことを特
徴としている。したがって、素子分離が完全であり、製
造が容易でありながら接合容量が生じない炭化シリコン
バイポーラ半導体装置を得ることができる。
装置においては、絶縁層によりシリコン基板から絶縁さ
れているとともに、同一の面方位を有しつつも互いに独
立した炭化シリコン成長層内に素子を形成したことを特
徴としている。したがって、素子分離が完全であり、製
造が容易でありながら接合容量が生じない炭化シリコン
バイポーラ半導体装置を得ることができる。
【図１】この発明の一実施例による半導体装置の製造方
法を示す図である。
法を示す図である。
【図２】この発明の一実施例による半導体装置の製造方
法を示す図である。
法を示す図である。
【図３】酸化絶縁層４に設ける開口14の一例を示す図で
ある。
ある。
【図４】酸化絶縁層４に設ける開口14の他の例を示す図
である。
である。
【図５】この発明の一実施例によるバイポーラ半導体装
置の製造方法を示す図である。
置の製造方法を示す図である。
【図６】図５の製造方法を経て得られたバイポーラ半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図７】従来のＥＬＯ（Epitaxial Lateral Overgrowt
h)）法によるＳＯＩ(Semiconductor on Insulator)技術
を示す図である。
h)）法によるＳＯＩ(Semiconductor on Insulator)技術
を示す図である。
２・・・シリコン基板 ４・・・シリコン酸化膜 14・・・開口 16・・・炭化シリコン種結晶層 20・・・フィールド酸化層 22・・・エピタキシャル成長層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/082 29/73
Claims (5)
- 【請求項１】シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、 酸化絶縁層に種結晶成長用の開口を設ける開口形成ステ
ップ、 酸化絶縁層をマスクとして、前記開口から炭化シリコン
種結晶層が突出するまで結晶成長を行う種結晶成長ステ
ップ、 炭化シリコン種結晶層をバリアとして酸化を行い、前記
開口下部のシリコン基板を酸化して炭化シリコン種結晶
層とシリコン基板の接続を断つ選択酸化ステップ、 炭化シリコン種結晶層に基づいて炭化シリコン成長層を
結晶成長させ、互いに分離された炭化シリコン成長層を
得る炭化シリコン成長ステップ、 炭化シリコン成長層にバイポーラ半導体素子を形成する
素子形成ステップ、 を備えたことを特徴とする炭化シリコンバイポーラ半導
体装置の製造方法。 - 【請求項２】請求項１の製造方法において、 開口形成ステップの後、種結晶成長ステップの前に、開
口側壁の酸化絶縁層に薄いポリシリコン膜または窒化シ
リコン膜を形成するステップを有することを特徴とする
製造方法。 - 【請求項３】請求項１または２の製造方法において、 半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得ることを特徴とする製造方法。 - 【請求項４】請求項１または２の製造方法において、 炭化シリコン成長層と炭化シリコン成長層との間に成長
層間絶縁層を設ける成長層間絶縁層形成ステップを備え
たことを特徴とする製造方法。 - 【請求項５】絶縁層によりシリコン基板から絶縁されて
いるとともに、同一の面方位を有しつつも互いに独立し
た炭化シリコン成長層内に形成されたことを特徴とする
炭化シリコンバイポーラ半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243508A JP2989051B2 (ja) | 1991-09-24 | 1991-09-24 | 炭化シリコンバイポーラ半導体装置およびその製造方法 |
| US07/804,575 US5610411A (en) | 1991-09-24 | 1991-12-10 | Silicon carbide bipolar semiconductor device with birdsbeak isolation structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243508A JP2989051B2 (ja) | 1991-09-24 | 1991-09-24 | 炭化シリコンバイポーラ半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582441A JPH0582441A (ja) | 1993-04-02 |
| JP2989051B2 true JP2989051B2 (ja) | 1999-12-13 |
Family
ID=17104947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3243508A Expired - Lifetime JP2989051B2 (ja) | 1991-09-24 | 1991-09-24 | 炭化シリコンバイポーラ半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5610411A (ja) |
| JP (1) | JP2989051B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0659911A1 (en) * | 1993-12-23 | 1995-06-28 | International Business Machines Corporation | Method to form a polycrystalline film on a substrate |
| US5972801A (en) * | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| US6428621B1 (en) * | 2000-02-15 | 2002-08-06 | The Fox Group, Inc. | Method for growing low defect density silicon carbide |
| JP3650727B2 (ja) * | 2000-08-10 | 2005-05-25 | Ｈｏｙａ株式会社 | 炭化珪素製造方法 |
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| US6870204B2 (en) | 2001-11-21 | 2005-03-22 | Astralux, Inc. | Heterojunction bipolar transistor containing at least one silicon carbide layer |
| US8536674B2 (en) | 2010-12-20 | 2013-09-17 | General Electric Company | Integrated circuit and method of fabricating same |
| US9773889B2 (en) * | 2014-07-18 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company Limited | Method of semiconductor arrangement formation |
| CN107946180B (zh) * | 2017-11-27 | 2020-05-29 | 北京品捷电子科技有限公司 | 一种在碳化硅基片上快速生长氧化层的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751561A (en) * | 1986-04-29 | 1988-06-14 | Rca Corporation | Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer |
| JPH02213141A (ja) * | 1989-02-13 | 1990-08-24 | Fujitsu Ltd | 薄膜回路素子の製造方法 |
| JPH02291123A (ja) * | 1989-04-28 | 1990-11-30 | Sharp Corp | 炭化珪素半導体装置 |
| JPH02267197A (ja) * | 1989-04-06 | 1990-10-31 | Nec Corp | 炭化硅素の成長方法 |
| JPH02278818A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02296799A (ja) * | 1989-05-10 | 1990-12-07 | Nec Corp | 炭化珪素の成長方法 |
-
1991
- 1991-09-24 JP JP3243508A patent/JP2989051B2/ja not_active Expired - Lifetime
- 1991-12-10 US US07/804,575 patent/US5610411A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582441A (ja) | 1993-04-02 |
| US5610411A (en) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US5466631A (en) | Method for producing semiconductor articles | |
| US4749441A (en) | Semiconductor mushroom structure fabrication | |
| US4948742A (en) | Method of manufacturing a semiconductor device | |
| JPH088270A (ja) | 半導体装置およびその製造方法 | |
| JPH0469814B2 (ja) | ||
| US4408386A (en) | Method of manufacturing semiconductor integrated circuit devices | |
| JP2785919B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| KR100321889B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| JPS62570B2 (ja) | ||
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| EP0126292A1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
| JPH0574669A (ja) | 半導体装置の製造方法 | |
| JP3249101B2 (ja) | Ｍｏｓ半導体装置 | |
| JP2793460B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JP3088032B2 (ja) | 半導体装置 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JPS6222453A (ja) | 素子分離領域の形成方法 | |
| JPS59186366A (ja) | 半導体装置およびその製造方法 | |
| JP2892436B2 (ja) | 半導体装置の製造方法 |