JP3249101B2 - Ｍｏｓ半導体装置 - Google Patents
Ｍｏｓ半導体装置Info
- Publication number
- JP3249101B2 JP3249101B2 JP33482799A JP33482799A JP3249101B2 JP 3249101 B2 JP3249101 B2 JP 3249101B2 JP 33482799 A JP33482799 A JP 33482799A JP 33482799 A JP33482799 A JP 33482799A JP 3249101 B2 JP3249101 B2 JP 3249101B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- silicon
- growth
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関するも
のであり、とくに絶縁層の上に半導体成長層を有する構
造に関するものである。
のであり、とくに絶縁層の上に半導体成長層を有する構
造に関するものである。
【０００２】
【従来の技術】半導体集積回路において、一般的には、
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
【０００３】この問題を解決するために、近年、シリコ
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること（ＳＯＩ(Semiconductor on Insulator)技術）
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのＰＮ接合をなくそ
うとするものである。
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること（ＳＯＩ(Semiconductor on Insulator)技術）
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのＰＮ接合をなくそ
うとするものである。
【０００４】図７に、ＥＬＯ（Epitaxial Lateral Over
growth)）法による従来のＳＯＩ技術を示す（Lateral E
pitaxial Overgrowth of Silicon on SiO2 : D.D.Rathm
anet. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY SO
LID-STATE SCIENCE AND TECHNOLOGY、1982年10月号、23
03頁）。まず、半導体基板２の上面にシリコン酸化膜４
を成長させる。次に、フォトレジストを用いてシリコン
酸化膜４をエッチングし、シードウインドウ６を開ける
（図７Ａ参照）。さらに、このシードウインドウ６から
縦方向へ、シリコンの選択エピタキシャル成長を行う。
これに引続いて、横方向のエピタキシャル成長を行い、
シリコン酸化膜４の上にエピタキシャル層８を形成する
（図７Ｂ参照）。このようにすれば、エピタキシャル層
８とシリコン基板２とのＰＮ接合面がシードウインドウ
６の大きさまで小さくできる。したがって、ＰＮ接合容
量を小さくすることができ、素子動作の高速化を図るこ
とができる。
growth)）法による従来のＳＯＩ技術を示す（Lateral E
pitaxial Overgrowth of Silicon on SiO2 : D.D.Rathm
anet. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY SO
LID-STATE SCIENCE AND TECHNOLOGY、1982年10月号、23
03頁）。まず、半導体基板２の上面にシリコン酸化膜４
を成長させる。次に、フォトレジストを用いてシリコン
酸化膜４をエッチングし、シードウインドウ６を開ける
（図７Ａ参照）。さらに、このシードウインドウ６から
縦方向へ、シリコンの選択エピタキシャル成長を行う。
これに引続いて、横方向のエピタキシャル成長を行い、
シリコン酸化膜４の上にエピタキシャル層８を形成する
（図７Ｂ参照）。このようにすれば、エピタキシャル層
８とシリコン基板２とのＰＮ接合面がシードウインドウ
６の大きさまで小さくできる。したがって、ＰＮ接合容
量を小さくすることができ、素子動作の高速化を図るこ
とができる。
【０００５】また、ＳＥＮＴＡＸＹ法と呼ばれる方法も
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＳＯＩ技術には、次のような問題があっ
た。
ような従来のＳＯＩ技術には、次のような問題があっ
た。
【０００７】図７に示すＥＬＯ法においては、接合部が
小さくなっているとは言うものの、完全に接合部がなく
なっている訳ではない。したがって、さらなる素子の高
速化が阻まれていた。
小さくなっているとは言うものの、完全に接合部がなく
なっている訳ではない。したがって、さらなる素子の高
速化が阻まれていた。
【０００８】一方、ＳＥＮＴＡＸＹ法によれば、エピタ
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
【０００９】この発明は、上記のような問題点を解決し
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様な成長層を有する半導体装置を提供すること
を目的とする。
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様な成長層を有する半導体装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段および発明の効果】この発
明のＭＯＳ半導体装置は、絶縁層によりシリコン基板か
ら絶縁されているとともに、同一面方位を有しつつも互
いに独立した複数の炭化シリコン成長層に形成されたこ
とを特徴としている。
明のＭＯＳ半導体装置は、絶縁層によりシリコン基板か
ら絶縁されているとともに、同一面方位を有しつつも互
いに独立した複数の炭化シリコン成長層に形成されたこ
とを特徴としている。
【００１１】したがって、素子分離が完全であり、製造
が容易でありながら接合容量が生じないＭＯＳ半導体装
置を得ることができる。また、それぞれの炭化シリコン
成長層の面方位が一様であるため、酸化レートなどが一
様となり、炭化シリコン成長層に素子を形成する際に、
素子の特性の制御が容易になる。
が容易でありながら接合容量が生じないＭＯＳ半導体装
置を得ることができる。また、それぞれの炭化シリコン
成長層の面方位が一様であるため、酸化レートなどが一
様となり、炭化シリコン成長層に素子を形成する際に、
素子の特性の制御が容易になる。
【００１２】この発明のＭＯＳ半導体装置は、各炭化シ
リコン成長層の間に、成長層間絶縁層が設けられている
ことを特徴としている。
リコン成長層の間に、成長層間絶縁層が設けられている
ことを特徴としている。
【００１３】したがって、炭化シリコン層間の絶縁性を
さらに向上させることができる。
さらに向上させることができる。
【００１４】
【発明の実施の形態】この発明の一実施例による半導体
装置の製造方法を、図１に示す。まず、シリコン基板２
を酸素気流中に置いて高温とし、表面を熱酸化する。こ
れにより、図１Ａに示すように、シリコン基板２の上部
表面に酸化絶縁層であるシリコン酸化層４(SiO2)が形成
される。このシリコン酸化層４は、薄く形成することが
好ましい。例えば、30〜300nm程度の厚さとする。次
に、第１図Ｂに示すように、シリコン酸化層４の上にフ
ォトレジスト10を塗布する。フォトレジスト10の上にマ
スクを置いて紫外線露光した後、現像して、図１Ｃのよ
うに開口部12を形成する。この状態において、フォトレ
ジスト10をマスクとして、シリコン酸化層４のエッチン
グを行う。次に、硫酸と過酸化水素の混合液により、フ
ォトレジスト層10を除去する。これにより、図１Ｄに示
すように、種結晶成長用の開口14が形成される。この開
口14の巾は、２μm以下とすることが好ましい。
装置の製造方法を、図１に示す。まず、シリコン基板２
を酸素気流中に置いて高温とし、表面を熱酸化する。こ
れにより、図１Ａに示すように、シリコン基板２の上部
表面に酸化絶縁層であるシリコン酸化層４(SiO2)が形成
される。このシリコン酸化層４は、薄く形成することが
好ましい。例えば、30〜300nm程度の厚さとする。次
に、第１図Ｂに示すように、シリコン酸化層４の上にフ
ォトレジスト10を塗布する。フォトレジスト10の上にマ
スクを置いて紫外線露光した後、現像して、図１Ｃのよ
うに開口部12を形成する。この状態において、フォトレ
ジスト10をマスクとして、シリコン酸化層４のエッチン
グを行う。次に、硫酸と過酸化水素の混合液により、フ
ォトレジスト層10を除去する。これにより、図１Ｄに示
すように、種結晶成長用の開口14が形成される。この開
口14の巾は、２μm以下とすることが好ましい。
【００１５】図１Ｄの状態で、開口14において露出して
いるシリコン基板２の表面を炭化する。これは、次のス
テップにおいて炭化シリコン層を成長させる際に、シリ
コン基板２と種結晶層16(3C-SiC)との間の格子不整合を
減らすためである。すなわち、シリコン基板２の表面を
炭化して、バッファ層とするためである。
いるシリコン基板２の表面を炭化する。これは、次のス
テップにおいて炭化シリコン層を成長させる際に、シリ
コン基板２と種結晶層16(3C-SiC)との間の格子不整合を
減らすためである。すなわち、シリコン基板２の表面を
炭化して、バッファ層とするためである。
【００１６】次に、開口14に選択的に炭化シリコン単結
晶のエピタキシャル成長を行い、図１Ｅのように種結晶
層16を形成する。この際のエピタキシャル成長において
は、横方向への成長を抑えるように制御する。この実施
例においては、縦方向には１〜４μm程度の成長を行
い、横方向には１μm以下の成長とした。
晶のエピタキシャル成長を行い、図１Ｅのように種結晶
層16を形成する。この際のエピタキシャル成長において
は、横方向への成長を抑えるように制御する。この実施
例においては、縦方向には１〜４μm程度の成長を行
い、横方向には１μm以下の成長とした。
【００１７】種結晶層16の成長の際に、シリコン酸化層
４との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層４を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。さらに、＜１００＞のシリ
コン基板に、［１００］方向に矩形パターンでシリコン
酸化層４を形成すれば、積層欠陥が抑制できる。また、
成長を行う前に、シリコン酸化層４（開口14）の側壁
に、薄いポリシリコンや窒化シリコン膜を付け、格子整
合性を良くすれば、さらに結晶欠陥を抑えることができ
る。上記のようにして形成した種結晶層16のそれぞれ
は、同じ面方位を有する。
４との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層４を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。さらに、＜１００＞のシリ
コン基板に、［１００］方向に矩形パターンでシリコン
酸化層４を形成すれば、積層欠陥が抑制できる。また、
成長を行う前に、シリコン酸化層４（開口14）の側壁
に、薄いポリシリコンや窒化シリコン膜を付け、格子整
合性を良くすれば、さらに結晶欠陥を抑えることができ
る。上記のようにして形成した種結晶層16のそれぞれ
は、同じ面方位を有する。
【００１８】次に、酸化処理を行う。これにより、シリ
コン酸化層４、シリコン基板２が酸化され、フィールド
酸化層20を形成する。フィールド酸化層20は、その端部
において横方向にも成長する（バーズビーク現象）。し
たがって、酸化処理により、図２Ａに示すように、開口
14の下部においてシリコン酸化層４が互いに接続する。
コン酸化層４、シリコン基板２が酸化され、フィールド
酸化層20を形成する。フィールド酸化層20は、その端部
において横方向にも成長する（バーズビーク現象）。し
たがって、酸化処理により、図２Ａに示すように、開口
14の下部においてシリコン酸化層４が互いに接続する。
【００１９】なお、炭化シリコンである種結晶層16の酸
化レートは、シリコン酸化層４、シリコン基板２に比べ
て十分に遅い。したがって、表面に薄い酸化層18が形成
されるだけで、大部分は炭化シリコンのままで残る。
化レートは、シリコン酸化層４、シリコン基板２に比べ
て十分に遅い。したがって、表面に薄い酸化層18が形成
されるだけで、大部分は炭化シリコンのままで残る。
【００２０】また、上記の酸化処理を行う際に、シリコ
ン酸化層４を除去してから酸化を行うようにしてもよ
い。
ン酸化層４を除去してから酸化を行うようにしてもよ
い。
【００２１】次に、弱いふっ化水素(Buffered HF)等に
よるエッチングを行い、種結晶層16表面の酸化シリコン
層18を除去する（図２Ｂ参照）。その後、炭化シリコン
の種結晶層16を種結晶として、エピタキシャル成長を行
う。この際のエピタキシャル成長においては、横方向へ
の成長が大きくなるように制御を行う。各種結晶層16か
ら成長した層が互いに接続する前に、成長を止める。こ
のようにして得られるのが、図２Ｃの構造である。
よるエッチングを行い、種結晶層16表面の酸化シリコン
層18を除去する（図２Ｂ参照）。その後、炭化シリコン
の種結晶層16を種結晶として、エピタキシャル成長を行
う。この際のエピタキシャル成長においては、横方向へ
の成長が大きくなるように制御を行う。各種結晶層16か
ら成長した層が互いに接続する前に、成長を止める。こ
のようにして得られるのが、図２Ｃの構造である。
【００２２】炭化シリコン成長層であるエピタキシャル
成長層22は、フィールド酸化層20によって、シリコン基
板２と絶縁されている。したがって、シリコン基板２と
の間でＰＮ接合による静電容量を生じることがない。す
なわち、各エピタキシャル成長層22に素子（トランジス
タ、ＦＥＴ等）を形成すれば、静電容量による低速化を
抑え、高速素子を得ることができる。さらに、ＰＮ接合
による電気的分離がないので、高周波特性が良く、ラッ
チアップ特性を向上させることができる。
成長層22は、フィールド酸化層20によって、シリコン基
板２と絶縁されている。したがって、シリコン基板２と
の間でＰＮ接合による静電容量を生じることがない。す
なわち、各エピタキシャル成長層22に素子（トランジス
タ、ＦＥＴ等）を形成すれば、静電容量による低速化を
抑え、高速素子を得ることができる。さらに、ＰＮ接合
による電気的分離がないので、高周波特性が良く、ラッ
チアップ特性を向上させることができる。
【００２３】また、各エピタキシャル成長層22は、互い
に接続されていない。したがって、エピタキシャル成長
層22間においても、ＰＮ接合による電気的分離がない。
に接続されていない。したがって、エピタキシャル成長
層22間においても、ＰＮ接合による電気的分離がない。
【００２４】さらに、各種結晶層16の面方位は一様であ
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
【００２５】なお、開口14の形状は、必要とするエピタ
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図３に示すように穴としてもよく、図４に示すよう
に直線状のものとしてもよい。但し、シリコン酸化層４
のパターニング方向を＜１００＞とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図３に示すように穴としてもよく、図４に示すよう
に直線状のものとしてもよい。但し、シリコン酸化層４
のパターニング方向を＜１００＞とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
【００２６】さらに、図２Ｃのエピタキシャル成長層22
に素子を形成した後、その上にさらに、図１、図２のス
テップを行えば、３次元構造の集積回路を形成すること
ができる。
に素子を形成した後、その上にさらに、図１、図２のス
テップを行えば、３次元構造の集積回路を形成すること
ができる。
【００２７】次に、この発明の製造方法により、MOSを
製造する実施例を説明する。図１Ａ〜Ｅまでは、前述と
同じである。シリコン酸化膜４の厚さは、100nmとし
た。ただし、この実施例においては、種結晶層16を成長
させる前に（図１Ｄ参照）、C2H2により、シリコン基板
２の表面を炭化している（1150゜Ｃ、５分、H2キャリア
ガス）。これにより、シリコン基板２の表面にバッファ
層を形成し、シリコンと炭化シリコンの格子不整合を減
らしている。その後、Si2H6、C2H2により、炭化シリコ
ン（β-SiC）を成長させて、種結晶層16を得ている（図
１Ｅ参照）。この実施例では、１μmの厚さまで種結晶
層16を成長させた。Ｎ型にドーピングする場合には、Ｎ
2、PHOSまたはＡsのドーパントを成長時に添加する。
製造する実施例を説明する。図１Ａ〜Ｅまでは、前述と
同じである。シリコン酸化膜４の厚さは、100nmとし
た。ただし、この実施例においては、種結晶層16を成長
させる前に（図１Ｄ参照）、C2H2により、シリコン基板
２の表面を炭化している（1150゜Ｃ、５分、H2キャリア
ガス）。これにより、シリコン基板２の表面にバッファ
層を形成し、シリコンと炭化シリコンの格子不整合を減
らしている。その後、Si2H6、C2H2により、炭化シリコ
ン（β-SiC）を成長させて、種結晶層16を得ている（図
１Ｅ参照）。この実施例では、１μmの厚さまで種結晶
層16を成長させた。Ｎ型にドーピングする場合には、Ｎ
2、PHOSまたはＡsのドーパントを成長時に添加する。
【００２８】次に、シリコン酸化層４を除去して、図５
Ａのような状態とする。この状態で酸化を行う。これに
より、フィールド酸化層20が形成されるとともに、種結
晶層16の表面が薄く酸化される（図５Ｂ参照）。なお、
炭化シリコン成長層に不純物層を形成したい場合には、
図５Ｂの後にイオン注入を行う。イオン注入層の活性化
率を上げるためには、イオン注入は600°Ｃ前後の高温
で行うことが好ましい。
Ａのような状態とする。この状態で酸化を行う。これに
より、フィールド酸化層20が形成されるとともに、種結
晶層16の表面が薄く酸化される（図５Ｂ参照）。なお、
炭化シリコン成長層に不純物層を形成したい場合には、
図５Ｂの後にイオン注入を行う。イオン注入層の活性化
率を上げるためには、イオン注入は600°Ｃ前後の高温
で行うことが好ましい。
【００２９】次に、フラッシュエッチによって種結晶層
16表面の酸化層18を取り除いた後、種結晶層16上に炭化
シリコンをエピタキシャル成長させる。この実施例にお
いては、Si2H6、C2H2により、炭化シリコンを2.0μmの
厚さまで成長させた（1360°Ｃ、H2キャリアガス、PH3
ドーパントガス）。これにより、図５Ｃに示すような、
エピタキシャル成長層22a,22bを得ることができる。な
お、イオン注入を行った種結晶に関しては、Ｐ型不純物
層23が形成される。
16表面の酸化層18を取り除いた後、種結晶層16上に炭化
シリコンをエピタキシャル成長させる。この実施例にお
いては、Si2H6、C2H2により、炭化シリコンを2.0μmの
厚さまで成長させた（1360°Ｃ、H2キャリアガス、PH3
ドーパントガス）。これにより、図５Ｃに示すような、
エピタキシャル成長層22a,22bを得ることができる。な
お、イオン注入を行った種結晶に関しては、Ｐ型不純物
層23が形成される。
【００３０】次に、エピタキシャル成長層22a,22bの表
面を酸化し、酸化膜24a,24bを形成する。その後、ＳＯ
Ｇ(Spin on Glass)により、成長層間絶縁層26を形成す
る。次に、エピタキシャル成長層22aにＰウエル領域28
を形成するため、アルミニウムイオンの注入、拡散を行
う。このようにして、図５Ｄの構造が得られる。
面を酸化し、酸化膜24a,24bを形成する。その後、ＳＯ
Ｇ(Spin on Glass)により、成長層間絶縁層26を形成す
る。次に、エピタキシャル成長層22aにＰウエル領域28
を形成するため、アルミニウムイオンの注入、拡散を行
う。このようにして、図５Ｄの構造が得られる。
【００３１】また、上述の方法では、拡散に高温長時間
処理が必要なので、Ｐ型、Ｎ型不純物をドーピングさせ
ながら別々に炭化シリコンを成長させるようにしてもよ
い。
処理が必要なので、Ｐ型、Ｎ型不純物をドーピングさせ
ながら別々に炭化シリコンを成長させるようにしてもよ
い。
【００３２】次に、フラッシュエッチにより、エピタキ
シャル成長層22a,22b上部の酸化膜24a,24b,26を取り除
く。その後、ゲート酸化膜30a,30bを形成する。さら
に、ポリシリコンゲート32a,32bを形成する。次に、イ
オン注入、拡散を行って、ソース領域、ドレイン領域を
形成する。このようにして、図５Ｅの構造が得られる。
シャル成長層22a,22b上部の酸化膜24a,24b,26を取り除
く。その後、ゲート酸化膜30a,30bを形成する。さら
に、ポリシリコンゲート32a,32bを形成する。次に、イ
オン注入、拡散を行って、ソース領域、ドレイン領域を
形成する。このようにして、図５Ｅの構造が得られる。
【００３３】以後、ＳＯＧおよびＣＶＤ(Chemical Vapo
r Deposition)により絶縁膜34を形成し、ポリシリコン
コンタクト36をデポジションにより形成し、メタル配線
38、保護膜40を形成する。このようにして、図６に示す
ようなCーMOSトランジスタ、ダイオードが得られる。
r Deposition)により絶縁膜34を形成し、ポリシリコン
コンタクト36をデポジションにより形成し、メタル配線
38、保護膜40を形成する。このようにして、図６に示す
ようなCーMOSトランジスタ、ダイオードが得られる。
【００３４】ＭＯＳトランジスタの分離は、LOCOS法に
より行うのが一般的である。しかし、エピタキシャル成
長層として炭化シリコンを用いる場合には、LOCOS法は
適していない。なぜなら、炭化シリコンは、シリコンに
比べて酸化速度が1/10程度であり、酸化に時間を要する
からである。一方、この実施例によれば、予め分離され
たエピタキシャル成長層22a,22bに素子を形成している
ので、上記のような問題がない。
より行うのが一般的である。しかし、エピタキシャル成
長層として炭化シリコンを用いる場合には、LOCOS法は
適していない。なぜなら、炭化シリコンは、シリコンに
比べて酸化速度が1/10程度であり、酸化に時間を要する
からである。一方、この実施例によれば、予め分離され
たエピタキシャル成長層22a,22bに素子を形成している
ので、上記のような問題がない。
【００３５】したがって、炭化シリコンの優れた耐環境
性（耐高温、耐放射線）を特徴とする素子を、簡易な工
程で得ることができる。
性（耐高温、耐放射線）を特徴とする素子を、簡易な工
程で得ることができる。
【００３６】この実施形態の半導体装置の製造方法は、
シリコン基板の上に酸化絶縁層を形成する絶縁層形成ス
テップ、酸化絶縁層に種結晶成長用の開口を設ける開口
形成ステップ、酸化絶縁層をマスクとして、前記開口か
ら炭化シリコン種結晶層が突出するまで結晶成長を行う
種結晶成長ステップ、炭化シリコン種結晶層をバリアと
して酸化を行い、前記開口下部のシリコン基板を酸化し
て炭化シリコン種結晶層とシリコン基板の接続を断つ選
択酸化ステップ、炭化シリコン種結晶層に基づいて炭化
シリコン成長層を結晶成長させ、互いに分離された炭化
シリコン成長層を得る炭化シリコン成長ステップ、炭化
シリコン成長層に半導体素子を形成する素子形成ステッ
プ、を備えたことを特徴としている。
シリコン基板の上に酸化絶縁層を形成する絶縁層形成ス
テップ、酸化絶縁層に種結晶成長用の開口を設ける開口
形成ステップ、酸化絶縁層をマスクとして、前記開口か
ら炭化シリコン種結晶層が突出するまで結晶成長を行う
種結晶成長ステップ、炭化シリコン種結晶層をバリアと
して酸化を行い、前記開口下部のシリコン基板を酸化し
て炭化シリコン種結晶層とシリコン基板の接続を断つ選
択酸化ステップ、炭化シリコン種結晶層に基づいて炭化
シリコン成長層を結晶成長させ、互いに分離された炭化
シリコン成長層を得る炭化シリコン成長ステップ、炭化
シリコン成長層に半導体素子を形成する素子形成ステッ
プ、を備えたことを特徴としている。
【００３７】つまり、種結晶成長ステップにおいて、酸
化絶縁層の開口から炭化シリコン種結晶層が突出するま
で結晶成長を行う。これにより、突出した各炭化シリコ
ン種結晶層は、同じ面方位を有するものとなる。
化絶縁層の開口から炭化シリコン種結晶層が突出するま
で結晶成長を行う。これにより、突出した各炭化シリコ
ン種結晶層は、同じ面方位を有するものとなる。
【００３８】次に、酸化ステップにおいて、この炭化シ
リコン種結晶層をバリアとして酸化を行い、前記開口下
部のシリコン基板を酸化して炭化シリコン種結晶層とシ
リコン基板の接続を断つようにしている。したがって、
シリコン基板上の酸化絶縁層の上に、同じ面方位を有す
る炭化シリコン種結晶層が形成される。これを、互いに
接続しない程度に成長させる。これにより、シリコン基
板とは絶縁され、かつ、互いにも絶縁された均一な面方
位を有する炭化シリコン成長層を得ることができる。
リコン種結晶層をバリアとして酸化を行い、前記開口下
部のシリコン基板を酸化して炭化シリコン種結晶層とシ
リコン基板の接続を断つようにしている。したがって、
シリコン基板上の酸化絶縁層の上に、同じ面方位を有す
る炭化シリコン種結晶層が形成される。これを、互いに
接続しない程度に成長させる。これにより、シリコン基
板とは絶縁され、かつ、互いにも絶縁された均一な面方
位を有する炭化シリコン成長層を得ることができる。
【００３９】この実施形態の半導体装置の製造方法は、
開口形成ステップの後、種結晶成長ステップの前に、開
口側壁の酸化絶縁層に薄いポリシリコン膜または窒化シ
リコン膜を形成するステップを有することを特徴として
いる。
開口形成ステップの後、種結晶成長ステップの前に、開
口側壁の酸化絶縁層に薄いポリシリコン膜または窒化シ
リコン膜を形成するステップを有することを特徴として
いる。
【００４０】つまり、第２ステップの後第３ステップの
前に、開口側壁の酸化絶縁層に薄いポリシリコン膜また
は窒化シリコン膜を形成するようにしている。したがっ
て、結晶成長の際に、開口側壁に生じる結晶欠陥を抑え
ることができる。
前に、開口側壁の酸化絶縁層に薄いポリシリコン膜また
は窒化シリコン膜を形成するようにしている。したがっ
て、結晶成長の際に、開口側壁に生じる結晶欠陥を抑え
ることができる。
【００４１】この実施形態の半導体装置の製造方法は、
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得ることを特徴としている。
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得ることを特徴としている。
【００４２】つまり、半導体素子を形成した炭化シリコ
ン成長層の上に、絶縁層形成ステップから素子形成ステ
ップを所定回数繰り返して行い、酸化絶縁層によって分
離された炭化シリコン成長層を所定層得るようにしてい
る。したがって、３次元構造の半導体装置を得ることが
できる。
ン成長層の上に、絶縁層形成ステップから素子形成ステ
ップを所定回数繰り返して行い、酸化絶縁層によって分
離された炭化シリコン成長層を所定層得るようにしてい
る。したがって、３次元構造の半導体装置を得ることが
できる。
【００４３】この実施形態の半導体装置の製造方法は、
炭化シリコン成長層と炭化シリコン成長層との間に成長
層間絶縁層を設ける成長層間絶縁層形成ステップを備え
たことを特徴としている。
炭化シリコン成長層と炭化シリコン成長層との間に成長
層間絶縁層を設ける成長層間絶縁層形成ステップを備え
たことを特徴としている。
【００４４】つまり、炭化シリコン成長層と炭化シリコ
ン成長層との間に成長層間絶縁層を設けるようにしてい
る。したがって、炭化シリコン層間の絶縁性が向上され
る。
ン成長層との間に成長層間絶縁層を設けるようにしてい
る。したがって、炭化シリコン層間の絶縁性が向上され
る。
【図１】この発明の一実施形態による半導体装置の製造
方法を示す図である。
方法を示す図である。
【図２】この発明の一実施形態による半導体装置の製造
方法を示す図である。
方法を示す図である。
【図３】酸化絶縁層４に設ける開口14の一例を示す図で
ある。
ある。
【図４】酸化絶縁層４に設ける開口14の他の例を示す図
である。
である。
【図５】この発明の一実施形態によるＣ−ＭＯＳ半導体
装置の製造方法を示す図である。
装置の製造方法を示す図である。
【図６】図５の製造方法を経て得られたＣ−ＭＯＳ半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図７】従来のＥＬＯ（Epitaxial Lateral Overgrowt
h)）法によるＳＯＩ(Semiconductor on Insulator)技術
を示す図である。
h)）法によるＳＯＩ(Semiconductor on Insulator)技術
を示す図である。
２・・・シリコン基板 ４・・・シリコン酸化膜 14・・・開口 16・・・炭化シリコン種結晶層 20・・・フィールド酸化層 22・・・エピタキシャル成長層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２１ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/205 H01L 21/336 H01L 27/12
Claims (4)
- 【請求項１】絶縁層によりシリコン基板から絶縁されて
いるとともに、同一面方位を有しつつも互いに独立した
複数の炭化シリコン成長層に形成されたことを特徴とす
るMOS半導体装置。 - 【請求項２】請求項１又は２のMOS半導体装置におい
て、 前記炭化シリコン成長層は、絶縁層上に形成された炭化
シリコン種結晶層に基づいてエピタキャシャル成長させ
たものであることを特徴とするもの。 - 【請求項３】請求項１または２のMOS半導体装置におい
て、 前記炭化シリコン成長層には、その内部にソース領域及
びドレイン領域、その表面にゲート酸化膜及びその表面
上にゲートが形成されていることを特徴とするもの。 - 【請求項４】請求項１、２または３のMOS半導体装置に
おいて、 前記各炭化シリコン成長層の間には、成長層間絶縁層が
設けられていることを特徴とするもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33482799A JP3249101B2 (ja) | 1999-01-01 | 1999-11-25 | Ｍｏｓ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33482799A JP3249101B2 (ja) | 1999-01-01 | 1999-11-25 | Ｍｏｓ半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3243507A Division JP3058954B2 (ja) | 1991-09-24 | 1991-09-24 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216401A JP2000216401A (ja) | 2000-08-04 |
| JP3249101B2 true JP3249101B2 (ja) | 2002-01-21 |
Family
ID=18281669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33482799A Expired - Fee Related JP3249101B2 (ja) | 1999-01-01 | 1999-11-25 | Ｍｏｓ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249101B2 (ja) |
-
1999
- 1999-11-25 JP JP33482799A patent/JP3249101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216401A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| KR100905210B1 (ko) | Ｃｍｏｓ 수직 대체 게이트(ｖｒｇ) 트랜지스터 | |
| US4749441A (en) | Semiconductor mushroom structure fabrication | |
| US5308445A (en) | Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate | |
| JP2785919B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH07326663A (ja) | ウエハの誘電体分離方法 | |
| JPH1022397A (ja) | 半導体装置の製造方法 | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| US20050217566A1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| KR100321889B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| EP0126292A1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JP3249101B2 (ja) | Ｍｏｓ半導体装置 | |
| JP2793460B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPS5828734B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2005019851A (ja) | 半導体装置及びその製造方法 | |
| JP3053678B2 (ja) | 半導体装置の製造方法 | |
| JP2892436B2 (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH0529310A (ja) | 半導体装置の製造方法 | |
| JPS6074640A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |