JPS6060716A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS6060716A JPS6060716A JP16976383A JP16976383A JPS6060716A JP S6060716 A JPS6060716 A JP S6060716A JP 16976383 A JP16976383 A JP 16976383A JP 16976383 A JP16976383 A JP 16976383A JP S6060716 A JPS6060716 A JP S6060716A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- silicon
- grown
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁膜領域を有する単結晶基板上に選択的にシ
リコンエピタキシャル層を成長させるような半導体基板
の製造方法に関する。
リコンエピタキシャル層を成長させるような半導体基板
の製造方法に関する。
従来の半導体デバイスでは、シリコン基板ｆこイオン注
入又は不純物拡散法を用いて所望のＰ型又はＮ型の伝導
型にして能動素子とし、能動素子間の分離はＰＮ接合あ
るいは部分酸化（ＬＯＯＯ８）法を用いていた。しかる
に接合の浮遊容量の増大や部分酸化工程中の寸法変化が
あり、素子の高速化、高密度化の障害となっていた。
入又は不純物拡散法を用いて所望のＰ型又はＮ型の伝導
型にして能動素子とし、能動素子間の分離はＰＮ接合あ
るいは部分酸化（ＬＯＯＯ８）法を用いていた。しかる
に接合の浮遊容量の増大や部分酸化工程中の寸法変化が
あり、素子の高速化、高密度化の障害となっていた。
上記の欠点を補う技術として５Ｏ８（Ｓｉ ｏｎＳａｐ
ｐｈｉｒｅ）を基板に用いる方法がある。基板が絶縁体
であるため浮遊容量が少なく、素子の高速化に有利であ
る。一方、基板とシリコンエピタキシャル層は異種接合
されているので格子定数の不整合による基板シリコン界
面の格子欠陥が多く、リーク電流の発生が欠点と７．ｉ
′っていた。
ｐｈｉｒｅ）を基板に用いる方法がある。基板が絶縁体
であるため浮遊容量が少なく、素子の高速化に有利であ
る。一方、基板とシリコンエピタキシャル層は異種接合
されているので格子定数の不整合による基板シリコン界
面の格子欠陥が多く、リーク電流の発生が欠点と７．ｉ
′っていた。
さらに新しい絶縁基板上のシリコン膜の単結晶化技術と
してグラフオエピタキシィ技術とブリッジングエピタキ
シィ技術がある。
してグラフオエピタキシィ技術とブリッジングエピタキ
シィ技術がある。
前者はアブライドフィズイックスレターズ第３５巻第１
番７１〜７４頁１９７９年（Ａｐｌ ｉｅｄ Ｐｈｙｓ
ｉｃｓＬｅＭｅｒｓ、Ｖｏｌ、３５．Ｎ０１１．ｐｐ
７１〜７４ １９７９）に記載されており、石英基板に
溝加工を施し、多結晶シリコンのＯＶＤ膜を基板全面に
成長しレーザー照射によって単結晶化しようとするもの
である。
番７１〜７４頁１９７９年（Ａｐｌ ｉｅｄ Ｐｈｙｓ
ｉｃｓＬｅＭｅｒｓ、Ｖｏｌ、３５．Ｎ０１１．ｐｐ
７１〜７４ １９７９）に記載されており、石英基板に
溝加工を施し、多結晶シリコンのＯＶＤ膜を基板全面に
成長しレーザー照射によって単結晶化しようとするもの
である。
後者はジャパンジャーナル オブ アプライドフィジイ
ックス第１９巻第１頁Ｔ、 ２３〜Ｌ２６頁１９８０年
（Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｄ
Ｐｈｙｓｉｃｓ。
ックス第１９巻第１頁Ｔ、 ２３〜Ｌ２６頁１９８０年
（Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｄ
Ｐｈｙｓｉｃｓ。
Ｖｏｌ 、１９．ＮＯ，１、ｐｐＬ２３〜Ｌ２６ 、１
９８０ ） ｌこ記載されており、それによると半導体
単結晶基板に部分的に絶縁膜を形放し、さらζこ多結晶
ソリコン膜を基板の全面に堆積し、レーザー照射により
基板上を種結晶とする再生結晶化を施し絶縁基板上にも
単結晶層を形成しようとするものである。しかしながら
いずれの方法も単結晶化の程度、絶縁膜上の結晶欠陥等
に問題があり実用に耐えるデバイス特性を得るまでζこ
至っていない。
９８０ ） ｌこ記載されており、それによると半導体
単結晶基板に部分的に絶縁膜を形放し、さらζこ多結晶
ソリコン膜を基板の全面に堆積し、レーザー照射により
基板上を種結晶とする再生結晶化を施し絶縁基板上にも
単結晶層を形成しようとするものである。しかしながら
いずれの方法も単結晶化の程度、絶縁膜上の結晶欠陥等
に問題があり実用に耐えるデバイス特性を得るまでζこ
至っていない。
これらの技術に対して選択エピタキシャル技術がある。
これは半導体単結晶基板に部分的に絶縁膜を形成し、そ
の絶縁膜上ζこは堆積しないで露出した基板領域のみに
エピタキシャル成長し素子の能動領域とするものである
。このエピタキシャル方法は同種接合であるため極めて
高品質な結晶性を示し、しかも簡便で量産性に富んだ優
れた特性をもつ。
の絶縁膜上ζこは堆積しないで露出した基板領域のみに
エピタキシャル成長し素子の能動領域とするものである
。このエピタキシャル方法は同種接合であるため極めて
高品質な結晶性を示し、しかも簡便で量産性に富んだ優
れた特性をもつ。
しかし従来の選択エピタキシャルに用いられる基板は単
結晶基板上に絶縁膜を形成した後、絶縁膜を部分的に開
口して形成していたので絶縁膜とエピタキシャル膜との
界面は界面張力の影響を強く受けてファセットが形成さ
れる。例えは（１００）基板を用いると（１１３） 、
（１１４）面を有する４回対称のファセットが生成さ
れる。このように従来構成による基板上に形成された絶
縁ゲート電界効果型トランジスタは表面の凹凸のためゲ
ート絶縁膜の耐圧が低く配線の断線も起り易いという欠
点があった。
結晶基板上に絶縁膜を形成した後、絶縁膜を部分的に開
口して形成していたので絶縁膜とエピタキシャル膜との
界面は界面張力の影響を強く受けてファセットが形成さ
れる。例えは（１００）基板を用いると（１１３） 、
（１１４）面を有する４回対称のファセットが生成さ
れる。このように従来構成による基板上に形成された絶
縁ゲート電界効果型トランジスタは表面の凹凸のためゲ
ート絶縁膜の耐圧が低く配線の断線も起り易いという欠
点があった。
本発明は単結晶基板方位に依存しないで極めて平坦な表
面が得られる選択エピタキシャル成長基板を得る方法を
提供するものであり、本発明は次の３つの原理に基づく
ものである。
面が得られる選択エピタキシャル成長基板を得る方法を
提供するものであり、本発明は次の３つの原理に基づく
ものである。
ファセットの大きさはエビ成長膜厚ζこ比例する。
そのメカニズムは、（１００）基板の場合第１図に示す
ように、開口部の低面から（１００）面が成長速度で成
長し、側壁近傍では成長開始と同時ζこ成長速度βの遅
いファセット面が発生して、以後それらの交点である点
（ｘ、ｙ）が成長と共ζこ右上方に移動して、ファセッ
トの発達をもたらすものである。実際、第１図１こおい
て、（１００）面をｙ＝αｔとし、ファセット面をｙ＝
（−θ）Ｘ＋βｔ／ｃｏｓθとすると、ファセット幅Ｗ
とエビ成長膜厚αｔの関係は となり、ファセット幅Ｗとエビ成長膜αｔが比例関係に
ある実験結果第２図と一致する。
ように、開口部の低面から（１００）面が成長速度で成
長し、側壁近傍では成長開始と同時ζこ成長速度βの遅
いファセット面が発生して、以後それらの交点である点
（ｘ、ｙ）が成長と共ζこ右上方に移動して、ファセッ
トの発達をもたらすものである。実際、第１図１こおい
て、（１００）面をｙ＝αｔとし、ファセット面をｙ＝
（−θ）Ｘ＋βｔ／ｃｏｓθとすると、ファセット幅Ｗ
とエビ成長膜厚αｔの関係は となり、ファセット幅Ｗとエビ成長膜αｔが比例関係に
ある実験結果第２図と一致する。
ファセットの大きさは注入するＨＯＩ量ｌこ依存する。
（１）式に示すようζこ、ファセットの大きさは成長速
度の結晶方位依存性を示すβ／αに依存する。同時に、
成長速度の比β／αはＨＯＩ注入量に依存する。（１０
０）基板と（１１１）基板でβ／αのＨＯＩ注入量依存
性を調べると、第３図に示すように、（ＨＯＩ注入量）
＝０の場合はβ／α−０，５であるが、（ＨＯＩ注入量
） ＝ １．３．Ａ ／ ｍｉｎの場合はβ／α−０１
とＨＯＩ注入量を増すほどβ／αは小さくなる。従って
、ＨＯＩ注入量を増すほどファセットは大きくなる。
度の結晶方位依存性を示すβ／αに依存する。同時に、
成長速度の比β／αはＨＯＩ注入量に依存する。（１０
０）基板と（１１１）基板でβ／αのＨＯＩ注入量依存
性を調べると、第３図に示すように、（ＨＯＩ注入量）
＝０の場合はβ／α−０，５であるが、（ＨＯＩ注入量
） ＝ １．３．Ａ ／ ｍｉｎの場合はβ／α−０１
とＨＯＩ注入量を増すほどβ／αは小さくなる。従って
、ＨＯＩ注入量を増すほどファセットは大きくなる。
Ｓ ｉ Ｈ２Ｏ１２／Ｈ，／ＨＣｌ ｌこおける選択エ
ピタキシャル成長では、ウェーハー全面積に対する開口
部の合計面積の割合いによって必要ｙ、（ＭＣＩ注入量
が異る。Ｈｏｔを注入しなくてもＳ ｉ Ｈ２Ｃ１２／
Ｈ。
ピタキシャル成長では、ウェーハー全面積に対する開口
部の合計面積の割合いによって必要ｙ、（ＭＣＩ注入量
が異る。Ｈｏｔを注入しなくてもＳ ｉ Ｈ２Ｃ１２／
Ｈ。
糸では開口部近傍ζこはＳｉは核発生しない。この理由
は、一つには、５ｉＨ２０１２から分解してできるＨｏ
ｔが存在するので、もともとある程度の選択性があるこ
と、もう一つには、開口部付近とフィールド酸化膜上と
は反応腫である５ｉｌｌ、の濃度勾配があると考られる
ことである。いずれにしても、ＨＯＩの注入は、開口部
から離れたフィールド酸化膜上の８１の核発生を抑制す
るために必要であり、開口部面積が増してフィールド酸
化膜の部分が少くなれば、注入ＨＯ１ｉは少くてよいの
である。実際第４図１こ示すように、横軸にウェーハー
全面積に対する開口部の合計面積の比σをさり、縦軸ζ
こ選択エピタキシャル成長する（フィールド酸化膜上に
Ｓｉの核が発生しない）最少ＨＯＩ注入量をとると、比
σの値が大きいほどＨＯＩ注入量は少なくても選択エピ
タキシャル成長が可能である。比σが約０．８以上であ
れば、ＨＯＩの注入は必９ない。
は、一つには、５ｉＨ２０１２から分解してできるＨｏ
ｔが存在するので、もともとある程度の選択性があるこ
と、もう一つには、開口部付近とフィールド酸化膜上と
は反応腫である５ｉｌｌ、の濃度勾配があると考られる
ことである。いずれにしても、ＨＯＩの注入は、開口部
から離れたフィールド酸化膜上の８１の核発生を抑制す
るために必要であり、開口部面積が増してフィールド酸
化膜の部分が少くなれば、注入ＨＯ１ｉは少くてよいの
である。実際第４図１こ示すように、横軸にウェーハー
全面積に対する開口部の合計面積の比σをさり、縦軸ζ
こ選択エピタキシャル成長する（フィールド酸化膜上に
Ｓｉの核が発生しない）最少ＨＯＩ注入量をとると、比
σの値が大きいほどＨＯＩ注入量は少なくても選択エピ
タキシャル成長が可能である。比σが約０．８以上であ
れば、ＨＯＩの注入は必９ない。
実際のデバイス作成用選択エピタキシャル成長において
は、エピタキシャル成長膜厚はある程度欲しいが、ファ
セットはできるだけ小さくしたい。
は、エピタキシャル成長膜厚はある程度欲しいが、ファ
セットはできるだけ小さくしたい。
また、開口部面積は基板全体の面積に比べてそれほど大
きくないという場合が多い。上述の知見に基くデバイス
を作成する目的で設けた開口部の他ζこデバイス作成を
目的としない開口部を設けて比σを増し、ＨＯＩ注入量
をできるだけ減らせばファセットを許容される大きさに
まで抑制でき、平坦な選択エピタキシャル成長を実現で
きる。すなわち、ウェーハー全面積に対する開口部の合
計面積の比σとファセットの幅Ｗの関係は第５図のよう
な関係にある。エピタキシャル成長膜厚を変えるとファ
セット幅は大きくなるが、比σを増してＨＯＩ注入量を
減らせば、ファセットの大きさはデバイス作成上はとん
ど無視できる程度にまで小さくなる。例えば０ＭＯ８を
目的として選択エピタキシャル成長する場合、膜厚はせ
いぜい２μｍである。実用上ファセット幅は、ゲート配
線が断線しないために、３０００ Ａ程度以下にしたい
。このとき、比σを５０％以上にし、ＨＯＩ注入量を０
、３２１Ｊ／ ｍｉ ｎ に減らせば所望の選択エピタ
キシャル成長ができる。以下に本発明を実施例に従って
詳細ζこ説明する、 第６図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）は
本発明による半導体基板の製造方法をその製造工程を順
を追って示した模式的断面図である。
きくないという場合が多い。上述の知見に基くデバイス
を作成する目的で設けた開口部の他ζこデバイス作成を
目的としない開口部を設けて比σを増し、ＨＯＩ注入量
をできるだけ減らせばファセットを許容される大きさに
まで抑制でき、平坦な選択エピタキシャル成長を実現で
きる。すなわち、ウェーハー全面積に対する開口部の合
計面積の比σとファセットの幅Ｗの関係は第５図のよう
な関係にある。エピタキシャル成長膜厚を変えるとファ
セット幅は大きくなるが、比σを増してＨＯＩ注入量を
減らせば、ファセットの大きさはデバイス作成上はとん
ど無視できる程度にまで小さくなる。例えば０ＭＯ８を
目的として選択エピタキシャル成長する場合、膜厚はせ
いぜい２μｍである。実用上ファセット幅は、ゲート配
線が断線しないために、３０００ Ａ程度以下にしたい
。このとき、比σを５０％以上にし、ＨＯＩ注入量を０
、３２１Ｊ／ ｍｉ ｎ に減らせば所望の選択エピタ
キシャル成長ができる。以下に本発明を実施例に従って
詳細ζこ説明する、 第６図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）は
本発明による半導体基板の製造方法をその製造工程を順
を追って示した模式的断面図である。
ます、例えは１Ω・α程度の比抵抗を有する（ １００
）シリコン基板１の上ζこ１０００℃で熱酸化し、約
２μｍの膜厚の５ｉ０２膜を堆積した後通常の写真蝕刻
技術を反応性イオンエツチング法ζこよって５００Ａ程
度の５ｉｎ２膜を残し、且つ垂直壁面をもつＳｉＯ□絶
縁膜パターン２を形成する。（（ａ）図）。
）シリコン基板１の上ζこ１０００℃で熱酸化し、約
２μｍの膜厚の５ｉ０２膜を堆積した後通常の写真蝕刻
技術を反応性イオンエツチング法ζこよって５００Ａ程
度の５ｉｎ２膜を残し、且つ垂直壁面をもつＳｉＯ□絶
縁膜パターン２を形成する。（（ａ）図）。
５００八程度のＳ ｊ ０２膜は後の多結晶シリコン３
のエツチングマスクに用いられる。
のエツチングマスクに用いられる。
次に多結晶シリコン３をＯＶＤ法で約５０ＯＡの膜厚で
堆積し、堆積中あるいは堆積後にＰ型不純物であるボロ
ンを１０Ω・α程度ドープする。（（ｂ）図）続いて、
反応性イオンエツチング技術等を用いて異方的ζこ多結
晶シリコンをエツチングすると８ｉ０２膜２の側壁にの
み多結晶シリコンが初期の膜厚で残る。この基板におい
て、能動領域として用いるための開口部の合計面積は、
ウェーハ全面積に対して１９．６％であった。比σを増
すためにデバイス作成を目的としない１００μｍ Ｘ
１００μｍの矩２：！！開ロ部を全面に分布させて設け
、比σを約５５％とした。次に、通常の希釈されたフッ
酸液で５ｉ０２膜をエツチングする（（Ｃ）図）とシリ
コン基板表面４が露出し、続いてＳｉＨ，０１ｔと水素
から構成されるガス糸ζこＨＯＩを凡そ１ｖｏ１％程度
加え、９００℃から１１００℃の範囲の温度で選択的ζ
こエピタキシャル成長すると８ｉ０２膜２の表面には堆
積しないで露出したシリコン領域４１このみＳｉ単結晶
膜５が成長する。（（ｄ）図）エピタキシャル成長後フ
ァセット幅を測定したところ、約２００ＯＡであった。
堆積し、堆積中あるいは堆積後にＰ型不純物であるボロ
ンを１０Ω・α程度ドープする。（（ｂ）図）続いて、
反応性イオンエツチング技術等を用いて異方的ζこ多結
晶シリコンをエツチングすると８ｉ０２膜２の側壁にの
み多結晶シリコンが初期の膜厚で残る。この基板におい
て、能動領域として用いるための開口部の合計面積は、
ウェーハ全面積に対して１９．６％であった。比σを増
すためにデバイス作成を目的としない１００μｍ Ｘ
１００μｍの矩２：！！開ロ部を全面に分布させて設け
、比σを約５５％とした。次に、通常の希釈されたフッ
酸液で５ｉ０２膜をエツチングする（（Ｃ）図）とシリ
コン基板表面４が露出し、続いてＳｉＨ，０１ｔと水素
から構成されるガス糸ζこＨＯＩを凡そ１ｖｏ１％程度
加え、９００℃から１１００℃の範囲の温度で選択的ζ
こエピタキシャル成長すると８ｉ０２膜２の表面には堆
積しないで露出したシリコン領域４１このみＳｉ単結晶
膜５が成長する。（（ｄ）図）エピタキシャル成長後フ
ァセット幅を測定したところ、約２００ＯＡであった。
第６図の製造工程において、多結晶シリコンのかわりに
８ ｉ ＨＮ４を用いることもできる。
８ ｉ ＨＮ４を用いることもできる。
この場合、エピタキシャル成長シリコンとの不連続性の
ために、ファセットは多結晶シリコンより大きく、本実
施例と同じ工程によれば、ファセットの大きさは約２５
０ＯＡであった。
ために、ファセットは多結晶シリコンより大きく、本実
施例と同じ工程によれば、ファセットの大きさは約２５
０ＯＡであった。
以上述べたように、本発明は基板の全面積に対する開口
部面積の割合を５０％以上にすることにまって従来得ら
れなかった平坦な選択エピタキシャル成長膜が得られる
方法を提供するものであり、その工業的価値は大きい。
部面積の割合を５０％以上にすることにまって従来得ら
れなかった平坦な選択エピタキシャル成長膜が得られる
方法を提供するものであり、その工業的価値は大きい。
第１図はファセットの形成過程を説明するための模式図
である。第２図はエピタキシャル膜厚とファセット幅Ｗ
の関係の実験結果を示す図である。 第３図は成長速度の比の結晶方位依存性を示す図で、Ｈ
ｏｔ注入をしない場合と、ＨＯＩを１．３１膜ｍｉｎ注
入した場合を示すものである。第４図はウェーハー全面
積に対する開口部の合計面積の比と選択エピタキシャル
成長する最少ＨＯＩ注入量の関係を示す図である。第５
図は面積比とファセット幅Ｗの関係を示す図で、Ｈｏｔ
注入量は第４図における比に対する最少ＨＣｌ量である
。第６図（ａ）、（ｂ）、（Ｃ）、（ｄ）は本発明ζこ
おける半導体基板の製造工程を説明するための概略断面
図で、１は（１００）シリコン基板、２は５ｉ０２絶縁
膜パターン、３は多結晶シリコン側壁、４はシリコン基
板表面、５１２Ｍｔ択−ｒ−ヒタキシャル成長した単結
晶シリコンである。 エピ膜厚 （μｍ） （＋００） （Ｉｆ） と５晶才１ユ（度） ０ ０．５ １．０ 面頂比σ 面頂比 σ
である。第２図はエピタキシャル膜厚とファセット幅Ｗ
の関係の実験結果を示す図である。 第３図は成長速度の比の結晶方位依存性を示す図で、Ｈ
ｏｔ注入をしない場合と、ＨＯＩを１．３１膜ｍｉｎ注
入した場合を示すものである。第４図はウェーハー全面
積に対する開口部の合計面積の比と選択エピタキシャル
成長する最少ＨＯＩ注入量の関係を示す図である。第５
図は面積比とファセット幅Ｗの関係を示す図で、Ｈｏｔ
注入量は第４図における比に対する最少ＨＣｌ量である
。第６図（ａ）、（ｂ）、（Ｃ）、（ｄ）は本発明ζこ
おける半導体基板の製造工程を説明するための概略断面
図で、１は（１００）シリコン基板、２は５ｉ０２絶縁
膜パターン、３は多結晶シリコン側壁、４はシリコン基
板表面、５１２Ｍｔ択−ｒ−ヒタキシャル成長した単結
晶シリコンである。 エピ膜厚 （μｍ） （＋００） （Ｉｆ） と５晶才１ユ（度） ０ ０．５ １．０ 面頂比σ 面頂比 σ
Claims (1)
- シリコン単結晶基板上に絶縁膜を設け、次に該絶縁膜に
開口部を設けて基板単結晶シリコンを露出させ、欠にこ
の開口部にシリコン膜をエピタキシャル成長させる半導
体の製造方法において、基板の全面積に対する開口部面
積の割合いを５０％以上ζこすることを特徴とした半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16976383A JPS6060716A (ja) | 1983-09-14 | 1983-09-14 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16976383A JPS6060716A (ja) | 1983-09-14 | 1983-09-14 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060716A true JPS6060716A (ja) | 1985-04-08 |
| JPH0470771B2 JPH0470771B2 (ja) | 1992-11-11 |
Family
ID=15892397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16976383A Granted JPS6060716A (ja) | 1983-09-14 | 1983-09-14 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060716A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6358921A (ja) * | 1986-08-29 | 1988-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02142117A (ja) * | 1988-11-22 | 1990-05-31 | Mitsubishi Electric Corp | 半導体集積回路の製造方法 |
| JP2013258257A (ja) * | 2012-06-12 | 2013-12-26 | Takehide Shirato | 半導体装置の製造方法 |
-
1983
- 1983-09-14 JP JP16976383A patent/JPS6060716A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6358921A (ja) * | 1986-08-29 | 1988-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02142117A (ja) * | 1988-11-22 | 1990-05-31 | Mitsubishi Electric Corp | 半導体集積回路の製造方法 |
| JP2013258257A (ja) * | 2012-06-12 | 2013-12-26 | Takehide Shirato | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0470771B2 (ja) | 1992-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US5266813A (en) | Isolation technique for silicon germanium devices | |
| JPH0449251B2 (ja) | ||
| JPH09115921A (ja) | 半導体装置及びその製造方法 | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS6060716A (ja) | 半導体基板の製造方法 | |
| JP3153632B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPH0697400A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH021115A (ja) | 結晶の形成方法 | |
| JPH0113210B2 (ja) | ||
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS58121642A (ja) | 半導体装置の製造方法 | |
| JPS59222923A (ja) | 半導体基板の製造方法 | |
| JPS63239932A (ja) | 結晶の形成方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 |