JPH06140346A - ヘテロエピタキシアルの薄い層と電子デバイスの製造法 - Google Patents

ヘテロエピタキシアルの薄い層と電子デバイスの製造法

Info

Publication number
JPH06140346A
JPH06140346A JP5098319A JP9831993A JPH06140346A JP H06140346 A JPH06140346 A JP H06140346A JP 5098319 A JP5098319 A JP 5098319A JP 9831993 A JP9831993 A JP 9831993A JP H06140346 A JPH06140346 A JP H06140346A
Authority
JP
Japan
Prior art keywords
layer
type
opening
single crystal
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5098319A
Other languages
English (en)
Inventor
Didier Pribat
プリバ ディディエール
Bruno Gerard
ジェラール ブルーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH06140346A publication Critical patent/JPH06140346A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H01S5/0424—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3428—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers layer orientation perpendicular to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 ヘテロエピタキシアルの薄い層の製造法、と
りわけ種々の種類の半導体の材料の層の製造法を与え
る。 【構成】 単結晶の材料Ａにより形成された基板( １)
の上に空洞( ３) が形成され、基板( １) の１つの面(1
0)と気相にさらされた面の上にニュークレーションも成
長も行なわれないように材料Ｄで形成された相( ２) の
１つの面(20)とにより決定される。成長は基板( １) と
層( ２) の２つの面(10、20) の間に位置した単結の材料
Ｂにより形成されたシード( ４) により行なわれる。単
結晶材料Ｂで形成されたシード( ４) は基板( １) の面
と性質が異なっており（例えば、基板＝シリコン、材料
Ｂ＝GaAs）、更に例えばMBE またはMOCVD により形成さ
れている。成長が行なわれる材料Ｃはシードの材料Ｂと
異なっている。材料Ｃは例えばInP であり、成長はVPE
で行なわれる。応用分野は電子コンポーネントおよびオ
プトエレクトロニクスコンポーネントである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はヘテロエピタキシアル
の薄い層の製造法、より詳細には種々の種類の半導体の
層の製造法に関する。この発明は更にこの方法を電子お
よびオプトエレクトロニクスデバイスに応用することに
関する。
【０００２】この発明は単結晶であり、更に原理的には
三番目の材料のシードを使用することにより明確な特性
を有する基板の上に欠陥の密度の低い薄い層を得ること
に使用される。
【０００３】例えばこの発明による方法はGaAsのシード
を使用してシリコンの基板の上に結晶の品質が高いInP
の薄い層を得ることに使用される。更にこの発明による
方法はシリコンの基板の上にIII −Ｖタイプの材料に基
づく特別な構造およびコンポーネント（レーザ、フォト
ダイオード、ガンダイオード等）の結合を得ることに使
用される。
【０００４】
【従来の技術】シリコン基板の上に結晶の品質の高いII
I −Ｖタイプの化合物の薄い層をヘテロエピタキシアル
的に成長させることにより技術的な井戸である材料で直
進的なギャップと高い移動度とを有した半導体を結合さ
せることができる。
【０００５】この結果は集積化されたオプトエレクトロ
ニクス（レーザおよびフォトダイオード）、光電気通
信、III −Ｖタイプの材料で作られた電力素子、シリコ
ンチップの上の光接続装置等のような分野の極めて広い
範囲に応用できる。
【０００６】技術的な観点から、シリコンの上へIII −
Ｖタイプのコンポーネントを成長することはMBE(モレキ
ュラービームエピタキシ）、またはMOVPE(メタロガニッ
ク気相エピタキシ）により行なわれるが、これにより10
/cm2より大きな転位の密度を有するエピタキシ成長の薄
い層が与えられるが（J.Appl.Phys.,68,R31-190 に記載
のS.F.Fang等を参照）、許容可能な寿命を有する（レー
ザおよびフォトダイオードのような）光コンポーネント
を製造することは不可能である。
【０００７】更に、MBE またはMOVPE によるSiの上のGa
Asのエピタキシは制御されるが、InP のエピタキシはSi
の上のニュークレーション(nucleation)が低い温度でし
か生じないため実施が非常に難しい。
【０００８】従って、“ソースガス(source gas)”MBE
で作用する時はホスフィン(PH3）を、またはMOVPE かMO
MBE （メタロガニック(Metalorganic)モレキュラビーム
エピタキシ）を使用する時は他のホスフィンとメタロガ
ニクス（トリメチルおよびトリエチリディウム(triethy
lindium)) を分解することが難しい。更に標準MBE の低
い温度でリンを使用することによりポンピングの問題が
生ずる。全ての場合、InP の層は前述のように10/cm2を
越える転位のレベルを示す。
【０００９】フランス特許出願第8804437 号と8804438
号にはシリコン基板の上にIII −Ｖ材料のヘテロエピタ
キシアルの層の品質を特に改善する成長法が記載されて
いる。
【００１０】これらの方法の改善は特許出願第9012443
号および9112352 号に記載されている。
【００１１】上述の種々の文献では、ヘテロエピタキシ
は基板Ａ（例えばSi）の材料Ｂ( 例えばGaAs) に関して
いる。
【００１２】この発明では単結晶であり更に材料Ａ（例
えばシリコン）の基板の上の材料Ｂ（例えばGaAs）のシ
ードからの欠陥（例えばInP)がない材料Ｃを得る方法に
関している。
【００１３】ここに示す材料の例を取ると、この発明に
より非常に品質の悪いGaAsのシードを使用してシリコン
の上に結晶学的に高い品質でInP の“直進的な”成長を
行なうことができる。更に実施が非常に難しいSiの上に
InP を直進的に成長させるステップが除去できる。
【００１４】
【発明の概要】この発明はエピタキシアルの薄い層の成
長法に関しており、前記の方法は次のステップから成
る： 1、空洞内に一番目の種類の単結晶のシードを製造するこ
とで、単結晶の壁は次のことが続くエピタキシのステッ
プの間にニュークレーションおよび成長のいずれも行な
わない材料から少なくとも出来ている； 2、空洞内に二番目の種類の単結晶を得るためシードから
エピタキシにより空洞内で二番目の種類の材料を成長さ
せること。
【００１５】この発明は次のステップから成るエピタキ
シアルの薄い層の成長法に更に関している： 1、結晶の基板の表面に一番目の種類( Ｂ) の単結晶の層
を成長させること；2、絶縁体の層を堆積させること； 3、絶縁体の層の中に少なくとも１つの一番目の開口を形
成すること； 4、シードを形成するため開口の端から十分な長さだけ沿
って、一番目の種類( Ｂ) の単結晶の層の一部をエッチ
ングすること； 5、二番目の種類( Ｃ) の材料から作られたシードを開口
を通して一番目の種類(Ｂ) の材料から成長させるこ
と： 6、一番目の種類( Ｂ) の材料の上で、絶縁体の層の中に
少なくとも１つの二番目の開口を形成すること； 7、二番目の開口を通して、一番目の種類( Ｂ) の材料を
エッチングすること； 8、二番目の種類( Ｃ) の材料から作られるシードから出
発して、二番目の開口により二番目の種類( Ｃ) の材料
をエピタキシにより成長させること。
【００１６】
【実施例】図１に関連し、この発明の方法の一般的な記
載を先ず行なう。
【００１７】単結晶材料Ａで作られた基板１の上に単結
晶の材料Ｂのシード４が作られているが、これは基板１
の面10と材料Ｄで作られた面20との間に挟まれている。
【００１８】開口５を通し、単結晶材料Ｃはシード４か
ら空洞３の中に成長している。単結晶材料Ｃの成長の先
端は図１の矢印に示すように出ている。以下から判るよ
うに、成長の良好な方法は塩化物または水素化物の気相
エピタキシ(VPE）である。
【００１９】この発明によれば成長する材料Ｃはシード
４の材料Ｂと異なったタイプの材料である。
【００２０】材料ＡとＤに関し、化学的には異なるが性
質は同じで、これらは材料Ｃの成長の間に、成長の選定
した条件のもとで面10と20との上に材料Ｃのニュークレ
ーションも成長もないように選択される。
【００２１】以下に記載する実施例によれば、材料Ａと
Ｂは異なる。しかし、これらが同じ場合を想定すること
は可能である。
【００２２】例えば、基板１の材料Ａがシリコンで、シ
ード４の材料ＢがGaAsで、成長する材料ＣがInP であ
る。
【００２３】この発明の方法はシリコンの上に直進的な
エピタキシにより、例えばGaAsのシードからInP のよう
に材料を成長させることから成る。エピタキシの操作の
間にGaAs/InPのインタフェイスで生ずるGaAsの転位を阻
止することはGaAsのシードの上に予め配置されたエレメ
ント２の面20で行なわれる。図2aと2bには転位（転位は
傾斜した線で示している）を阻止する原理の概要図を示
している。
【００２４】寄生的なニュークレーションを防ぎ選択的
なエピタキシの状態を容易に得るため、エレメント２は
典型的にはニュークレーションの障壁が高い誘電体材料
で構成されている。更に、シリコンの表面10の上のニュ
ークレーションも防止されるが、これはSiの上のInP の
ニュークレーションの障壁の値が本質的に高いからであ
り、しかもこの表面10が自然界の酸素により部分的に化
合しにくいからである。このタイプの成長に使用される
良好な方法は操作を堆積のトータルの反応に対し熱平衡
の状態に近くする方法、すなわち塩化物VPE(気相エピタ
キシ）または他の水素化物VPE(HVPE）の方法である。前
者の場合、前駆物質はリントリクローデ(trichloride)
(PCl)とインジウムであり、後者の場合、前駆物質はホ
スフィン(PH3）とインジウムである。
【００２５】図3aから3dにはこの発明による方法の連続
した技術的なステップの簡単な記載を示しているが、こ
れによりシリコンの上にGaAsのシードを使用しSiの上に
InPの薄い層を得ることができる。
【００２６】手順はシリコン基板１の上にMBE またはMO
CVD により得られ、更に転位の密度が典型的には106/cm
2 より大きいGaAsの層４からスタートする（図3a）。堆
積はこの構造ではSi3N4 の薄い層または他の適当な材料
により作られ、この中には幅が１から20μｍでピッチま
たは間隔が100 から200 μｍの平行なバンドのような開
口５、５’が形成されている( 図3b) 。GaAsの大部分
は、幅が例えば１から10μｍのバンド４のみを保持する
ため前にエッチングされた開口５、５’を通して層４か
ら（塩酸HCL を使用して600 °C から800 °C 化学的に
または気相のいずれかにより）除去される（図3c）：こ
れらのバンド４はシードのような役割をする。InP は開
口５、５’を通してエピタキシが行なわれる。４のよう
なGaAsの側面のシードからスタートして、成長はキャッ
プ２の下側の表面20とシリコンウェーハの上側の表10の
間の空洞３、３’の中に制限的な方法で行なわれる( 図
3d)。この種の制限のため転位は図2aと2bのメカニズム
に従いブロックされる。このようにシリコンの上に欠陥
なしのInP が得られる。
【００２７】転位がブロックされるが、格子パラメータ
のミスマッチングおよび／または熱膨張係数の差が大き
過ぎれば、クラック(crack) が成長の幅を越えて直進的
な成長により得られる材料（上述の例ではInP)の中に現
われる。
【００２８】この欠点を解決するため、この発明では図
4aから4fに示すように、直進的な成長に対し２つのステ
ップの手順が提示されている。
【００２９】前述の手順のように、例えばSi3N4 のよう
な窒化物の層２はシリコン基板１の上に(MBEまたはMOCV
D により) ヘテロエピタキシされたGaAsの層４の上に堆
積される。例えばバンドの形をした開口５、５’はこの
窒化物の層の中で開いている（図4a）。幾何学的な特徴
は異なっているが、参照番号は図3bの説明と同じく付け
られている。開口５、５’を通して、GaAsの層４はバン
ド５、５’の端からスタートしてクリチカルな幅より小
さい幅Ｌを解消するため非常に僅かエッチングされてい
るが、クラックはこのクリチカルな幅を越えて三番目の
材料（選択の例ではInP)を再度エピタキシする間現われ
る傾向にある。典型的にはこの解消は0.5 から数マイク
ロメータのオーダにある（図4b参照）。（選択の例によ
ればInPの）一番目の成長はエッチング操作の後にかろ
うじて残るGaAsの側面のフランク（flank)からスタート
する。この成長の幅はクラックの出現に対応したクリチ
カルな幅より常に小さい（図4C）。InP で作られた新し
いシード14、14’等が得られる。
【００３０】Si3N4 の二番目の層は全ての部分にわたり
再び堆積されるが、これは予めエッチングされた開口を
ブロックするためである（図4d）。
【００３１】二番目のマスク（または一番目の開口を形
成するのに使用されたものと同じマスクであるが、半分
のピッチによりトランスレイトされている）を使用する
と、二番目のシリーズのバンド15、15’は窒化物の層の
中で開いている（図4e参照）。この二番目のシリーズの
バンドは前のバンド５、５’等の間の中間に位置するこ
とが好ましい。これらの二番目の開口を通して、GaAsの
残留の層４は（選択した例の場合）InP の新しいシード
14、14’のみを保持するため化学的なエッチングにより
除去される。このエッチングのため、InP のエッチング
をコントロールする必要がないように、化学的に選択的
な混合物を使用することが好ましい。InP のバンドの幅
が小さければ、この後者の操作は極端に難しくなること
が示される。このように得られた構造は図4eに示してあ
る。次にシード14、14’等は直接的なエッチングにより
シリコンの基板の上に欠陥を生ずることなくInP の層7
、7 ’等を再成長させるため使用される（図4f参
照）。
【００３２】種々の理由のため、更にシリコン上のIII
−Ｖ材料の層の中に形成されることになるコンポーネン
トの特性に左右されるため、基板から薄い層を絶縁する
必要がある。
【００３３】この場合、この発明では材料Ｂ（この場合
GaAs）の層４のエッチングの後で材料Ｃ（InP)の直進的
なエピタキシによる成長の前にシリコンの基板１の表面
の化学的な酸化が与えられる。シリコンの基板の表面10
の上にこの化学的な酸化物を形成するため、H2O2／H2SO
4 の溶液または他の、更にHNO3の溶液を使用することが
可能である。露出の期間と対象とする溶液の濃度によ
り、“化学的な”SiO2の層８に対して得られた厚さは数
10から数100 オングストロームの範囲である。
【００３４】図５には基板１の面10に対する化学的な酸
化の後の成長に対するこの種の方法を示している。
【００３５】高品質な酸化物または熱的な酸化物の層８
がシリコン基板の表面に得られれば、使用された初期の
基板はSOI(絶縁体の上のシリコン）タイプのシリコンの
ウェーハである。種々の技術がSOI ウェーハを形成する
のに一般的に使用されており、更に例えば1987年、７月
および11月のIEEE CIRCUITS AND DEVICES MAGAZINEのVo
l 3,No4 および6 にはこれらの技術の多くの詳細が記載
されている。
【００３６】次の例としては、SIMOX(酸素の打ち込みに
よる分離）タイプのSOI ウェーハが使用されているが、
SDB(シリコンダイレクトボンデング）またはZMR(ゾーン
メルティングリクリスタリゼーション）タイプのSOI ウ
ェーハを使用することも可能である。
【００３７】図6aから6fまで一連の技術的なステップを
記載しているが、このステップにより高品質な酸化物に
より基板から絶縁された薄い層を得ることが可能であ
る。
【００３８】手順はSiO2の層８とSi(100）の層９から成
るSIMOX タイプのウェーハからスタートするが（図6
a）、このウェーハの上にはMBE またはMOVPE によりGaA
sの薄い層４がエピタキシ的に成長しており（図6b）、1
06 転位／cm2 以上である。Si3N4 の層２が堆積されて
いる。この層２内では前述の例のように、一連の開口
５、５’が例えば平行なバンドの形で形成されている
（図6c）。更にGaAsの層４がシード４を形成するためエ
ッチングされており（図6d）、しかもシリコンの層９が
エッチングされている（図6e）。InP の直進的な成長が
開口５、５’を通してGaAsのシードから行なわれてい
る。図１の場合のように、InP の直進的な成長が例えば
VPE により行なわれていれば、GaAsのシードの形で下に
置かれたSi（層９）のフランクの上にはInP のニューク
レーションがない。
【００３９】図7aから7dには熱的な酸化物を含み絶縁体
材料により囲まれた空洞の端で材料Ｂのシードを形成す
る方法の変形を示している。
【００４０】図7aによれば、例えばシリコンで作られた
基板１の上に、熱的な酸化物（サーマルSiO2）の層８、
更にアモルファス半導体（アモルファスSi）の層10と最
後に前述の２つの材料（８および10）と異なり例えばア
ルミニウムのような金属の材料から作られた層11とが形
成されている。
【００４１】開口はこれらのすべての層の中でエッチン
グされている：エピタキシはシード４を形成するため材
料（GaAs）から作られている。基板Siの上の開口内に堆
積されたGaAsの材料は４が単結晶であり、更にアルミニ
ウム層11の上に多結晶である。
【００４２】エピタキシはシード４の厚さにより層10の
上側の面が着くようなものである（図7b）。
【００４３】更に、アルミニウムの層11は多結晶のGaAs
の層13（図7c）が除去されるようにエッチングされてい
る。
【００４４】この構造は絶縁体(Si3N4）の層２により覆
われており、開口５、５’は層２の中に形成されてい
る。開口５、５’を通しアモルファスシリコン10がエッ
チングされており、更に空洞３、３’（図7d）が得られ
る。
【００４５】４のようなシードの中から開口５、５’を
通してInP の直進的なエピタキシを得ることができ、更
に熱的なシリカ８の上にInP の層が得られる。
【００４６】前述に記載の絶縁の種々の方法はコンポー
ネントがシリコンの上に直進的なエピタキシにより形成
されている時必要である。このように図8aから8cには、
例として直進的なエピタキシによるがドーピングを変え
ることにより得られるInP/GaInAsP/InP のレーザの形成
を記載しており、材料の構成は図8aの空洞３の中でエピ
タキシ的に成長している。
【００４７】この方法は例えば図6eに示され図8aまで続
けられるタイプの構造でスタートする。例えばシードの
結晶の品質を改善するため、シード４を使用してVPE に
よりGaAsの層の成長を生じさせることによりスタートす
ることが可能である；ほとんどの場合、これは必要でな
い。窒化物２の中のバンド５と５’は基板([100]の方向
を有している）の平面の方向[100] に予め向けられてい
ることが好ましい。シード４のバンドはこの方向[100]
を保持している。これにより直進的な成長の間単一の側
面の小面を得ることが可能である。このように直進的な
成長の間ドーパントの均質な合体が達成される。図8bに
は[100] のタイプの側面の成長の小面が得られる場合を
示している。GaAsの成長の後、ｎ＋でドーピングされた
InP の成長が得られｎでドーピングされたInP の成長が
続く。四元素材料のGaxIn1-xAsyP1-y のエピタキシが行
なわれ、この四元素材料の格子パラメータがInP とマッ
チングする。得られるレーザの波長により、例えばx=0.
27、y=0.60またはx=0.40、y=0.85更にはx=0.47,y=1のよ
うな値が選択される。
【００４８】四元素材料の幅１は典型的には0.1 から0.
8 μｍの範囲である。
【００４９】次にInP(p)の成長が行なわれ、InGaAs(p)
の成長が続くがこのInGaAs(p) の上にオーム接触が容易
に形成されている。このように形成された連続の層を図
8bに示している。次にSi3N4 またはSiO2の層は化合しに
くくするため構造の上に堆積される。ウインドが接触2
1、22のため開いている。接触21、22が堆積されエッチ
ングされている。図8cにはこのように得られたコプレー
ナ電極を有するレーザの構造を示している。
【００５０】GaInAsP の活性化層の上側のインターフェ
イスを改善するため、図９に示すように局所的にSi3N4
の層20をエッチングし、更に選択的なエピタキシの操作
によりInP の層23の成長を行なうことが可能であるが、
この層23は半絶縁体がドーピングされている。このよう
に、過剰な再結合がGaInAsP の上側のインターフェイス
で避けられる：過剰な再結合はレーザの寿命を減少させ
る効果がある。
【００５１】一体となった同一の基板の上に、種々のタ
イプのコンポーネントを製造することができる。実際
に、図10ａの基板の上に、例えばシード４、４’、４”
を有した２つの空洞３と３’が示されている。空洞３は
シード４、４’からエピタキシアルな成長を行なうこと
により一番目の種類の１個または２個のポーネントを形
成するのに使用される。空洞３’は二番目の種類の１個
または２個のコンポーネントを形成するのに使用され
る。この目的のため、種々の成分を有しおよび／または
２つの空洞内でドーピングする材料の成長を十分達成で
きる。
【００５２】例えば、図8aから8cに関し前述に記載した
ような構造が空洞３の中で成長すれば、空洞３’内では
同じ基板の上であることが明らかであり、プロセスに同
じGaAs／GaAlAsのタイプのレーザにより製造することが
可能である。
【００５３】図10ｂに示すようにGaAsのシードから連続
的に成長させるため次の材料が形成される： GaAs(n+) GaAs(n) GaAlAs(n) 20から40％まで連続的に変化するAlを有したGaAlAsの1/
2 の光学的空洞 ０から５％の間に選択されるAlを有するGaAlAsの１量子
井戸 20から40％まで連続的に変化するAlを有したGaAlAsの1/
2 の光学的空洞 GaAlAs(p) GaAs(p+)
【００５４】構造の上に絶縁体の層を形成し更に接触を
形成した後に、図10ｃに示す構造が得られるが、この構
造内で前に述べた材料の種々のゾーンの寸法はバイアス
の例として示されている。
【００５５】図10ｃに示すようなGaAs／GaAlAsレーザお
よび図8cに示すようなInP/GaInAsP/InP レーザを一体的
な同一の基板の上に形成する必要があれば、この方法は
図10ｂのGaAs/GaAlAs の構造を形成することからスター
トし、この構造は高温で形成される。従って、レーザの
二番目の種類に対応する図8bの構造は形成される。図8c
と10ｃに対応するメタリゼーションとエッチングが最後
の段階で行なわれる。
【００５６】上述の構造とディバイスは特定の例のみを
示していることは明らかである。トランジスタ技術によ
れば、InP ガンダイオード、GaInAsタイプのフォトダイ
オード、または他のあらゆるタイプのフォトダイオード
を形成することが可能である。
【図面の簡単な説明】
【図１】この発明の製造法の概要図
【図2 】この発明の方法の説明図
【図3 】この発明による方法の製造のステップ
【図4 】この発明による製造の方法の詳細な例
【図５】この発明による製造の方法の変形
【図6a】この発明による製造の方法の詳細な他の例
【図6b】この発明による製造の方法の詳細な他の例
【図6c】この発明による製造の方法の詳細な他の例
【図6d】この発明による製造の方法の詳細な他の例
【図6e】この発明による製造の方法の詳細な他の例
【図6f】この発明による製造の方法の詳細な他の例
【図7 】図6aに関して記載した方法の変形
【図8 】オプトエレクトロニクスディバイスの製造法
【図9 】図8aから8bに示す方法の変形
【図10】関連ディバイスの製造法
【符号の説明】
１ 基板 ２ 閉じ込め層 ３、３’ 空洞 ４ シード ５、５’ 開口 ７、７’ 層 ８、９ 層 10、20 面 11、13 層 14、14 ’ シード 15、15' バンド

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 ヘテロエピタキシアルの薄い層の成長法
    であり、前記の方法は次のステップから成ることを特徴
    とする成長法； （ａ）空洞内に一番目の種類の単結晶のシードを製造す
    ることで、単結晶の壁は次のことが続くエピタキシのス
    テップの間にニュークレーションおよび成長のいずれも
    行なわない材料から少なくとも出来ている； （ｂ）空洞内に二番目の種類の単結晶を得るためシード
    からエピタキシにより空洞内で二番目の種類の材料を成
    長させること。
  2. 【請求項２】 シードおよび空洞が次のことから製造さ
    れる請求項１に記載の方法： （ａ）単結晶の基板の表面に一番目の種類の単結晶の層
    を成長させること； （ｂ）絶縁体の層を堆積させること； （ｃ）絶縁体の層の中に少なくとも１つの開口を形成す
    ること； （ｄ）一番目の種類の単結晶の層の一部（シード）のみ
    を取り去るため開口を通し単結晶の層をエッチングする
    こと。
  3. 【請求項３】 壁の１つの材料がシリコンであり、他の
    壁の材料が窒化ケイ素またはシリカのような絶縁体であ
    り、一番目の材料すなわちシードの材料がGaAsであり、
    二番目の材料すなわち成長を行なう材料がInP である請
    求項１に記載の方法。
  4. 【請求項４】 二番目の種類の材料の成長がシードを使
    用した気相エピタキシにより行なわれる請求項１に記載
    の方法。
  5. 【請求項５】 成長が塩化物気相エピタキシまたは水素
    化物気相エピタキシにより行なわれる請求項４に記載の
    方法。
  6. 【請求項６】 次のステップから成るヘテロエピタキシ
    アルの薄い層の成長法： （ａ）結晶基板の表面に一番目の種類の単結晶の層を成
    長させること； （ｂ）絶縁体の層を堆積させること； （ｃ）絶縁体の層の中に少なくとも１つの一番目の開口
    を形成すること； （ｄ）シードを形成するため開口の端からある長さだけ
    沿って、一番目の開口を通して一番目の種類の単結晶の
    層の一部をエッチングすること； （ｅ）二番目の種類の材料から作られたシードを、開口
    を通して一番目の種類の材料から成長させること； （ｆ）一番目の種類の材料の上で、絶縁体の層の中に少
    なくとも１つの二番目の開口を形成すること； （ｇ）二番目の開口を通して、一番目の種類の材料をエ
    ッチングすること； （ｈ）二番目の種類の材料から作られるシードから出発
    して、二番目の開口を通して二番目の種類の材料をエピ
    タキシにより成長させること。
  7. 【請求項７】 二番目の開口を形成する前に他の絶縁体
    の層を堆積するためのステップから構成される請求項６
    に記載の方法。
  8. 【請求項８】 二番目の種類の材料のエピタキシによる
    成長の前に基板の面を酸化させるステップから構成され
    る請求項１または６のいずれかに記載の方法。
  9. 【請求項９】 ２つの壁が絶縁体の材料から作られてい
    る請求項１に記載の方法。
  10. 【請求項10】 基板が単結晶シリコンから作られ、堆積
    した酸化層と単結晶シリコンの層とから構成され、更に
    単結晶の層が単結晶シリコンの層によりエッチングされ
    ている請求項２または６のいずれかに記載の方法。
  11. 【請求項11】 シードと空洞の形成が次のように行なわ
    れている請求項１に記載の方法： （ａ）単結晶半導体の基板の上に、絶縁体の層と、アモ
    ルファス半導体の層の堆積と、前の２つの材料と異なる
    三番目の材料の層を得ること； （ｂ）形成された層の中に少なくとも１つの開口をエッ
    チングし、基板から始まる開口内に半導体を成長させる
    こと； （ｃ）三番目の材料の層を除去すること； （ｄ）絶縁体の層を堆積すること； （ｅ）アモルファスシリコンの層の上で絶縁体の層の中
    に少なくとも１つの開口を形成すること； （ｆ）開口を通しアモルファス半導体の層をエッチング
    すること。
  12. 【請求項12】 異なる構成および／またはドーピングレ
    ベルを有する材料でエピタキシによる成長が連続的に行
    なわれる請求項１または６のいずれかに記載の方法。
  13. 【請求項13】 シードがGaAsで形成され、空洞内にエピ
    タキシが行なわれる材料が連続的に次のものであり、 GaAs;InP(n+);InP(n);InGaAsP;InP(p);InGaAs(p+);更に
    この構造体が絶縁体で覆われており、この絶縁体を通る
    オーム接触が一番目にはInP(n+) と二番目にはInGaAs(p
    +)に接続するように作られているレーザの製造に応用さ
    れる請求項12に記載の方法。
  14. 【請求項14】 InGaAsにより構成された材料の上で、絶
    縁体が除去されInPの層が代わりに堆積されている請求
    項13に記載の方法。
  15. 【請求項15】 空洞が複数個形成され更に種類および／
    またはドーピングが異なる材料によるエピタキシャル操
    作が異なる空洞内で行なわれている請求項12に記載の方
    法。
JP5098319A 1992-04-02 1993-04-02 ヘテロエピタキシアルの薄い層と電子デバイスの製造法 Pending JPH06140346A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9204001 1992-04-02
FR9204001A FR2689680B1 (fr) 1992-04-02 1992-04-02 Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques.

Publications (1)

Publication Number Publication Date
JPH06140346A true JPH06140346A (ja) 1994-05-20

Family

ID=9428386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5098319A Pending JPH06140346A (ja) 1992-04-02 1993-04-02 ヘテロエピタキシアルの薄い層と電子デバイスの製造法

Country Status (5)

Country Link
US (1) US5360754A (ja)
EP (1) EP0565414B1 (ja)
JP (1) JPH06140346A (ja)
DE (1) DE69319169T2 (ja)
FR (1) FR2689680B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527115A (ja) * 2004-02-12 2007-09-20 インターナショナル・レクチファイヤー・コーポレーション コンプリメンタリ横型窒化物トランジスタ
JP2017508271A (ja) * 2013-12-12 2017-03-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造
WO2023276107A1 (ja) * 2021-07-01 2023-01-05 日本電信電話株式会社 半導体層の形成方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903084B2 (en) 1991-08-29 2005-06-07 Sterix Limited Steroid sulphatase inhibitors
US5616514A (en) * 1993-06-03 1997-04-01 Robert Bosch Gmbh Method of fabricating a micromechanical sensor
US5468689A (en) * 1993-11-16 1995-11-21 At&T Corp. Method for preparation of silicon nitride gallium diffusion barrier for use in molecular beam epitaxial growth of gallium arsenide
FR2741195B1 (fr) * 1995-11-10 1997-12-05 Thomson Csf Dispositif a puits quantique et procede de realisation
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
US7335650B2 (en) * 2000-01-14 2008-02-26 Sterix Limited Composition
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
FR2829873B1 (fr) 2001-09-20 2006-09-01 Thales Sa Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
FR2886407B1 (fr) 2005-05-27 2007-09-28 Thales Sa Injecteur local d'electrons polarises de spin a pointe en semi-conducteur sous excitation lumineuse
JP2008145573A (ja) * 2006-12-07 2008-06-26 Seiko Epson Corp 偏光素子とその製造方法、液晶装置、及び電子機器
GB2532786A (en) * 2014-11-28 2016-06-01 Ibm Method for manufacturing a semiconductor structure, semiconductor structure, and electronic device
CN105140267A (zh) * 2015-07-29 2015-12-09 浙江大学 半导体衬底及选择性生长半导体的方法
US9620360B1 (en) * 2015-11-27 2017-04-11 International Business Machines Corporation Fabrication of semiconductor junctions
US9735010B1 (en) 2016-05-27 2017-08-15 International Business Machines Corporation Fabrication of semiconductor fin structures
US10249492B2 (en) 2016-05-27 2019-04-02 International Business Machines Corporation Fabrication of compound semiconductor structures
FR3089066B1 (fr) 2018-11-22 2021-11-12 Commissariat Energie Atomique Procédé de réalisation d’une source de lumière et source de lumière
WO2023091693A1 (en) * 2021-11-18 2023-05-25 Meta Platforms Technologies, Llc Red light-emitting diode with phosphide epitaxial heterostructure grown on silicon

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4952586A (en) * 1982-08-27 1990-08-28 The Regents Of The University Of California Edrophonium-atropine composition and therapeutic uses thereof
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
JP2504060B2 (ja) * 1987-06-27 1996-06-05 アイシン精機株式会社 パワ−ドアロック装置
US5194399A (en) * 1987-08-05 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Method of producing a semiconductor light emitting device disposed in an insulating substrate
US5106778A (en) * 1988-02-02 1992-04-21 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
JPH01315127A (ja) * 1988-03-18 1989-12-20 Fujitsu Ltd ガリウムヒ素層の形成方法
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4910154A (en) * 1988-12-23 1990-03-20 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays
US4940672A (en) * 1989-03-17 1990-07-10 Kopin Corporation Method of making monolithic integrated III-V type laser devices and silicon devices on silicon
FR2645345A1 (fr) * 1989-03-31 1990-10-05 Thomson Csf Procede de modulation dirigee de la composition ou du dopage de semi-conducteurs, notamment pour la realisation de composants electroniques monolithiques de type planar, utilisation et produits correspondants
JPH0654763B2 (ja) * 1990-09-17 1994-07-20 日本電気株式会社 半導体薄膜の成長方法
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法
FR2667617B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de croissance de couches heteroepitaxiales.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527115A (ja) * 2004-02-12 2007-09-20 インターナショナル・レクチファイヤー・コーポレーション コンプリメンタリ横型窒化物トランジスタ
JP2017508271A (ja) * 2013-12-12 2017-03-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造
US10727051B2 (en) 2013-12-12 2020-07-28 Elpis Technologies Inc. Semiconductor nanowire fabrication
WO2023276107A1 (ja) * 2021-07-01 2023-01-05 日本電信電話株式会社 半導体層の形成方法

Also Published As

Publication number Publication date
DE69319169D1 (de) 1998-07-23
EP0565414A1 (fr) 1993-10-13
FR2689680A1 (fr) 1993-10-08
EP0565414B1 (fr) 1998-06-17
DE69319169T2 (de) 1998-10-15
FR2689680B1 (fr) 2001-08-10
US5360754A (en) 1994-11-01

Similar Documents

Publication Publication Date Title
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
US5360754A (en) Method for the making heteroepitaxial thin layers and electronic devices
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
JP3126974B2 (ja) 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品
JP3830051B2 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
US6555845B2 (en) Method for manufacturing group III-V compound semiconductors
JP2889589B2 (ja) 単結晶半導体材料層及び絶縁材料層の交互層製造方法
US8652918B2 (en) Nitride semiconductor structure
CN111564756B (zh) 一种硅基无磷激光器及其制备方法
US5363793A (en) Method for forming crystals
JPH06296060A (ja) 半導体可視光レーザダイオードの製造方法
US5262348A (en) Method for the growing of heteroepitaxial layers within a confinement space
US5653802A (en) Method for forming crystal
KR19990016925A (ko) ＧａＮ 단결정 제조 방법
EP4053881B1 (en) Semiconductor element and method for producing semiconductor element
JPH11274563A (ja) 半導体装置および半導体発光素子
KR20180120193A (ko) 결정질 기판 상에 반-극성 질화물 층을 획득하는 방법
EP0289114B1 (en) Process for producing crystals on a light-transmissive substrate
JP2565908B2 (ja) 化合物半導体装置
EP0455981A1 (en) Method of forming crystals
JPH07249831A (ja) 結晶成長方法
JP3685838B2 (ja) 化合物半導体装置及びその製造方法
JPH0470771B2 (ja)
JPH03247597A (ja) シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法
JP2803375B2 (ja) 半導体構造体

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030701