JP2017508271A - 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造 - Google Patents

半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造 Download PDF

Info

Publication number
JP2017508271A
JP2017508271A JP2016537996A JP2016537996A JP2017508271A JP 2017508271 A JP2017508271 A JP 2017508271A JP 2016537996 A JP2016537996 A JP 2016537996A JP 2016537996 A JP2016537996 A JP 2016537996A JP 2017508271 A JP2017508271 A JP 2017508271A
Authority
JP
Japan
Prior art keywords
seed
nanowire
template
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016537996A
Other languages
English (en)
Inventor
ボーグ、マティアス、ベングト
モーズランド、キルスティン、エミリー
リエル、ハイケ、イー
シュミット、ハインツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2017508271A publication Critical patent/JP2017508271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】基板１、２０、５０上に半導体ナノワイヤ１２、４０、４１、４５、５７を製造するための方法を提供する。【解決手段】ナノワイヤ・テンプレート３、６、２２、２４、３１、３２が、基板上に形成される。ナノワイヤ・テンプレートは、テンプレート内の開口７、２５とシード表面１０、２７、３４との間に基板上を横方向に延びる細長いトンネル８、２６、３３を画定する。シード表面１０、２７、３４は、トンネルに露出され、最大で約２ｘ１０４ｎｍ２の面積を有する。半導体ナノワイヤは、前記開口を介してテンプレート内でシード表面から選択的に成長させられる。好ましくは、シード表面１０、２７、３４の面積は、ナノワイヤの成長がシード表面上の単一の核形成点から進むようなものである。【選択図】図５

Description

本発明は、半導体ナノワイヤの製造に関し、基板上の半導体ナノワイヤを製造するための方法と、そのような方法によって得られる半導体構造とを提供する。
半導体構造が基板上に所望の形状のトレンチをパターニングし、それから、半導体材料を堆積してトレンチを埋めることによって形成され得ることは、長く知られてきた。米国特許出願公開第２０１１／０３０６１７９号および第２０１１／００８６４９１号は、このようにしてＩＩＩ−Ｖ族半導体構造を形成するための例示的なプロセスを記載している。パターニングされたトレンチの技術の根本的な問題は、半導体の結果として得られる結晶構造に欠陥が生じやすいことである。アスペクト比トラッピング（ＡＲＴ：aspect ratio trapping）として知られるこれらの欠陥を抑制するための１つの技術は、トレンチ内に形成される半導体構造の転位（dislocation）がマスクの側壁で終わりやすいようにマスクの側壁の間で画定されるトレンチのアスペクト比（aspect ratio）を制御することをともなう。そのとき、欠陥は、転位の上の半導体構造の上部領域内で抑えられる。この種の技術の例は、米国特許第８，３２４，６６０号および"Integration of InGaAs Channel n-MOS Devices on 200mm Si WafersUsing the Aspect-Ratio-Trapping Technique", Waldron et al., ECSTransactions, 45 (4) 115-128 (2012)に記載されている。
また、欠陥は、閉じ込められたエピタキシャル層成長（ＥＬＯ：epitaxiallayer overgrowth）の技術を用いて半導体構造内で削減されてきた。この技術によれば、平坦な半導体構造が、単結晶半導体材料の細長い帯状のシードから横方向に（つまり、概して基板の平面に平行に）成長させられた。選択的エピタキシャル成長は、上の閉じ込める表面と下の閉じ込める表面との間に画定されたトンネル区域内をシードの帯から横方向に進む。この技術の例は、"A New Epitaxy Technique for Device Isolation and AdvancedDevice Structures", Schubert & Neudeck, Eight BiennialUniversity/Government/Industry Symposium 1989、"Noveltechnique for Si epitaxial lateral overgrowth: Tunnel epitaxy", Ogura& Fujimoto, Appl. Phys. Lett. 55, 2205 (1989)、"50-nm-ThickSilicon-on-Insulator Fabrication by Advanced Epitaxial Lateral Overgrowth:Tunnel Epitaxy", Ogura et al., J. Electrochem. Soc., Vol. 140, No. 4,April 1993、"Structural Characterization ofConformally Grown (100) Si Films", Pribat et al., Japanese Journal ofApplied Physics, Vol. 29, No. 11, 1990, pp. L1943-L1946、"Defect Filtering in GaAs on Si by Conformal Growth",Pribat et al., Japanese Journal of Applied Physics, Vol. 30, No. 3B, 1991, pp.L431-L434、ならびに米国特許第４，９５２，５２６号および第５，３６０，７５４号に記載されている。この閉じ込められたＥＬＯ横方向成長技術は、平坦なまたは２次元の層を成長させるためにのみ使用されてきた。
欠陥のない半導体ナノワイヤの成長は、特定の課題を突きつける。ナノワイヤは、細長い形であるが、横断する方向の、つまり、ナノワイヤの長手方向軸に垂直の最大で約２００ｎｍ、より通常では最大で約１００ｎｍの厚さを有する基本的に「１次元の」構造と考えられ得る。多くの現在の応用において、ナノワイヤの厚さは、概して、１００ｎｍ以下である。ナノワイヤの断面形状は、かなり多様であり、よくある例は、丸い、例えば、円形の断面形状と、リボン形のナノワイヤまたは「ナノリボン」を与える概して長方形の断面形状とを含む。しかし、断面の寸法、すなわち、ナノワイヤの横幅（width）および縦幅（breadth）は、通常、どの場合も最大で約１００ｎｍである。したがって、概してナノワイヤの長さはナノメートルから何マイクロメートルにも及ぶ可能性があるが、ナノワイヤの断面積は、数万ｎｍ２、通常は約１０４ｎｍ２以下に制約され、最も典型的には、１０４ｎｍ２以下である。
ＡＲＴまたはＥＬＯを用いる上で開示された方法のすべてにおいて、ヘテロ接合における格子の不整合および極性／非極性界面によって生じる欠陥は、削減され得るのみで、完全には防止され得ない。
基板状の半導体ナノワイヤの成長のために、気相−固相−液相（ＶＬＳ：vapor-liquid-solid）堆積として知られる技術が、金属触媒粒子からナノワイヤを成長させるために使われてきた。"Confinement-Guided Shaping of Semiconductor Nanowires andNanoribbons: Writing with Nanowires", Pevzner et al., Nano Lett. 2012, 12,7-12においては、この技術が、シリコン・ウェハ上のトンネル内に閉じ込められた金粒子からのナノワイヤの横方向の成長のために使用される。結果として得られるナノワイヤは、さまざまな欠陥を呈する。例えば、米国特許第８，０８４，３３７号および米国特許出願公開第２０１０／０２６１３３９号において検討されているように、ナノワイヤが基板から外に垂直方向に成長させられるときに触媒粒子からナノワイヤを成長させるこの技術によって、欠陥の削減が実現され得る。また、"Synthesis of Vertical High-Density Epitaxial Si(100) NanowireArrays on a Si(100) Substrate Using an Anodic Aluminum Oxide Template”, Shimizu et al., Adv. Mater. 2007, 19, 917-920は、基板上の垂直方向のナノポアの配列内で触媒粒子から垂直方向にナノワイヤを成長させるためのこの技術の使用を説明する。
ナノワイヤの成長のためのその他の技術は、欧州特許出願公開第ＥＰ２，３７８，５５７Ａ１号、米国特許出願公開第２０１１／０２５３９８２Ａ１号、および"Selective area growth of III-V nanowires and theirheterostructures on silicon in a nanotube template: towards monolithicintegration of nano-devices", Kanungo et al., Nanotechnology 24 (2013)225304に記載されている。ここでもやはり、すべてのこれらの文書は、欠陥が削減されたナノワイヤを実現することを目的として垂直方向のナノワイヤ製造技術を教示する。ＥＰ２，３７８，５５７Ａ１においては、垂直方向のナノワイヤが、マスクされたスタックから材料を除去する、例えば、エッチングすることによって作られる。Kanungoらの文献においては、垂直方向のナノワイヤが、垂直方向のナノワイヤの予め形成された犠牲となる配列を被覆することによって作られたナノチューブ・テンプレート（template）構造内で成長させられる。ＵＳ２０１１／０２５３９８２Ａ１においては、垂直方向のＩＩＩ−Ｖ族ナノワイヤ・配列が、シリコン基板上の直接的なエピタキシャル成長によって作られる。
米国特許出願公開第２０１１／０３０６１７９号 米国特許出願公開第２０１１／００８６４９１号 米国特許第８，３２４，６６０号 米国特許第４，９５２，５２６号 米国特許第５，３６０，７５４号 米国特許第８，０８４，３３７号 米国特許出願公開第２０１０／０２６１３３９号 欧州特許出願公開第ＥＰ２，３７８，５５７Ａ１号 米国特許出願公開第２０１１／０２５３９８２Ａ１号
"Integration of InGaAs Channeln-MOS Devices on 200mm Si Wafers Using the Aspect-Ratio-TrappingTechnique", Waldron et al., ECS Transactions, 45 (4) 115-128 "A New Epitaxy Technique forDevice Isolation and Advanced Device Structures", Schubert & Neudeck,Eight Biennial University/Government/Industry Symposium 1989 "Novel technique for Siepitaxial lateral overgrowth: Tunnel epitaxy", Ogura & Fujimoto, Appl.Phys. Lett. 55, 2205 (1989) "50-nm-ThickSilicon-on-Insulator Fabrication by Advanced Epitaxial Lateral Overgrowth:Tunnel Epitaxy", Ogura et al., J. Electrochem. Soc., Vol. 140, No. 4,April 1993 "Structural Characterizationof Conformally Grown (100) Si Films", Pribat et al., Japanese Journal ofApplied Physics, Vol. 29, No. 11, 1990, pp. L1943-L1946 "Defect Filtering in GaAs onSi by Conformal Growth", Pribat et al., Japanese Journal of AppliedPhysics, Vol. 30, No. 3B, 1991, pp. L431-L434 "Confinement-Guided Shaping ofSemiconductor Nanowires and Nanoribbons: Writing with Nanowires", Pevzneret al., Nano Lett. 2012, 12, 7-12 "Synthesis of VerticalHigh-Density Epitaxial Si(100) Nanowire Arrays on a Si(100) Substrate Using anAnodic Aluminum Oxide Template", Shimizu et al., Adv.Mater. 2007, 19, 917-920 "Selective area growth ofIII-V nanowires and their heterostructures on silicon in a nanotube template:towards monolithic integration of nano-devices", Kanungo et al.,Nanotechnology 24 (2013) 225304
基板上の高品質の半導体ナノワイヤの製造のための改善された技術が、切望されている。
本発明の態様の一実施形態は、基板上に半導体ナノワイヤを製造するための方法を提供する。方法は、
テンプレート内の開口とシード表面との間に基板上を横方向に延びる細長いトンネルを画定するナノワイヤ・テンプレートを形成するステップであって、シード表面が、トンネルに露出され、最大で約２ｘ１０４ｎｍ２の面積を有する、形成するステップと、
前記開口を介して、テンプレート内でシード表面から半導体ナノワイヤを選択的に成長させるステップとを含む。
本発明を具現化する方法においては、最初に、テンプレートが、ナノワイヤのために形成される。したがって、このテンプレートは、形成されることになるナノワイヤの細長い形状に従って細長いトンネルを画定する。このトンネルは、基板上を横方向に延びる（ここで、用語「横方向に」は、この文脈では、慣例的に、基板の表面から概して垂直方向または外方向にというのと対照的に基板の平面に概して平行な向きを示すために使用される）。トンネルは、トンネルの一端のテンプレート内の開口と他端のトンネルに露出されるシード表面との間に延びる。このシード表面は、最大で約２ｘ１０４ｎｍ２の面積を有し、それにより、シード表面の面積は、ナノワイヤの断面積と大体同様である。この横方向のトンネル構成においてシード表面の寸法を制限することによって、欠陥が、大幅に抑えられ、極めて高品質なナノワイヤが、シード表面からの選択的なエピタキシャル成長によってテンプレート内を横方向に成長させられ得る。これは、従来のＣＭＯＳ（相補型金属酸化膜半導体）処理技術と両立し得る便利で費用のかからない製造プロセスによって基板上に高品質のナノワイヤを局所的に組み込むことを可能にする。さらに、横方向に構成されたトンネルの形状が、テンプレートを形成するときに容易に制御され得るので、ナノワイヤは、任意のまたは変化するあるいはその両方の断面および方向に容易に製造され、素子の製造の容易さおよび柔軟さを提供し得る。したがって、本発明の実施形態は、上で検討された従来のナノワイヤ製造技術に勝る大きな利点を提供し得る。触媒金属粒子は、例えば、従来技術においては金属汚染につながることが多く、位置、方向、および構造の幾何学的制御は、はっきりと定まっていないことが多い。加えて、従来技術のナノワイヤの垂直方向の配向は、特に複雑な素子の処理につながる可能性がある。対照的に、十分に確立された素子のプロセスが、本発明の実施形態によって提供される横方向のナノワイヤの構成によって使用され得る。
上で示されたように、本発明の実施形態によるシード表面は、最大で約２ｘ１０４ｎｍ２（例えば、１０％以内、つまり、最大で２．２ｘ１０４ｎｍ２）の面積を有する。シード表面の面積は、約１０４ｎｍ２以下（例えば、１０％以内）であることが好ましく、１０４ｎｍ２以下であることがより好ましい。特に好ましい実施形態において、シード表面の面積は、ナノワイヤの成長がシード表面上の単一の核形成点から進むようなものである。トンネル内の成長がただ１つの核形成点で始まるとき、逆位相境界欠陥および貫通転位欠陥などの結晶の欠陥が、完全に抑制可能であり、それによって、欠陥のないナノワイヤが、構造の形状を制御しながら、触媒金属粒子を使用せずにこのすっきりと単純な技術によって製造され得る。これは、核形成が細長いシードの帯に沿った複数の場所で起こる可能性があり、これらの核が合体（coalescence）すると生じる欠陥が常に存在し得る従来の閉じ込められたＥＬＯ技術に勝る大きな利点である。
典型的なナノワイヤの断面積と同様に、シード表面は、最大で約１００ｎｍの横幅と、最大で約１００ｎｍの、前記横幅と垂直な縦幅とを有することが好ましい。好ましい構成において、シード表面は、トンネルの横断面一杯に広がり、したがって、トンネルの一端をふさぐ。そのとき、シード表面の面積は、トンネルの寸法に依存する。特に、シード表面は、トンネルの長手方向軸に実質的に垂直である可能性があり、それによって、シード表面の寸法は、形成されることになるナノワイヤの横断面の寸法に対応する。
概して、基板は、１つまたは複数の層を含み得る。一部の実施形態において、テンプレートは、部分的に基板によって形成される可能性がある。例えば、基板の上層は、テンプレートの下部を提供する可能性がある。シード表面は、基板の層によって都合良く提供され得る。特定の単純な製造プロセスにおいては、基板が、絶縁層がシード領域の周りに露出されるように絶縁層の上に重なり、絶縁層と接触する、前記テンプレートの内部の形状のシード領域を含む。この実施形態による方法は、
シード領域および絶縁層に接触するマスキング層を形成するステップであって、それによって、マスキング層および絶縁層がナノワイヤ・テンプレートを提供する、形成するステップと、
マスキング層内に開口を画定して、テンプレート内の前記開口を提供するステップと、
前記開口を介して、前記トンネルを形成するためにシード領域の一部を除去するステップであって、それによって、シード領域の残りの部分が前記シード表面を提供する、除去するステップとを含む。
そのような具現化された方法は、セミコンダクタ・オン・インシュレータ（semiconductor-on-insulator）（ＸＯＩ）ウェハに容易に適用され得る。これらの基板は、厚い半導体ハンドル・ウェハ（handle wafer）の上に重なる絶縁酸化物層上に薄い半導体素子層を有する。素子層は、ここでテンプレート形成用のシード領域を画定するために予めパターニングされる可能性があり、または方法は、シード領域を形成するためのパターニング・ステップを含む可能性がある。特に、そのような方法は基板の絶縁層の上に重なるシード層（例えば、ＸＯＩウェハの素子層）をパターニングして前記シード領域を形成し、シード領域の周りの絶縁層を露出させるステップを含み得る。
本発明を具現化するその他の方法において、ナノワイヤ・テンプレートは、既存の絶縁層を持たない基板上に任意の便利な処理技術によって形成され得る。例えば、一部の実施形態において、基板は、単に、シード層として働く半導体層を含む可能性があり、それから、そのシード層は、シード層の表面から突出するシード領域を形成するためにパターニングされる。そして、ナノワイヤ・テンプレートが、シード領域がトンネルの一端をふさぎ、トンネル内にシード表面を提供するようにシード層上に形成され得る。例えば、基板がバルク半導体ウェハを含む場合、そのような方法が都合良く適用され得る。
ナノワイヤ・テンプレートの適切な整形によって、本発明を具現化するナノワイヤは、変化する断面形状と、屈曲、接合、および分岐をともなって容易に作られ得る。したがって、テンプレートによって画定される細長いトンネルは、そのトンネルから延びる、やはりテンプレートによって画定される１つまたは複数の分岐を有する可能性がある。
シード表面は単結晶半導体表面である可能性があるが、これは必須ではない。特に、シード表面の面積が上で検討されたように制約されるので、シード表面は、アモルファスもしくは多結晶半導体または金属ケイ化物などの金属もしくは金属半導体合金の表面によって提供される可能性がある。これは、以下でより詳細に検討される。
特に好ましい実施形態において、ナノワイヤは、化合物半導体材料を含み、上述のシード領域は、シリコン、ゲルマニウム、およびそれらの合金から選択される材料を都合良く含む。そのような方法は、半導体基板上への化合物半導体ナノワイヤの直接的な組み込みを提供する。
本発明の第２の態様の実施形態は、基板上に複数の半導体ナノワイヤを製造するための方法を提供する。方法は、本発明の第１の態様の実施形態による方法によって各ナノワイヤを製造するステップを含み、ナノワイヤ・テンプレートが基板上に垂直方向に積み重ねられる。本発明のこの態様を具現化する方法は、垂直方向に積み重なったナノワイヤを形成するために並列的にまたは順々に処理され得る複数の垂直方向に積み重なったシード層を含む基板を利用することができる。
本発明の第３の態様の実施形態によれば、半導体ナノワイヤおよび基板を含む構造が提供され、構造は、本発明の第１のおよび第２の態様の具現化された方法のうちのいずれか１つによる方法により得られる。本発明のこの態様の実施形態によれば、基板上に１つまたは複数のナノワイヤを含む構造、特に、半導体素子が提供され、構造は、本発明の第１のまたは第２のあるいはその両方の態様の具現化された方法によって得られた／生産された／製造された。
以下で、本発明の好ましい実施形態が、添付の図面を参照して例として説明される。
本発明を具現化する第１のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第１のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第１のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第１のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第１のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第１のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第１のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 第１の製造プロセスによる処理中のナノワイヤの直線的な配列を示す図である。 本発明を具現化する第２のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第２のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第２のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第２のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する第２のナノワイヤ製造プロセスの連続的な段階を示す概略断面図である。 本発明を具現化する別の製造プロセスにおけるナノワイヤ・テンプレートの構造を示す図である。 本発明を具現化する方法によって作られた変化する断面および分岐した構造を有するナノワイヤの例を示す図である。 本発明を具現化する方法によって作られた変化する断面および分岐した構造を有するナノワイヤの例を示す図である。 垂直方向に積層されたナノワイヤ・テンプレートを用いて本発明を具現化する別の製造プロセスの段階を示す図である。 垂直方向に積層されたナノワイヤ・テンプレートを用いて本発明を具現化する別の製造プロセスの段階を示す図である。
図１は、第１のナノワイヤ製造プロセスのための基板を提供するセミコンダクタ・オン・インシュレータ・ウェハ１の概略断面図である。そのようなウェハは、ＳＯＩ（シリコン・オン・インシュレータ）ウェハ、ＧｅＯＩ（ゲルマニウム・オン・インシュレータ（Germanium On Insulator））ウェハ、または絶縁体上に任意のその他の半導体材料を有するＸＯＩウェハである可能性がある。これらのウェハは、３つの層を含む。薄い、典型的には１０〜２００ｎｍの厚さの半導体素子層（Ｓｉ、Ｇｅ、またはＸ）２が酸化ケイ素絶縁層３上に接着されるかまたは酸化ケイ素絶縁層３上に堆積され、そしてさらに、その酸化ケイ素絶縁層３が厚いシリコン・ハンドル・ウェハ４上に重なる。半導体素子層２は、ナノワイヤ製造プロセスのためのシード層として働き、この層の半導体材料は、以下でさらに説明されるナノワイヤの成長のためのシード材料として機能する。
製造プロセスの第１の段階は、ナノワイヤのためのテンプレートを形成することをともなう。このテンプレートは、形成されることになるナノワイヤの形状を画定し、したがって、形成されることになるナノワイヤの寸法によって決定される細長いトンネルの寸法を定義する。ナノワイヤ・テンプレートの形成の第１の段階が、図２に示される。素子層またはシード層２が、テンプレートの中の形状にシード領域５を形成するためにパターニングされる。このパターニング・ステップは、シード領域５の周りの絶縁層３を露出させ、シード領域５の所望の厚さを与えるために素子層２の厚さを減らすことをともなう可能性がある。シード領域５は、目標のナノワイヤ構造の形状を画定する。この単純な例において、シード領域５は、図２の右側に示される一様な長方形の断面の細長い直線的な領域であり、図２は、図の左側の絵のＡ−Ａに沿った概略的な断面図を示す。シード領域５の横断面は、厚さｚおよび横幅ｙを有し、これらの寸法のそれぞれは、本明細書において形成されることになるナノワイヤの必要とされる寸法によれば１００ｎｍ以下である。それぞれの寸法ｙ、ｚは、概して、１００ｎｍ未満であり、典型的には、１０から１００ｎｍの範囲内である。
製造プロセスの第２のステップにおいては、マスキング層６が、シード領域５および周辺の絶縁層３の上に、シード領域５および周辺の絶縁層３に接触して形成される。このステップの結果が、図３に示され、この図において、右側の絵は、図の左側の絵のＢ−Ｂに沿った断面図を示す。したがって、マスキング層６は、シード領域５の表面全体を覆う。このマスキング層およびシード領域５の下にある絶縁層は、以下で説明されるさらなる処理ステップに従って、ナノワイヤ・テンプレートを一緒に形成する。マスキング層の材料は、ナノワイヤの半導体材料が成長させられるために、低い付着係数（sticking coefficient）と、したがって、低い核形成確率とを有するように選択される。概して、このマスキング層は、例えば、酸化ケイ素または窒化ケイ素などの酸化物の絶縁層であるが、ナノワイヤの以後の選択的成長中にマスキング層上の半導体の堆積を抑制する炭素またはその他の材料の層である可能性もある。
図４に示されるプロセスの次のステップにおいて、開口７が、マスキング層６内に画定される。開口７は、シード領域５の一端の上に重なるマスキング層の部分を除去してシード領域を露出させることによって形成される。次に、シード領域５の一部が、ナノワイヤ・テンプレートの中空の内部を提供する細長いトンネルまたはナノチューブ８を形成するために、例えばエッチングによって、開口７を介して除去される。この段階が、図５に示される。シード領域の残りの部分９は、トンネル８に露出されるシード表面１０を提供する。この好ましい実施形態において、シード表面１０は、トンネルの長手方向軸に実質的に垂直なトンネルの横断面一杯に広がり、それによって、トンネルの一端をふさぐ。したがって、トンネル８は、結果として得られるナノワイヤ・テンプレートにおいてシード表面１０と開口７との間に基板ウェハ上を横方向に延びる。図５の右側は、ここで、左側の絵のＣ−Ｃに沿った断面図を示し、シード表面１０を示す。シード表面は、横幅ｙｓおよび縦幅ｚｓを有し、この表面の面積Ａｓ＝ｙｓｘｚｓは、１０４ｎｍ２以下である。この実施形態において、シード表面の寸法は所望のナノワイヤの横断する方向の寸法に対応するので、ここで、寸法のｙｓおよびｚｓのそれぞれは、１００ｎｍ以下である。したがって、シード表面の面積は、この好ましい実施形態においては概して１０４ｎｍ２未満であり、典型的には１００ｎｍ２から１０４ｎｍ２までの間である。さらに、この好ましい実施形態において、シード表面の面積Ａｓは、ナノワイヤの続いて起こる選択的成長がシード表面上の単一の核形成点から進むようなものである。これは、以下でさらに検討される。
ナノワイヤ成長ステップの前に、シード表面１０は、例えば、すべての表面酸化を除去するために洗浄剤で洗い流すことによって必要に応じて洗浄される可能性がある。次の段階は、テンプレート内でシード表面１０から半導体ナノワイヤを選択的に成長させることをともなう。ここで、これは、テンプレートにおける開口７を介した半導体材料の有機金属気相堆積（ＭＯＣＶＤ：metal-organic vapor phase deposition）またはマイグレーション・エンハンスト・エピタキシ（ＭＥＥ：migration enhanced epitaxy）を用いて達成される。好ましくは、ナノワイヤの半導体材料は、例えば、ＩＩＩ−Ｖ族半導体またはＩＩ−ＶＩ属半導体などの化合物半導体である。したがって、ナノワイヤ・テンプレートは、ナノワイヤの成長がトンネル８に閉じ込められるようにしてシード表面１０から化合物半導体によってエピタキシャルに満たされる。このステップの結果が、図６に示され、この図において、ナノワイヤ１２は、トンネル８の実質的に全長まで成長させられる。上で検討されたシード表面の面積の制限によって、選択的成長の条件は、ナノワイヤのエピタキシャル成長がシード表面上の単一の核形成点から進むようなものである。シード表面における核形成は、シード表面の面積と、堆積プロセス中にシード表面上に拡散する原子の移動度とに依存する。シード表面の寸法ｙｓ、ｚｓがプロセスの動作温度における原子の平均拡散距離よりもずっと短い場合、単一の核形成点からの成長が得られる可能性がある。したがって、シード表面の面積に対する厳密な制約は、特定の材料およびプロセス・パラメータに依存して個々のプロセスに関して変わるが、好適な値は、本明細書において説明される原理に基づいて当業者に明らかになるであろう。
テンプレート充填プロセス中に、材料の組成が必要に応じて変更される可能性があり、ドーパントが導入される可能性がある。成長は、マスク表面上の寄生堆積（parasitic deposition）を除去し、テンプレート充填プロセスの選択性を改善するようにエッチング・ステップまたは洗浄ステップあるいはその両方が実行されることを可能にするために必要に応じて遮られ得る。
ナノワイヤの成長が完了すると、基板ウェハ１上のナノワイヤを露出させるために、例えばエッチングによって、マスキング層６およびシード領域の残りの部分９が除去され得る。これが、図７に示される。それから、ナノワイヤ１２は、例えば、形状をさらに良くする、長さを短くするなどといった目的で必要に応じて最適化される可能性があり、後続の素子処理ステップは、ナノワイヤの周りに必要とされる素子構造を構築するために適切な場合は実行され得る。例えば、ナノワイヤ１２は、基本的なナノワイヤ構造を用いてトンネル電界効果トランジスタ（tunnel field effect transistor）などの電界効果トランジスタ、ダイオード、レーザーなどを構築するために使用され得る。ナノワイヤ１２は、必要に応じて後続の繰り返されるプロセスにおけるシード層として使用される可能性もある。
上述の基本的なナノワイヤ製造ステップは、よく知られている材料処理技術を用いて実行され得る。例として、ＳＯＩウェハ上のヒ化インジウム・ナノワイヤを製造するための例示的なプロセスの詳細が、以下で説明される。７０ｎｍの素子層を有するＳＯＩウェハが、電子ビーム・リソグラフィおよび反応性イオン・エッチングによって図２のシード領域５を形成するために処理された。シード領域は、３μｍの長さおよび７０ｎｍの寸法ｙ、ｚをそれぞれ持っていた。ＳｉＯ２のマスキング層６が、プラズマ化学気相堆積（lasma-enhanced chemical vapour deposition）によって１００ｎｍの厚さまで堆積された。開口７が、光リソグラフィによって形成され、シード領域が、図５に示されたようにシード領域の残りの部分９を含むテンプレートを実現するために水酸化テトラメチルアンモニウム・ウェット・エッチングによって部分的に除去された。シード領域の残りの部分９は、２μｍの長さを有していた。シード表面の寸法ｙｓ、ｚｓは、それぞれ７０ｎｍであり、４．９ｘ１０３ｎｍ２のシード表面の面積を与える。それから、ナノワイヤが、５２０℃で５．６／１４９．５μＭｏｌ／分＝２７のモル・フロー・レシオ（molar flow ratio）の前駆体トリメチルインジウムおよび第３級ブチル・ヒ素（tertiarybutylarsenic）を用いるＭＯＣＶＤによって成長させられた。これにより、シード表面１０の横断する方向の寸法に対応する横断する寸法を有する長さ４５０ｎｍのナノワイヤを生じた。
説明のための例が上で与えられたが、説明された基本的な製造ステップはその他の材料、形状、およびサイズのナノワイヤを作るために使用され得ることが理解されるであろう。材料および処理技術は、所与の実施形態のために適切に選択される可能性があり、好適な選択は、当業者に容易に明らかになるであろう。
上のプロセスは基板ウェハ上に横方向に成長させられた半導体ナノワイヤの局所的な組み込みを可能にすることが、分かるであろう。成長が単一の核形成の中心から進むようにこの横方向のトンネルの構成のシード表面の寸法を制限することによって、結晶の欠陥が完全に抑制可能であり、欠陥のないナノワイヤが実現可能である。したがって、高品質のナノワイヤが、ＣＭＯＳ処理技術と両立し得る便利で費用のかからない製造プロセスによって得られる。また、プロセスは、非常に柔軟であり、基板上で直接、任意の形状、寸法、および方向のナノワイヤの成長を可能にする。必要とされる形状および向きをナノワイヤに与えるようにテンプレートを形成するとき、トンネル８の形状および方向は容易に制御され得る。成長がトンネルに閉じ込められるので、必要とされる方向のナノワイヤの成長は、ナノワイヤの軸に対する半導体結晶構造の向きに関係なく実現され得る。必要とされる場合、ナノワイヤの方向および断面は、上記のプロセスのテンプレートの適切な整形によってそのナノワイヤの長さに沿って変えられ得る。したがって、上記のプロセスは、優れた品質のナノワイヤのための極めて高い柔軟性と製造の容易さとを提供する。
もちろん、上述のプロセスの説明はナノワイヤの製造にのみ焦点を当てているが、その他のナノワイヤかまたはその他の素子の構成要素かに拘わらず、その他の構造が同時に形成され得る。したがって、ナノワイヤの形成に含まれる特定のプロセスのステップ、例えば、パターニング・ステップ、マスキング・ステップ、およびエッチング・ステップなどが、基板ウェハ１上にその他の構造を作るために同時に使用される可能性がある。典型的な用途においては、複数のナノワイヤが、ウェハ１上に同時に製造される可能性がある。例として、図８は、上記のプロセスによって作られたナノワイヤの直線的な配列の高解像度画像である。画像は、テンプレートおよびシード領域の残りの部分９の削除の前の図７に対応する製造プロセスの段階を示す。この特定の例において、ｘ１と印を付けられた寸法は、シード領域の残りの部分９の長さに対応し、寸法ｘ２は、ナノワイヤの長さに対応する。これは、シード領域の残りの部分９の決定的な特徴がトンネル８に露出させられるシード表面１０の面積であり、シードの長さｘ１は、ナノワイヤの成長に関する限り重要でないという点を示す。実際は、もちろん、複数のナノワイヤが、基板上の異なる位置に異なる形状および方向に同時に製造され得る。異なる材料のナノワイヤが、異なる場所に異なる材料を用いて連続的な成長ステップによって必要に応じて作られ得る。また、個々のナノワイヤは、同じテンプレート内に連続的な成長ステップによって作られた異なる半導体材料の連続する長さを有するヘテロ構造として形成され得る。
上記のプロセスは平らな（パターニングされていない）ＸＯＩウェハを提供することから始まるが、そのようなウェハは、一部の実施形態においては、（１つまたは複数の）シード領域５を含め、素子の特徴を予めパターニングされて提供される可能性がある。さらに、製造は、ＸＯＩウェハ以外の基板から始まる可能性がある。例として、図９から１２は、本発明を具現化する第２のナノワイヤ製造プロセスの連続的な段階を示す。この製造プロセスの基本的な原理は、概して、上で第１の実施形態に関して説明された通りであり、重要な違いのみが、以下で説明される。
第２の方法は、製造プロセスのためのシード層として働く、例えばシリコンのバルク半導体ウェハ２０を提供することから始まる。最初に、ウェハ２０の表面が、ウェハの表面から突出するシード領域２１を形成するためにパターニングされる。この単純な例において、シード領域２１は、概して、図９において示されるように長方形の形をしている。このシード領域は、図の左側の絵の紙面の平面内で任意の長さである。右側の絵は、左側の絵のＤ−Ｄに沿った断面図を示す。この例において、シード領域２１の横断面は、形成されることになるナノワイヤの対応する寸法よりも大きい横幅ｙおよび厚さｚを有する。
次に、例えば、酸化ケイ素の絶縁層２２が、シード領域が層２２を突き抜けて突出するようにシード領域２１の周りのウェハ２０の表面上に形成される。これが、図１０に示され、図１０において、右側の絵は、やはり、ここでは線Ｅ−Ｅに沿った左側の絵の概略的な断面図を示す。層２２の上のシード領域２１の厚さｚ’は、この例においては、形成されることになるナノワイヤの所望の厚さに対応する。
図１１を参照すると、それから、例えば、アモルファス・シリコンの犠牲層が、層２２上に堆積させられ、ナノワイヤ・テンプレートの内部の所望の形状の領域２３を残すようにパターニングされる。したがって、領域２３は、ナノワイヤの目標の形状を画定する。この単純な例において、領域２３は、図１１の右側のＦ−Ｆに沿った断面図に示されるように、ここで、突出するシード領域２１の横幅および厚さに対応する横幅ｙ’および厚さｚ’を有する一様な長方形の断面の細長い直線的な領域として示される。
次に、マスキング層２４が、領域２３および周辺の絶縁層２２の上に、領域２３および周辺の絶縁層２２に接触して形成される。このステップの結果が、図１２に示され、この図において、右側の絵は、Ｇ−Ｇに沿った断面図を示す。したがって、マスキング層２４は、領域２３の表面全体を覆う。このマスキング層２４および領域２３の下にある絶縁層２２は、以後の処理ステップに従って、ナノワイヤ・テンプレートを一緒に形成する。したがって、マスキング層２４および絶縁層２２の（１つまたは複数の）材料は、上で検討されたように、ナノワイヤの半導体材料が有効な選択的成長を実現するために、低い付着係数、したがって、低い核形成確率を有するように選択される。
図１３を参照すると、開口２５が、犠牲領域２３を露出させるためにマスキング層２４内に画定され、犠牲領域２３が、細長いトンネル２６を形成するために開口２５を介して、例えばエッチングによってシード領域２１まで選択的に削除される。したがって、マスキング層２４および下にある絶縁層２２は、ナノワイヤ・テンプレートを一緒に形成する。シード領域２１は、トンネル２６の一端をふさぎ、トンネルに露出されるシード表面２７を提供する。これが、Ｈ−Ｈに沿った断面図を示す右側の絵に示される。上で検討されたように、このシード表面の寸法ｙｓｘｚｓは、やはり、ナノワイヤの続いて起こる選択的成長がシード表面上の単一の核形成点から進むようなものである。特に、シード表面の任意の洗浄の後、ナノワイヤは、例えば、上述のように、ＭＯＣＶＤによってシード表面からテンプレート内で選択的に成長させられる。それから、マスキング層およびシード領域が、結果として得られるナノワイヤを露出させるために必要に応じて除去され得る。
特定の例が上で説明されたが、多くのその他の実施形態が想定され得る。ナノワイヤの選択的成長は、有機金属気相堆積またはマイグレーション・エンハンスト・エピタキシ以外の方法によって実行され得る。例えば、ハイドライド気相エピタキシ（hydride vapor phase epitaxy）が、一部の方法において使用される可能性がある。一部の実施形態におけるシード表面は、アモルファスもしくは多結晶半導体または金属ケイ化物などの金属もしくは金属半導体合金の表面領域によって提供される可能性がある。シードが明確に定義された結晶配向を有する場合、ならびにシードの結晶構造が成長する結晶（例えば、シリコンおよびＩＩＩ−Ｖ属の化合物半導体）の結晶構造とある程度一致する場合、成長する結晶は、この配向に適応し得る。シードがアモルファスであるかまたははっきりと定まっていない結晶配向を有する場合、成長する結晶は単結晶になるが、その結晶の結晶配向はまちまちになる。そのようなシード材料の使用は、シード表面の面積が上で検討されたように制約され、それによって、表面構造全体の小さな領域だけがシード表面としてトンネルに露出させられるので可能である。いずれにしても、当業者に明らかになるように、シードは、テンプレートに関連して堆積プロセスにおいて選択性を提供する成長する結晶の核形成を効率的に引き起こすはずである。
一部の実施形態において、シード表面は、トンネルの横断面一杯に広がらない可能性がある。シード表面は、例えば、基板のシード層の上面の領域によって提供される可能性がある。そのような構成の単純な例が、図１４に示される。これは、半導体シード層３０の形態で基板を示す。ナノワイヤ・テンプレートが、基板上に重なる絶縁層３１と、細長いナノワイヤの形のトンネル３３を画定するように整形されるマスキング層３２とによってシード層上に形成される。ここで、シード表面３４は、絶縁層３１内の穴を介してトンネル３３に露出されるシード層３０の領域によって提供される。ここで、右側の絵は、Ｉ−Ｉに沿った断面図を示す。シード表面３４は横幅ｙｓおよび縦幅ｘｓを有することが分かり、これらの寸法は、ナノワイヤがシード表面上の単一の核形成点からトンネル３３内で選択的に成長させられ得るように上で検討されたように制約される。図１４の構造を形成するための好適な処理ステップは、当業者に容易に明らかになるであろう。
本発明を具現化する製造プロセスにおけるテンプレートの適切な整形によってナノワイヤが、所望の形状および断面の寸法で形成される可能性があり、断面は、必要に応じてナノワイヤの長さに沿って変えられる可能性がある。図１５は、図７のナノワイヤ１２のとなりに形成されたそのようなナノワイヤ４０の例を示す概略的な側面図である。ナノワイヤ４０は、その長さに沿って異なる横断する方向の寸法の部分を有する。単純な例がここに示されるが、さまざまなその他の形状のバリエーションが、当然想定され得る。さらに、ナノワイヤは、テンプレートの適切な整形によって湾曲、屈曲、接合、および分岐をともなって形成され得る。特に、ナノワイヤ・テンプレート内の細長いトンネルは、そのトンネルから延びる１つまたは複数の分岐を有する可能性がある。図１６は、形状のバリエーションの特定の例を示す概略平面図である。図１５のナノワイヤ４０に加えて、その長さに沿ってずれた位置のナノワイヤの側面から延びる２つの分岐４２、４３を有するナノワイヤ４１が示される。そのような分岐は、ループを形成し、主たるナノワイヤ本体に再び接合する可能性もある。そのような構造の例が、その長さに沿って屈曲するナノワイヤ４５とナノワイヤ本体に再び接合するループした分岐４６とによって示される。言うまでもなく、そのような構造の多くのその他の可能なバリエーションが想定され得る。
製造は、必要に応じてその他の（平坦なまたは予めパターニングされた）基板構造から始まる可能性がある。一部の実施形態は、複数のシード層を含む層のスタックを含む基板を使用する可能性がある。それから、これらは、本発明を具現化する方法を用いて複数の垂直方向にずれたナノワイヤを製造するために並列に処理される可能性がある。例として、図１７は、そのような代替的な基板構造の一例を示す。ここで、基板５０は、ハンドル・ウェハ５４上に形成された垂直方向のスタック内の絶縁層５３と交互に積み重なった２つのシード層５２を用いて製造される。層のスタックは、各シード層５２からの１つのナノワイヤのシード領域の垂直方向のスタックを形成し、２つのナノワイヤが成長させられ得る２つの垂直方向に積み重なったナノワイヤ・テンプレートをそこから形成するために概して上述のようにパターニングされ得る。図１８は、例示的な積み重なった構造を示す、概して図６に対応する概略断面図である。ここで、２つの垂直方向の位置を揃えられたナノワイヤ・テンプレートが、マスキング層５５および２つの絶縁層５３によって形成される。上の絶縁層５３は、シード領域のパターニング中にパターニングされており、図の右に示されるＪ−Ｊに沿った断面図に示されるようにマスキング層内に含まれる。垂直方向に積み重なったテンプレート内にシード５６を残すシード領域のエッチング後に、横方向のナノワイヤ５７が、上述のようにシード表面から同時に成長させられ得る。単一の例がここに示されているが、この積み重ねの概念は、複数のシード層に拡張される可能性があり、さまざまな形状および構成のナノワイヤを製造するために使用される可能性がある。垂直方向に積み重なった素子のそのような並列的な処理は、素子の性能を犠牲にすることなくチップ上の高い素子の密度を提供する。本発明の代替的な実施形態は、別々の層上の素子の連続した処理のために複数の積み重なったシード層を有する基板を用いる可能性がある。この場合、例えば、素子の処理中に形成されるナノワイヤ・テンプレートは、必ずしも垂直方向の位置を揃えられず、基板に対して垂直方向に積み重ねられ、さらに、互いに対して横方向にずらされる可能性がある。そのような処理技術は、より複雑な３次元チップ設計の可能性を開く。
多くのその他の変形および変更が、本発明の範囲を逸脱することなく、説明された例示的な実施形態に対してなされ得ることは理解されるであろう。

Claims (19)

  1. 基板上に半導体ナノワイヤを製造するための方法であって、
    テンプレート内の開口とシード表面との間に前記基板上を横方向に延びる細長いトンネルを画定するナノワイヤ・テンプレートを形成するステップであって、前記シード表面が、前記トンネルに露出され、最大で約２ｘ１０４ｎｍ２の面積を有する、前記形成するステップと、
    前記開口を介して、前記テンプレート内で前記シード表面から前記半導体ナノワイヤを選択的に成長させるステップとを含む、方法。
  2. 前記シード表面の前記面積が、約１０４ｎｍ２以下である、請求項１に記載の方法。
  3. 前記シード表面の前記面積が、前記ナノワイヤの成長が前記シード表面上の単一の核形成点から進むようなものである、請求項１または請求項２に記載の方法。
  4. 前記シード表面が、最大で約１００ｎｍの横幅と、最大で約１００ｎｍの、前記横幅と垂直な縦幅とを有する、請求項１ないし３のいずれかに記載の方法。
  5. 前記シード表面が、前記トンネルの一端をふさぐ、請求項１ないし４のいずれかに記載の方法。
  6. 前記シード表面が、前記トンネルの長手方向軸に実質的に垂直である、請求項５に記載の方法。
  7. 前記シード表面が、単結晶半導体表面である、請求項１ないし６のいずれかに記載の方法。
  8. 前記シード表面が、アモルファス半導体、多結晶半導体、金属、および金属半導体合金のうちの１つの表面である、請求項１ないし６のいずれか一項に記載の方法。
  9. 前記細長いトンネルが、前記細長いトンネルから延びる、前記テンプレートによって画定された１つまたは複数の分岐を有する、請求項１ないし８のいずれかに記載の方法。
  10. 前記基板が、絶縁層がシード領域の周りに露出されるように前記絶縁層の上に重なり、前記絶縁層と接触する、前記テンプレートの内部の形状の前記シード領域を含み、前記方法が、
    前記シード領域および前記絶縁層に接触するマスキング層を形成するステップであって、それによって、前記マスキング層および前記絶縁層が前記ナノワイヤ・テンプレートを提供する、前記形成するステップと、
    前記マスキング層内に開口を画定して、前記テンプレート内の前記開口を提供するステップと、
    前記開口を介して、前記トンネルを形成するために前記シード領域の一部を除去するステップであって、それによって、前記シード領域の残りの部分が前記シード表面を提供する、前記除去するステップとを含む、請求項１ないし９のいずれかに記載の方法。
  11. 前記基板の前記絶縁層の上に重なるシード層をパターニングして前記シード領域を形成し、前記シード領域の周りの前記絶縁層を露出させるステップをさらに含む、請求項１０に記載の方法。
  12. 前記基板が、前記シード層を提供する半導体層を有するセミコンダクタ・オン・インシュレータ・ウェハを含む、請求項１１に記載の方法。
  13. 前記基板が、シード層を含み、前記方法が、
    前記シード層をパターニングして前記シード層の表面から突出するシード領域を形成するステップと、
    前記シード領域が前記トンネルの一端をふさぎ、前記シード表面を提供するように前記シード層上に前記ナノワイヤ・テンプレートを形成するステップとを含む、請求項１ないし９のいずれか一項に記載の方法。
  14. 前記シード領域が、シリコン、ゲルマニウム、およびそれらの合金のうちの１つを含む、請求項１０ないし１３のいずれか一項に記載の方法。
  15. 有機金属気相堆積、マイグレーション・エンハンスト・エピタキシ、およびハイドライド気相エピタキシのうちの１つによって前記ナノワイヤを選択的に成長させるステップを含む、請求項１ないし１４のいずれかに記載の方法。
  16. 前記ナノワイヤが、化合物半導体材料を含む、請求項１ないし１５のいずれかに記載の方法。
  17. 基板上に半導体ナノワイヤを製造するための方法であって、実質的に、添付の図面を参照して上で説明された通りである、方法。
  18. 基板上に複数の半導体ナノワイヤを製造するための方法であって、請求項１ないし１７のいずれかに記載の方法によって各ナノワイヤを製造するステップを含み、前記ナノワイヤ・テンプレートが、前記基板上に垂直方向に積み重ねられる、方法。
  19. 半導体ナノワイヤおよび基板を含む構造であって、請求項１ないし１８のいずれか一項に記載の方法によって得られる、構造。
JP2016537996A 2013-12-12 2014-12-08 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造 Pending JP2017508271A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1321949.8 2013-12-12
GBGB1321949.8A GB201321949D0 (en) 2013-12-12 2013-12-12 Semiconductor nanowire fabrication
PCT/IB2014/066695 WO2015087230A1 (en) 2013-12-12 2014-12-08 Semiconductor nanowire fabrication

Publications (1)

Publication Number Publication Date
JP2017508271A true JP2017508271A (ja) 2017-03-23

Family

ID=50030793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537996A Pending JP2017508271A (ja) 2013-12-12 2014-12-08 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造

Country Status (7)

Country Link
US (2) US10153158B2 (ja)
JP (1) JP2017508271A (ja)
CN (1) CN105793956B (ja)
DE (1) DE112014004901T5 (ja)
GB (2) GB201321949D0 (ja)
TW (1) TWI588875B (ja)
WO (1) WO2015087230A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201321949D0 (en) 2013-12-12 2014-01-29 Ibm Semiconductor nanowire fabrication
US9484405B1 (en) 2015-09-29 2016-11-01 International Business Machines Corporation Stacked nanowire devices formed using lateral aspect ratio trapping
US10014373B2 (en) * 2015-10-08 2018-07-03 International Business Machines Corporation Fabrication of semiconductor junctions
US9620360B1 (en) 2015-11-27 2017-04-11 International Business Machines Corporation Fabrication of semiconductor junctions
US9570551B1 (en) 2016-02-05 2017-02-14 International Business Machines Corporation Replacement III-V or germanium nanowires by unilateral confined epitaxial growth
US9923022B2 (en) * 2016-07-01 2018-03-20 International Business Machines Corporation Array of optoelectronic structures and fabrication thereof
FR3071098B1 (fr) 2017-09-13 2021-12-24 Commissariat Energie Atomique Procede de realisation d'un element d'un dispositif microelectronique
US10923348B2 (en) 2019-05-29 2021-02-16 International Business Machines Corporation Gate-all-around field effect transistor using template-assisted-slective-epitaxy
US11742203B2 (en) * 2020-02-26 2023-08-29 The Hong Kong University Of Science And Technology Method for growing III-V compound semiconductor thin films on silicon-on-insulators
JP2023519616A (ja) * 2020-03-31 2023-05-11 北京大学 ナノ構造および電界効果トランジスタ素子を基板に形成する方法
US11756788B2 (en) * 2020-07-13 2023-09-12 International Business Machines Corporation Method for growing a metastable crystalline structure which is a 2-dimensional planar film from a nanowire metastable seed crystal provided inside a template structure
EP4016644A1 (en) 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device and method for manufacturing a power semiconductor device
EP4016646A1 (en) 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device and production method
JP2024500852A (ja) 2020-12-21 2024-01-10 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体デバイスおよびパワー半導体デバイスを製造するための方法
US11776809B2 (en) * 2021-07-28 2023-10-03 International Business Machines Corporation Fabrication of a semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351622A (ja) * 1986-08-20 1988-03-04 Nec Corp 半導体膜の製造方法
JPH01300514A (ja) * 1988-04-05 1989-12-05 Thomson Csf 単結晶半導体材料層及び絶縁材料層の交番の形成方法
JPH0210825A (ja) * 1988-04-05 1990-01-16 Thomson Csf 単結晶半導体材料層及び絶縁材料層の交互層製造方法
JPH06140346A (ja) * 1992-04-02 1994-05-20 Thomson Csf ヘテロエピタキシアルの薄い層と電子デバイスの製造法
US20100144126A1 (en) * 2007-08-29 2010-06-10 Samsung Electronics Co., Ltd. Methods for site-selective growth of horizontal nanowires, nanowires grown by the methods and nanodevices comprising the nanowires
US20120025195A1 (en) * 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined Lateral Growth of Crystalline Material

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159831A (en) * 1998-10-05 2000-12-12 General Motors Corporation Process to prepare an array of wires with submicron diameters
US7185367B2 (en) 1999-05-11 2007-02-27 Cylant, Inc. Method and system for establishing normal software system behavior and departures from normal behavior
US6681331B1 (en) 1999-05-11 2004-01-20 Cylant, Inc. Dynamic software system intrusion detection
DE60316543T2 (de) 2002-03-29 2008-07-03 Global Dataguard, Inc., Dallas Adaptive verhaltensbezogene eindringdetektion
US7296288B1 (en) 2002-11-15 2007-11-13 Packeteer, Inc. Methods, apparatuses, and systems allowing for bandwidth management schemes responsive to utilization characteristics associated with individual users
KR100695124B1 (ko) * 2004-02-25 2007-03-14 삼성전자주식회사 카본나노튜브의 수평성장방법
US7594270B2 (en) 2004-12-29 2009-09-22 Alert Logic, Inc. Threat scoring system and method for intrusion detection security networks
RU2007142368A (ru) 2005-04-18 2009-05-27 Дзе Трастиз Оф Коламбия Юниверсити Ин Дзе Сити Оф Нью Йорк (Us) Системы и способы для детектирования и подавления атак с использованием "медоносов"
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR101155176B1 (ko) 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
WO2007047523A2 (en) * 2005-10-14 2007-04-26 Pennsylvania State University System and method for positioning and synthesizing of nanostructures
US7450005B2 (en) 2006-01-18 2008-11-11 International Business Machines Corporation System and method of dynamically weighted analysis for intrusion decision-making
US7739082B2 (en) 2006-06-08 2010-06-15 Battelle Memorial Institute System and method for anomaly detection
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8707431B2 (en) 2007-04-24 2014-04-22 The Mitre Corporation Insider threat detection
EP2168146A2 (en) 2007-07-10 2010-03-31 Nxp B.V. Single crystal growth on a mis-matched substrate
US20090064337A1 (en) 2007-09-05 2009-03-05 Shih-Wei Chien Method and apparatus for preventing web page attacks
WO2009040328A1 (en) * 2007-09-26 2009-04-02 Stmicroelectronics (Crolles 2) Sas Process for forming a wire portion in an integrated electronic circuit
US8084337B2 (en) 2007-10-26 2011-12-27 Qunano Ab Growth of III-V compound semiconductor nanowires on silicon substrates
US8108374B2 (en) 2008-09-16 2012-01-31 Yahoo! Inc. Optimization framework for tuning ranking engine
WO2010062644A2 (en) 2008-10-28 2010-06-03 The Regents Of The University Of California Vertical group iii-v nanowires on si, heterostructures, flexible arrays and fabrication
US8850571B2 (en) 2008-11-03 2014-09-30 Fireeye, Inc. Systems and methods for detecting malicious network content
FR2945891B1 (fr) * 2009-05-19 2011-07-15 Commissariat Energie Atomique Structure semiconductrice et procede de realisation d'une structure semiconductrice.
US9601328B2 (en) 2009-10-08 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Growing a III-V layer on silicon using aligned nano-scale patterns
EP2378557B1 (en) 2010-04-19 2015-12-23 Imec Method of manufacturing a vertical TFET
US8609517B2 (en) 2010-06-11 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. MOCVD for growing III-V compound semiconductors on silicon substrates
EP2439219A1 (de) 2010-10-06 2012-04-11 Sika Technology AG Verringerung des Anteils an Isocyanatgruppen aufweisenden Monomeren in feuchtigkeitshärtenden Polyurethanzusammensetzungen
US9032521B2 (en) 2010-10-13 2015-05-12 International Business Machines Corporation Adaptive cyber-security analytics
US10435812B2 (en) * 2012-02-17 2019-10-08 Yale University Heterogeneous material integration through guided lateral growth
GB201321949D0 (en) 2013-12-12 2014-01-29 Ibm Semiconductor nanowire fabrication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351622A (ja) * 1986-08-20 1988-03-04 Nec Corp 半導体膜の製造方法
JPH01300514A (ja) * 1988-04-05 1989-12-05 Thomson Csf 単結晶半導体材料層及び絶縁材料層の交番の形成方法
JPH0210825A (ja) * 1988-04-05 1990-01-16 Thomson Csf 単結晶半導体材料層及び絶縁材料層の交互層製造方法
US4999314A (en) * 1988-04-05 1991-03-12 Thomson-Csf Method for making an alternation of layers of monocrystalline semiconducting material and layers of insulating material
JPH06140346A (ja) * 1992-04-02 1994-05-20 Thomson Csf ヘテロエピタキシアルの薄い層と電子デバイスの製造法
US20100144126A1 (en) * 2007-08-29 2010-06-10 Samsung Electronics Co., Ltd. Methods for site-selective growth of horizontal nanowires, nanowires grown by the methods and nanodevices comprising the nanowires
US20120025195A1 (en) * 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined Lateral Growth of Crystalline Material

Also Published As

Publication number Publication date
GB2535418A (en) 2016-08-17
US10727051B2 (en) 2020-07-28
US20160351391A1 (en) 2016-12-01
CN105793956B (zh) 2019-12-24
TW201530619A (zh) 2015-08-01
GB2535418B (en) 2018-10-24
US20190109003A1 (en) 2019-04-11
GB201321949D0 (en) 2014-01-29
WO2015087230A1 (en) 2015-06-18
GB201610764D0 (en) 2016-08-03
US10153158B2 (en) 2018-12-11
TWI588875B (zh) 2017-06-21
CN105793956A (zh) 2016-07-20
DE112014004901T5 (de) 2016-07-28

Similar Documents

Publication Publication Date Title
US10727051B2 (en) Semiconductor nanowire fabrication
JP5063594B2 (ja) 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US9847424B2 (en) Semiconductor devices and FinFETS
US10559657B2 (en) Fabrication of semiconductor junctions
US10411092B2 (en) Fabrication of semiconductor junctions
US10971626B2 (en) Interface charge reduction for SiGe surface
US20070029600A1 (en) Nanowire based non-volatile floating-gate memory
JPH11345959A (ja) 微細構造の製造方法およびその微細構造を用いた半導体素子
US20170011913A1 (en) Method for fabricating a semiconductor structure
WO2012094856A1 (zh) 半导体结构及其制作方法
KR102018449B1 (ko) 단결정 ⅲa족 나이트라이드 층을 포함하는 반도체 웨이퍼
US9443940B1 (en) Defect reduction with rotated double aspect ratio trapping
US11011377B2 (en) Method for fabricating a semiconductor device
US20210111022A1 (en) Process for the hetero-integration of a semiconductor material of interest on a silicon substrate
US10529562B2 (en) Fabrication of compound semiconductor structures
US10840093B2 (en) Fabrication of semiconductor substrates
CN109872943B (zh) 形成用于半导体结构的方法以及由该方法制造的半导体结构
US7947580B2 (en) Hybrid semiconductor structure
KR101345897B1 (ko) 하니콤 헤테로에피택시를 구비한 반도체장치
JP2018006410A (ja) Ｉｉｉ−ｖ族化合物の微細構造形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180731