JPH01300514A - 単結晶半導体材料層及び絶縁材料層の交番の形成方法 - Google Patents

単結晶半導体材料層及び絶縁材料層の交番の形成方法

Info

Publication number
JPH01300514A
JPH01300514A JP1086703A JP8670389A JPH01300514A JP H01300514 A JPH01300514 A JP H01300514A JP 1086703 A JP1086703 A JP 1086703A JP 8670389 A JP8670389 A JP 8670389A JP H01300514 A JPH01300514 A JP H01300514A
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
single crystal
opening
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1086703A
Other languages
English (en)
Other versions
JP2889588B2 (ja
Inventor
Didier Pribat
デイデイエ・プリバ
Leonidas Karapiperis
レオニダ・カラピプリ
Christian Collet
クリステイアン・コレ
Guy Garry
ギ・ガリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH01300514A publication Critical patent/JPH01300514A/ja
Application granted granted Critical
Publication of JP2889588B2 publication Critical patent/JP2889588B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は単結晶半導体材料の層及び絶縁材料（又は絶縁
体）の層を交互に積層する形成方法、特にｉｌｌ結晶基
板の層上に積み重ねられた絶縁体の層上に少なくとも１
つの半導体材料の薄い層を作る方法に係る。
本発明の目的は、能動電子素子の三次元集積を得ること
にある。従って本発明によれば、単結晶半導体基板（例
えば単結晶シリコン）を用いて、各層がそれぞれ先に配
置された層から絶縁体層例えば単結晶シリコン層の場合
にはシリカ又は適当な誘電体層により絶縁されている、
単結晶半導体の薄い層の積層を作ることができる。
［従来の技術〕 従来技術において、１つのレベルのみを有する絶縁体上
のｌｊ結品シリコン（ＳＯＩ）構造は知られている。し
かしながら、これらの構造において絶縁体上にシリコン
の単層を作る時に熱限界がない。
絶縁体上に単結晶シリコンの数層を有する装置も知られ
ているが、この場合半導体層番号ｊの堆積及び再結晶の
期間中、すでに作られそして加工された層ｊ−１は熱的
に影響されるべきではない。
絶縁体上に単結晶シリコンの層を作るために、次のよう
な異なる技術が利用可能である：ａ）サファイア上にシ
リコンの異種エピタキシャルを利用する技術（ＳＯＳ又
はサファイア上のシリコン）； ｂ）非常に高い投与量の酸素の注入により単結晶シリコ
ン中にＳ　ｉ　０２の層の埋込形成により構成されてい
るＳＩＭＯＸと呼ばれている技術；Ｃ）ポーラスシリコ
ンの酸化により埋設されたＳ　Ｉ　Ｏ２の形成により構
成されているＦＩＰＯ３と呼ばれている技術； ｄ）固相あるいは溶融後のアモルファス又は多結晶シリ
コンの層の再結晶を利用する方法（ランプ、又はレーザ
ビーム又は、電子ビームによる）；ｅ）化学気相成長法
（ＣＶＤ法）又は気相エピタキシー法（ＶＰＥ法）によ
り絶縁体上にシリコンのエピタキシャル横方向異状成長
（ＥＬＯ）を利用する方法。
最初の３つの方法（ａ、ｂ、モしてＣ）は、単結晶半導
体のレベルを唯１つ有する構造の装置を作ることが可能
である、しかし三次元の装置を作ることができない、な
ぜならば上部レベルを作るためそして／又は欠陥を除去
するために過度の熱が供与されなければならない、そし
て単結晶半導体の下層において装置を破損させる可能性
が有る。
全ての方法中、最後の２つ（ｄとｅ）がその原理におい
て、能動３Ｄ回路の集積に対して最も適しており、まず
第１に絶縁体のシリコン層が複数連続する層上にくり返
えして形成されることの相対的容易性により、第２に下
層において装置を破損させることがなく単結晶層の形成
が可能であるような熱適合性による。但【７ここにおい
て例外は、ランプにより溶融する方法、即ちレーザビー
ム又は電子ビームを用いる方法と比較してほとんど極地
化されていない方法である。
しかしながら、レーザビーム又は電子ビームを用いた溶
融による再結晶化は、装置がすでに作られた下層の過度
の加熱の制御に関する困難な問題を起こす。
上記の技術に関する要旨は第４回年次ＥＳＰＲＩＴ大会
の会報５５ペ一ジ１９８７年９月発行に記載のＢ、チャ
ピュイス（Ｂ、ＣＨＡＰＵＩＳ）著ｒ　３Ｄ集積に向け
てのＳＯＩ材料及びプロセシングｊに見られる。ＣＶＤ
法によるエピタキシーの技術は、その原理において、熱
の観点から、３Ｄ構造の製造により適合している、なぜ
ならば単結晶成長は８５０℃から９００℃のような低い
温度において達成できる。
この種の技術はソリッドステートテクノロジー（Ｓｏｌ
ｌｄ　　５ｔａｔｅｓ　Ｔｅｃｈｎｏｌｏｇｙ）、　１
９８５年８月号１４１ページに記載の１．０．ボーラン
ド及びＣ０工、ドローリー（Ｊ、Ｏ，ＢＯＲＬＡＮＤ　
　ａｎｄＣ，１，ＤＲＯＷＬＥＹ）著「選択的エピタキ
シャルテクニックによる進歩した誘電絶縁」、及び第１
８回ソリッドステート（Ｓ　ｏｌ　１ｄ　　Ｓ　ｔａｔ
ｅ）装置及び材料に関する国際大会、東京１９８６年の
会報７１３ページに記載されたし、カラバイパリス（Ｌ
、　ＫＡＲＡＰ　Ｉ　ＰＥＲＩ　Ｓ　ｅｔ　ａｔ）著［
再結晶のためのシリコンの選択的エピタキシャル成長及
びアモルファス多結晶シリコンの本来の位置への沈積」
に示されている。
ＣＶＤ法によるエピタキシーの技術の欠点は、絶縁体上
に単結晶シリコンの薄い層の横方向成長を達成すること
のむずかしさにある。このむずかしさは、実質的に絶縁
体の面に垂直な方向の縦方向成長の率よりも大きい横方
向成長（絶縁体の面に平行な方向）の率を得ることが不
可能であることに関係している。
最も進んだ研究がり、ジェスゼブスキ−（Ｌ。
ＪＡＳＴＲＺＥＢＳＫＩ）とその共同研究者によりＲＣ
Ａ社にて行なわれた。
得られた最もよい結果は、１２マイクロメーター毎にく
り返えされた６マイクロメーターの幅の核形成バンドを
有する単結晶シリコンの連続層を構成している。
Ｓ　ｉＯ２上の単結晶シリコンの層の初期厚みは６マイ
クロメーター、そしてこの厚みは、くり返えして行なわ
れた酸化により０．６マイクロメーターにまで減少され
た。この種類の技術は電気化学学会誌１３２　（１２）
、　１９８５年３０５８ページに記載のし。
ジエスゼブスキ−（Ｌ、ＪＡＳＴＲＺＥＢＳＫＩｅｔ　
ａｔ）著ｒ　Ｓ　ｉｏ　２上に薄い（０，６マイクロメ
ータ一連続的な単結晶シリコンの準備」に述べられてい
る。
それとは別に、薄い層を４−インチウェーへのスケール
まで薄くすることは現実的ではない。
横方向エピタキシ一方法（ＥＬＯ）のむずかしさ及び欠
点は、集積回路の能動素子を製作することと両立してい
る絶縁体上にシリコンの幅が少なくとも４０マイクロメ
ーターであるバンドを得ることに応用できないことを示
す。
第１図に示すように、絶縁体（シリカＳｉＯ□）の領域
を、その主面において、備えている単結晶シリコン基板
上の単結晶シリコンの成長は、基板の主面に垂直な方向
の縦成長が、基板の主面に平行な方向の横方向成長に対
応する横方向率に実質的に等しい率（縦方向率）を有す
るように、達成される。第１図に点線で示したような成
長が得られる。それゆえに、広い範囲にわたリシリカの
層を被う単結晶シリコンの均一で薄い層（約１ミクロン
）を得ることは不可能である。
本発明は、１００マイクロメーター以上の幅を有するバ
ンドの単結晶半導体の層を得るために用いられる方法に
係る。
本発明は、化学的気相堆積法による成長によって半導体
材料の少なくとも１つの単結晶薄層を形成するための方
法であって、成長が得ようとする薄層の半導体材料と同
じ型の単結晶材料のシードの上で開始され、且つ半導体
材料とは区別される材料から成る２つの層間に制限され
、その方法は用いられた堆積の条件下では核生成も半導
体材料の堆積もこの区別される材料やこれら材料の露出
表面では起こらず、この区別される材料やこれら材料の
２つの層間の間隔が得ようとする単結晶薄層の厚さを規
定する方法で構成されている。
本発明は、また、単結晶半導体材料の少なくとも１つの
層を単結晶半導体基板上に作られた第１の絶縁材料層の
上に形成する方法であって、該方法が次の諸段階、 （ａ）　　単結晶半導体基板の上に前記第１の絶縁材料
層を作るための第１段階であって、前記第１の絶縁材料
層は隣接の層に関して化学的侵食選択性を有し、１つ気
相に露出しているその表面上へ前記化学的蒸着の核種か
らの核生成も堆積も許さないものである該段階と、 （ｂ）　　第１の絶縁材料層に第１の開口のエツチング
を行なう第２・段階と、　　　。
（ｅ）　　第１の開口の中に及び前のエツチング段階の
後で残っている絶縁層の部分の上に半導体材料の層を作
る第３段階であって、半導体材料の前記の層が開口の中
では単結晶でありまた絶縁体上では多結晶である該段階
と、 （ｄ）　　半導体材料層上に第２の絶縁材料層を作る第
４段階と、 （ｅ）　　第２の絶縁材料層において、半導体材料層の
多結晶部分上で終る少なくとも１つの第２の開口のエツ
チングを行なう第５段階と、 （ｆ）多結晶半導体材料の化学的侵食のための第６段階
であって、多結晶半導体材料のすべてを除き、且つでき
れば単結晶材料を少しばかり侵食させるような該段階と
、 （ｇ）　　多結晶材料の除去によって自由にされた空間
の中に、単結晶半導体材料を蒸着から選択的に成長させ
るための第７段階と、 を含む方法で構成されている。
第２図から第１３図を参照しつつ、本発明による製造方
法の一具体例を最初に述べる。第２図に、例えば結晶配
向体（１００）を有する単結晶シリコンからなる基板ウ
ェーハ１が示されている。半導体回路技術の情況から、
基板ウェーハｌは、比較的大きい寸法を有し得る。例え
ば４インチ以上の標準直径を有し得る。第３図は本発明
による方法の第１段階を示しており、この間に基板ウェ
ーハｌの面１０上に絶縁体２が形成される。シリコン基
板の場合には、絶縁体層は、基板ウェーハｌの表面の酸
化又は蒸着によって得られるシリカＳｉＯ２である。絶
縁体層２の厚さは、例えば一般に０．１ないし３ミクロ
ンの範囲にある。第４図に示す第２段階の間に絶縁体層
２をエツチングすることにより、絶縁体のエリメント２
０．２１．２２が形成される。これらのエリメントは、
バンド２３．２４により分離されている絶縁ストリップ
２０．２１．２２であり、単結晶基板は露出している。
これらのバンドは、例えば２０ないし１００ミクロンの
幅を有しており、！ないし２０ミクロンのスペースによ
り、分離されている。絶縁体層２のエツチングは、フォ
トリソグラフィ、あるいはウェット又はドライケミカル
アタックのような適当な方法によりなされる。エツチン
グは、スペース２３．２４において、絶縁材２が完全に
取り除かれ、スペース２３．２４が表面不純物のない基
板の単結晶シリコンのみを含むようなものである。第５
図に示す第３段階においては、前述の構造の上にシリコ
ン層が蒸着される。この蒸着は、化学気相蒸Ｆｉ（ＣＶ
Ｄ）によりなされる。
次にシリコン３３．３４は単結晶基板上で配向体（１０
０）と共に単結晶体となる。この基板もまたスペース２
３、２４の中に置かれた配向体（１００）を有する。反
対に、それは絶縁体２０．２１．２２のバンド上で、多
結晶体３０．３１．３２となる。この蒸着は、約９５０
℃の温度の水素化ケイ素（Ｓ　Ｉ　Ｈ４）及び水素（Ｈ
２）の混合を用いた大気圧化学気相蒸着（ＡＰＣＶＤ）
によりなされる。この蒸着はまた、約８５０℃の温度の
二塩化水素化ケイ素と水素との混合（ＳｉＨ２０ｇ２＋
Ｈ２）を用いた減圧化学気相蒸Ｗ　（ＲＰＣＶＤ）によ
ってもなされる。後者の方法は熱的により有利である。
更に、単結晶のバンド上における、基板の平面に対し垂
直な方向への成長の速度は、シリカ上におけるそれより
も大きいので、ある蒸着時間の経過後（シリカバンドの
厚さに依存するが）、ウェーハ全体に均一な厚みの蒸着
が得られる（この操作は、蒸着の“平坦化“と呼ばれる
）。より効率的平坦化を得るために、最初にスペース２
３．２４を基板に接する単結晶シリコン（１００）で埋
め、絶縁体バンド２０、２１．２２上に蒸着させず、（
選択蒸着及び配向成長）次に絶縁体バンド２０．２１．
２２及び予じめ単結晶シリコンで充填されたスペース２
３．２４上にシリコンの均一な蒸着を形成することが可
能である。単結晶シリコン（１００）によるスペース２
３．２４の選択的充填は、Ｓ　ｉＨ／　ＨＣｊ！　／　
Ｈ２の混合ガスを用いた１００口ないし１０００℃の範
囲の温度での大気圧化学気相蒸Ｗ　（ＡＰＣＶＤ）　、
あるいはＳ　ｉ　ＨＣ１ｌ　　／　ＨＣ，ｌ！　／　Ｈ
２の混合ガスを用い２ま た８５０ないし９００”Ｃの範囲の温度での前述の減圧
化学気相蒸Ｆｉ　（ＲＰＣＶＤ）によりなされる（既に
引用されたＢＯＲＬＡＮＤ、ＣＨＡＰＵＩＳ及びＫＡＲ
ＡＰＩＰＥＲＩＳの論文を参照のこと）。
この選択蒸着の方法は、選択核形成のメカニズムに依存
する。このメカニズムは、低核形成障壁（例えばシリコ
ン（１００））を用いて表面上にシリコンを成長させ、
且つ、例えばシリカのような他の表面上には核形成を発
生させないことを可能にする。この選択性を得るために
は、極く僅かの過飽相状態のもとで、適当な混合ガスを
用いて作用させる必要がある。第６図に示す第４段階の
間に絶縁体４の層がかく得られた構造の上に作られる。
もし、前述の操作で用いられる材料がシリコンであれば
、この絶縁体は、例えばシリカ（Ｓ　ｌ　０２　）であ
っても良い。このシリカの層は、熱的酸化、蒸着、ある
いは熱的酸化及び蒸着の組み合わせにより形成され得る
。蒸着としては、高品質のシリカが得られるように、高
温度法（ＨＴＯ）　、例えば８５０ないし９００℃の５
ｉＨＣ１及びＮ２０の熱分解を用いることが好ましい。
このシリカの層の厚さは、例えば０．５から３ミクロン
の範囲にある。第７図に示す第５段階の間に開口４３．
４４゜４５が絶縁体層４の中に作られる。これらの開口
は、多結晶材３０．３１．３２のゾーンの上方に位置す
る。
絶縁エリメント２０．２１．２２がバンドの形状である
ような上記の典型的な製造方法を応用することにより、
絶縁体バンド２０．２１．２２の幅より実質的に小さい
幅を有するバンドの形状の開口４３．４４．４５が作ら
れる。かくして、例えば２０ないし１００ミクロンの幅
を有する絶縁バンド２０．２１．２２及び１ないし２０
ミクロンの範囲の幅を有し得る開口４３．４４゜４５が
得られる。これらの開口４３．４４．４５においては、
絶縁体は完全に除去され、実質的に、好ましくは多結晶
材３０．３１．３２からなるゾーンの中央に位置する多
結晶シリコンのバンドを露出させる。
第８図に示す第６段階の間に、多結晶シリコン３０゜３
１、３２は、絶縁体の層４の中に作られた開口４３゜４
４、４５を用いたケミカルアタックにより、除去される
。このアタックプロセスは、部分３３．３４の多結晶シ
リコンが露出するときに停止される。この第６のアタッ
ク段階は、全ての残留不純物又は欠陥を除去するための
クリーニング段階で終了する。
第９図に示す第７段階の間に、単結晶シリコンのストリ
ップが、予め露出された単結晶シリコン核（４８及び４
９）を用いて、選択配向成長条件（前述の条件）のもと
で、横方向に成長する。この成長の操作条件は、前述の
第３段階の第２の部分のそれと類似している。単結晶成
長は、横方向にのみ生じ、垂直方向には生じない。なぜ
ならば、それは、最上面の絶縁体（シリカ層４０．４１
．４２）及び下に横たわるシリカバンド（２０，２１，
２２）により、各空洞（３０，３１，３２）において溝
が切られているからである。シリコンストリップが開口
４３．４４゜４５内のシリカの最上面を越え始めるとき
、第９図の点線で示されるように、成長は基板の平面に
垂直な方向にも生じる。このようにして、多結晶シリコ
ンのアタックの後、空のままにされていた多くのギャッ
プが充填される。この応用として、最上面の絶縁体の下
のスペースをその縁を越えることなく、且つ単結晶シリ
コンの２つの縁を反対方向に前進させることなく、その
縁まで充填するようにしても良い。もし、上方のシリカ
バンド４０゜４１、４２の間の開口４３．４４．４５が
非常に広ければ、２つの結晶化面は、極端であるが、垂
直方向の成長を有するということのみを犠牲にして接合
される（第２０図を参照されたい）。このとき、単純な
方法によって構造を“平坦イビすることが困難となる。
この欠点を克服するために、本発明の他の製造方法にお
ける以下に記載されたいくつかの追加の段階を導入する
ことが可能である。第１０図に示された第８段階の間に
、蒸着された単結晶シリコンの蒸着物が酸化される。こ
の酸化は、実質的に開口４３．４４．４５の中に位置す
る単結晶シリコンにのみ影響を及ぼす。この酸化は、バ
ンド４３．４４゜４５の中の酸化されたシリコンの下面
が層４０．４１゜４２のド面と同−而となる深さまでな
される。かくして、第１０図に示すように、実質的に連
続しておリ、平坦である面４６が得られる。更に、第７
段階の間に、開口４３．４４．４５に得られた単結晶シ
リコンの高さに応じ−Ｃ１酸化されたシリコンの上面は
、必らずしも平坦である必要はなく、例えば第１０図に
示すように、開口４３．４４．４５において酸化シリコ
ンの突起を有しても良い。しかしながら、酸化シリコン
の層は除去されるので、この方法により、得られるコン
ポーネントの品質に影響を及ぼすことはない。第１１図
に示す第９段階中に、単結晶シリコン（３０，３１，３
２）の−様な層が得られるようにウェーハの表面全体か
ら、シリカが除去される。
このｉｌｌ結晶シリコンの層の厚さは、通常、シリカバ
ンド２０．２１．２２１で、０．１ないし２ミクロン（
幅は２０ないし１００ミクロン）である。このようにし
て、各シリカバンド上の絶縁体（ＳＯＩ）コンポーネン
ト上にシリコンを作ることが可能となる。ＳＯＩシリコ
ンバンドは、第１０段階において、２つの方法で絶縁す
ることができる。第１０段階中、絶縁体バンド２０．２
１．２２に夫々対応している１１１結晶バンド３０．３
１．３２が互いに絶縁されている。第１２図の具体例に
よれば、上記の開口３３．３４の最上面に位置するシリ
コンは、これらの開口の中に位置するシリコン同様、酸
化される。このようにして、シリカにより、互いに、且
つ基板１から絶縁された１１結晶シリコンバンド３０．
３１．３２が得られる。第１３図の具体例によれば、単
結晶シリコンのバンドを作るために、第１２図において
得られる局部酸化が化学エツチング、あるいは作られた
シリカバンドのドライエツチングにより実施される。
第１３図に示すように、互いに区別されており、シリカ
の層により基板ｌから絶縁されている単結晶シリコン３
０．３１のバンドが得られる。あるいはこの変形として
第１１図の状況から出発すると、シリコンはバンド３３
．３４上でエツチングされ、そしてこれは、シリコンか
らなる絶縁体バンドの厚みの半分までなされる。次にシ
リカの連続的バンドが得られるように、これらのバンド
内のシリコンが局部的に酸化される。第１４図に示す典
型的具体例によれば、」二連の方法を繰返すことにより
第１１図の基板上に、第２、第３等々の類似の構造を作
ることが可能である。このようにして、単結晶シリコン
と絶縁体（シリカ）の層との交番を得ることができる。
核ゾーンが型光されている、あるいはオフセットされて
いる絶縁体上のシリコンバンドのシステムが、かくして
得られる。
もとの基板」：に、更には各シリコン層上に能動コンポ
ーネントを作ることにより、３次元集積回路が得られる
。ＣＶＤ法においては、比較的、低い温度が用いられる
ので、Ｓｉの層ｊは、既に作られており、能動コンポー
ネントを含む層ｊ−１を劣化させることなく、準崗され
る。前述の諸段階は、シリカからなる誘電体をベースと
１７で記述された。この誘電体は、他の多結晶あるいは
非結晶絶縁材料（Ｓ　ｌ　３　Ｎ　４　、ＡＮ　２０　
ａ等）で置き換えることができる。上述の選択蒸若及び
配向成長条件が、これらの材料（例えば、層２のシリカ
と層４の窒化シリコン）のいくつかの組合せにより得ら
れることが理解される。本発明の方法の変形によれば、
もし第７図の絶縁体の層４の中に、第５段階の最後に得
られる開口４３．４４．及び４５が広すぎる場合、単結
晶ストライブが絶縁体の最上面の束縛から逃れるときに
、シリコンの成長が垂直方向にも生じ、２つの結晶化面
が、開口４３．４４゜４５における過度の垂直方向への
成長のみを犠牲にして、接合する。この過度の垂直方向
への成長は、蒸着物の後の“平坦化″を困難にする（第
２０図を参照されたい）。もし、ＣＶＤにより、配向成
長をｉＪ能とするガスフローが、第８図の３０のような
空洞を容易に貫通するものであれば、開口４３がこの空
洞の寸法を保つからである。更に、絶縁体の層４の厚み
は、比較的小さい（０，２ないし０．５ミクロン）。絶
縁体バンド４０．４１．４２の端部の張出しは過度であ
ってはならず、さもなければ、これらのバンドが自身の
重みで変形し、従って均一な厚みの単結晶シリコン層が
得られないという危険が生ずる。従って、これは、結晶
の横方向への可能な広がりを制限する。これらの多くの
欠点を克服するために、第５段階の間に比較的大きな開
口４３゜４４、４５を作ることが必要となる。しかしな
がら、すでに示したように、開口４３．４４．４５の幅
は、蒸着の後に開口４３．４４．４５における表面の不
均一を生じさせる垂直成長面をもたらす（第２０図を参
照されたい）。結晶の横方向への広がりを制限すること
なく、これらの不均一を防止するために、本発明は、製
造方法の変形を提案する。第１の変形によれば、上述の
第７段階の間に、シリコンの成長は、シリカバンド４０
．４１及び４２を越えてはみ出すことが許され、結晶化
面が接合した後に（この接合は、第２０図に示すように
、かなりの局部垂直成長を犠牲にして得られる。）、メ
カニカル／ケミカル研摩操作が行なわれる。この研摩操
作は、この操作に用いられる試剤（特にコロイドシリカ
）の選択性により、シリカの上面に到達したときに停止
する。第２の変形によると、上述の第７段階の間に、シ
リコンの蒸着は、成長が開口４３．４４の側面に達した
ときに停止する。このようにして、第１５図に示すよう
な構造が得られる。第１６図に示す第１の補助的段階の
間に、シリカの上方の層４０゜４１が、予め下方の層２
０．２１をマスキングして除去される。第１７図に示す
第２の補助的段階の間に、シリカ２０．２１からマスキ
ング生成物を除去した後、構造体は、スピナ（感光樹脂
蒸着装置）等により、要すれば、“エッチバック”段階
を用いたポリイミドタイプの蒸着により平坦化される。
第１８図に示す第３の補助的段階の間に、酸化物（Ｓ　
ｉ０２　）層５、あるいは窒化物層（Ｓｔ３Ｈ４）が、
例えば２５０℃でプラズマ−アシストされたＳ　ｉＨ４
＋Ｎ２の熱分解により低温度（ＬＴＯ）で、予め平坦化
された構造体上に蒸着される。第４の補助的段階の間に
、前述の第５段階の記載中に得られたものと同一の構造
体に返るようにシリカ又は窒化物５の後者の層中に、開
口５３が形成される。シリカのこの開口は、シリカバン
ドの間の空のバンドの正確な充填（２つの結晶化面の一
致を得るために垂直方向へのオーバランがない）に適合
する。
第５の補助的段階の間に、ポリイミドが適当な溶済によ
り溶解され、第７段階で述べられた横方向成長が第１９
図に示されるように繰返えされる。このようにして、上
述の段階８とこれに続く段階とを繰返えすことが可能な
第９図のケースに戻る。
この補助的段階の連続は、必要であれば、数回繰返えす
ことができる。
本発明の方法は、半導体とは異なり、問題とされる半導
性材料の核生成及び堆積が生長中に観察されない材料（
第８図参照）からなる二つの層（２Ｇ、　４０．４１）
の間でこの半導性材料の化学的気相堆積の下、生長させ
る上で単結晶の半導性材料の薄い層を作成するのに使用
し得る。
層２０．４０．４１は空のボリューム３０を規定し、そ
の厚さは得られるべき半導性材料の層の厚さを規定する
。
ボリューム３０の端部３ｇ、　３９　（第８図）におい
ては生長に供する半導性材料と同じ半導性材料に生成さ
れる。
端部３ｇ、　３９では半導性材料は、単結晶の半導性材
料の薄い層の側部成長（ラテラルブロス）用のシードと
して機能する。
前述において、シリコンベースの構造の本願発明が例で
示されている。本発明は又通常いかなる型の半導体に基
づく構造にも適用し得、外表面（必ずしも誘電体ではな
い）と半導体の表面との間の堆積選択性が達成される。
このように本発明はＧａＡｓ、ＩｎＰ型等のｍ−ｖコン
パウンドに適用でき特殊な技術的配列をなしうろことが
提供される。問題は複数の選択的堆積条件を得ることに
ある。
■−■コンパウンドに関して特に、ＧａＡｓに関して、
選択的にこの堆積を得るために、選択は軽度の過飽和条
件において熱力学的平衡に近似の状態の達成を可能とす
る方法で示される。塩化物を使用する化学的気相堆積エ
ピタクシー又は気相エピタクシー（ＶＰＥ）の方法はこ
の型の条件下で操作を可能とする。この方法は最初にガ
スソースとしてＨ２で希釈されたＡ　ｓ　ＣＤ　ａ　、
２番目にソリッドソースとしてＧａを用いる操作はＧａ
ソースが例えば８００℃のオーダーの温度、一方サンプ
ルは６５０℃〜７００℃のオーダーの低い温度に維持さ
れるオーブン中で行われる。このように軽度の知られた
過飽和の状態が与えられる。
ＩｎＰに関して、作用はガスソースがＨ２中のＰＨ３及
びＨＣｌ２．及びソリッドソースがＩ　ｎでなされる。
例は約７００℃の温度におかれＩｎソースは上記のよう
な強温で加熱される。
前述のパラメータを用いて、選択的核生成は基板（低核
形成バリアを有する表面）の露出したクリスタル部上で
得られる。その結果堆積はこれら同じ露出部位で観察さ
れ、高度の核生成障壁（例えば誘電性表面及びタングス
テン表面の如き金属表面）を有する異質表面上には堆積
は観察されない。
ＧａＡｓとＳｉＯ及びＩｎＰとＳ　Ｉ　Ｏ２との選択的
なこの堆積の例はＭ、ＥＲＭＡＮその他によるＳ　Ｐ　
Ｉ　Ｅ、　ＶＯＲ６５１に記載されたＩｎｔｅｇｒａｔ
ｅｄＯｐｔｉｃａｌ　　Ｃｆｒｃｕｌｔ　　Ｅｎｇｉｎ
ｃｅｒｉｒ＋ｇｍ　（１９８Ｂ）。
ｐ、７５に示された方法に見られる。
堆積したシリカに開口されたバンドの配置状態に依存し
、ガス混合体におけるＡ　ｓ　ＣＩ　ａのモル分率に依
存して、異なる面構造はモノクリスタルの堆積（例えば
、Ｎ、ＶＯＤＪＡＮＩその他によるＪｏｕｒｎａｌ　ｏ
ｆ　Ｃｒｙｓｔａｌ　　Ｇｒｏｗｔｈ、　７１．１９８
５゜ｐｗ、　　＋４１記載の論文）に得られる。
われわれは事例の方法によりＧａＡｓ及びＩｎＰを引用
したがガスソースＡＳＨ３，ＰＨ３゜及びＨ２中のＨＣ
ｌ及びソリッドソースとしてＧａ、Ｉｎを用い、再び軽
度の過飽和状態における熱力学的平衡に近似の状態に設
定し、選択的に三次元又は四次元の金属（ＧａＩｎＡｓ
Ｐ）を堆積させることは可能である。
もしも（再び■−■コンパウンドに関して）われわれが
大気圧であって熱力学的平衡からは、はるかにかけはな
れた条件のもとて堆積方法で用いればＭＯＣＶ　Ｄ　（
ｍｅｔａｌ　ｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａ
ｐｏｒｄｅｐｏｓｉｔｉｏｎ）例えばモノクリスタル半
導体材料３４は基板１の露出した核生成表面に堆積し、
ポリクリスタル材料３０．３１は第４図に示される（例
えばＲ，ＡＺＯＵＬＡＹその他Ｊｏｕｒｎａｌ　ｏｒ　
ＣｒｙｓｔａｌＧｒｏｗｔｈ　、　　５５．１９８１．
　ｐｗ、　２２９参照）（誘電体又は金属体の）真表面
２０．２１上に堆積する。
このＭＯＣＶＤ方法においては、コンパウンド■ソース
は金属有機体（ＬｒｌｉｅＬｈｙｌｇａｌ　Ｉ　ｉｕｍ
。
ｔｒｉｅｔｈｙ１ｇａｌ１１ｕａ＋、　ｔｒｉｗｅｔｈ
ｙｌｌｎｄｉｕｍ、　ｔｒｌｅｔｈｙｌ　−１ｎｄｉｕ
ｍ″！ｊ）であり、一方コンバウンドＶソースは水素化
合物（ＡｓＨ３，ＰＨ３）である。
一定の条件下で再び大気圧の下で操作するいくつかは、
４０マイクロメーターより小さい幅のシリカ又はタング
ステンバンドを作用させて得られることと同じことをす
べて述べねばならない。
しかし、この処理は限定的であり、使用することは困難
である（Ｋ、ＹＡＭＡＧＵＣＨＩその他、　　Ｊ　ａｐ
ａｎｅｓｅ　Ｊ　ｏｕｒｎａｌ　ｏｆ　Ａｐｐ！ｉｅｄ
　　Ｐｈｙｓｌｃｓ。
Ｖｏｌ）　、　２４．　Ｎｏ、１２．１９８５．　ｐ、
１６ＧＢ）。
反対に減圧下で作用（水銀柱１０＋ａｍ）させ再びＭＯ
ＣＶＤ方法を使用すると、Ｋ、ＫＡＭＯＮその他は（Ｊ
ｏｕｒｎａｌ　ｏｌ’　Ｃｒｙｓｔａｌ　　Ｇｒｏｗｔ
ｈ、　７３゜１９８５、７３）卓越した堆積が露出した
ＧａＡｓ表面と２５０℃でプラズマ補助ＣＶＤにより堆
積したシリコンニトライドフィルム（Ｓ　ｉ　Ｎｘ）と
の間で得ることができることを最近指摘している。
ＭＯＣＶＤを用いた方法は熱力学平衡の範囲外である。
誘電体表面上で減圧下に使用されたｔｒｉｍｅｔｈｙ１
ｇａｌｌｉｕ＋ｇ　（又はｔｒｉａｅｔｈｙｌ　ｉｎｄ
ｉｕｍ）の分解の産物である。
大表面拡散係数に起因して選択的に得られる。
最後に述べなければならないのは、ガリウム又はインジ
ウムの金属有機体コンパウンド（ｔｒｌＩＩｅｔｈｙｌ
ｇａｌ　Ｉ　Ｉｕｌｌ）又はｔｒｌｅｔｈｙｌｌｎｄｌ
ｕａ＋を使用する分子ビームエピタクシー（ＭＢＥ）の
技術を使用して同一の堆積が熱力学的平衡からかけはな
れてはいるが、選択的に得られる。周囲の圧力が低い（
例えばＥ、ＴＯＫＵＭＩＴＳＵその他Ｊｏｕｒｎａｌ　
ｏｒ　Ａｐｐｌｉｅｄ　　Ｐｈｙｓｉｃｓ、　５５．１
９８４゜ｐ、３１（ｉ３参照）ときに誘電性の表面上に
増加した表面拡散計数と同じ理由に多分起因する。
要するに、種々の■−■コンパウンド（ＧａＡｓ。
ｌｎＰ　、　Ｇａ１ｎＡｓ、　Ｇａ１ｎ＾ｓＰ　、その
他）の選択的エピタクシーはいくつかの明白なる技術に
よって制御される。すなわち ■、シクロライド法よる気相エピタクシー（ＶＰＥ）　
　；２、低圧金属有機体化学気相堆積化Ｐ、ＭＯＣＶＤ
）　；３、金属有機体分子ビームエピタクシー（ＭＯＭ
ＢＢ）。
更に大気圧ＭＯＣＶＤ方法は誘電体上に連続したポリク
リスタル層の堆積を可能とし、同様にモノクリスタルの
基板の露出した表面上に単結晶表面の堆積を可能とする
。
もしもこの概要に留意すれば、ホモエピタクシー（又は
同一のラチスパラメータを有するコンパウンドのへテロ
エピタクシー）によって誘電性層により絶縁されたモノ
クリスタル■−Ｖ層の堆積を形成することは就中可能で
あることがわかる。
この堆積を達成する方法は後述する。
■−■半導体コンパウンド用に本発明の方法を実施すべ
く下記に記述の種々のステップを実施すべきである。
ステップ１：　２又は３インチの直径とオリエンテーシ
ョン（１００）又は（１１０）を有するＧａＡｓ又はＩ
ｎＰからなる標準ウェーハ１を準備する（第２２図）。
ステップ２：当業者に知られた手段を用いて（カソード
、スパッタリング、真空蒸着、ＣＶＤ。
プラズマＣＶＤ、等）誘電性材料の薄い層２を堆積する
。この材料は例えばシリコンニトライドＳｔ　　Ｎ　　
　シリカＳｉＯ２，Ａｇ２Ｏ３の如き３４ゝ オキサイド等又はＣａ　Ｆ　２の如きフッソ化物等であ
る。この堆積物の厚さは典型的に５Ｘ１０−２〜数マイ
クロメーターの間である。
こうして当業者に知られた方法を使用することによって
、バンド２３．２４のセットはこの誘電体上に腐食され
、前記バンドは０．５から数ミクロンの幅を有し、数ミ
クロンから数百ミクロンの間隔をおかれ、周期的にｊ１
１結晶基板（Ｎｏ、２３及び２４）を排除する。
排除された基板２３バンドのオリエンテーションは順次
使用される選択的堆積条件（例えばＶＰＥのＡ　ｓ　Ｃ
Ｒ３モル分率）の見地から側面生長の表面は限定されな
いようになされる。
このようにもしもオリエンテーション（１１０）を有す
るＧａＡｓ基板が使用されれば、バンドはデレクション
（１１０）のＯ″と４０”の間に向けられる。
これは、側面生長の高率に対応する（例えばＣ１０、Ｂ
ＯＸＬＥＲその他、Ｊ　ｏｕｒｎａｌ　ｏｒＶａｃｕｕ
ｍＳｃｉｅｎｃｅ　　ａｎｄ　　　Ｔｅｃｈｎｏｌｏｇ
ｙ　　２０．　　Ｍａｒｃｈ　　１９８２゜９．７２０
による論文参照）。
ステップ３：例えば大気圧ＭＯＣＶＤ又は他の標ｉ＄Ｍ
ＢＥを用いて、基板に合ったラチスを備えた■−■コン
パウンドの薄い層は、先行する構造物上に堆積する。こ
の層は基板の露出場所においてモノクリスタルとなり、
誘電体上で多結晶となる。
この層の厚さは１０−２ミクロンから数ミクロンとなる
。
ブレナー化（ｐｉａｎａｌ　１ｚａｔｉｏｎ）は自然に
（生長率が誘電体」二よりも単結晶部上の方が大である
）又は先に選択的に堆積させ例えば減圧されたＭＯＣＶ
Ｄによって、もしも誘電体の厚さが大きいならば、この
効果はこの全く同一の誘電体上に観察されるいかなる堆
積もなしに（第５図）単結晶材料を有する誘電体中に作
成された開口を埋めることとなる。
ステップ４：誘電体の第２の層は１Ｏ−２から数マイク
ロメーターまでの厚さを有するから、プレナー化された
構造上に再堆積される（第２６図）。
ステップ５；前述のように、開口は誘電体の第２の層に
エツチングされる。この開口は先のものに関してオフセ
ットされこのオフセットは数マイクロメーターから数百
マイクロメーターに変化しうる（第２７図）。これらの
開口は多結晶材料の中央部に位置する。
ステップ６：これらの開口を介して■−■クリスタル材
料はモノクリスタルシードを露出するように化学的アタ
ックによって除去される。
ステップ７；先に露出したシードを用いて選択的なエピ
タクシー条件（ＶＰＥ、Ｌ、Ｐ。
ＭＯＣＶＤ又はＭＯＭＢＥ）の下、シーＦｃ７）一方の
側面上に横方向に延伸する■−■材料のストリップが成
長しはじめる。われわれはこのようにして２つの誘電体
層の間に単結晶■−■の薄い層を得ることができる。
上部の誘電体中の開口は完全に充填され（しかしながら
この幅はこの作用では相溶性ではあるが）、２つの結晶
化は２つの隣接する結合から生ずるものに対面する。
ステップ８：先の堆積は（開口４３．４４．４５におい
て）例えば単結晶堆積の実質的に平らな」一部表面を得
られるようにＣＦ４又はＣＦ４→−Ｈ４等に基づくプラ
ズマ中で選択的にアタックによってブレナー化される。
ステップ９：上部誘電体は低誘電体のバンドによって基
板から絶縁され単結晶ウェルを介して同じ基板と連通ず
る半導体の単結晶の薄い層を得るためにウェーハの表面
を介して削除される（第３１図）。
ステップ１０：薄い層３０．３１．３２を第３２図に示
される基板と連通ずる単結晶ウェル３３．３４から分離
するように、薄い層３０．３１．３２は帯域３８．３９
でこの層を部分的にエツチングすることによって完全に
絶縁される。
第１４図に示されるように堆積するために先にステップ
３から８までに記載されたすべては前述のステップ９の
前にくりかえされる。
このように上部誘電体で開口したバンド４３．４４゜４
５の幅は極端ではあるが、成長は第２０図に示されるよ
うに誘電体の上部表面上でなされる。かくして、この欠
点を克服すべく別の変形が第１５図から第１９図に示さ
れるものと同様に紹介される。
更に第２２図から第３２図に示される典型的な構造方法
に対して変形を見出すことができる。
このように、ステップ１から７に従って記載された方法
の第１の変形は下記に述べられており、第３３図から第
４１図を参照して下記に述べられている。
ステップｌ■：上述のように、第３３図に示されるコン
パウンドＧａＡｓ又はＩｎＰの基板を用意する。
ステップ１２：例えばバンド７０．７．１．金属体（Ａ
ｕ。
ｐｔ等）、他の有機体（レジン、ポリマー、ＰＭＭＡ、
ポリアミド）は堆積され、エツチングされる。これらの
バンドは基本的にエツチングマスクとして下記のステッ
プに役立つことになる。
これらバンドの幅は０．５〜数ミクロンであり、数ミク
ロンから数百ミクロンの間隔をおいておかれている。こ
の型の構造は第３４図に示される。
ステップ＋３：２Ｘ板１においてマ・スフとして先に堆
積されたバンド７０．７３を用いてメサ（Ｉｌｅｓａｓ
）システムはエツチングされバンドも同様である。特徴
的ディメンションはもちろん前述と同様、すなわちメサ
のバンド幅に対して０．５〜数ミクロンであり、メサの
バンド間の間隔に対して数ミクロンから数百ミクロンで
ある。エツチングの深さは典型的には１０−２〜数ミク
ロンである（第３５図）。
ステップ１４：当業者に知られた手段を用いて、誘電体
９０〜９３　（Ｓ　Ｌ　ＯＳ　ｔ　ａ　Ｎ４等）は先の
構２゛ 造物主に堆積する。この誘電体の厚さは１０−２〜数マ
イクロメーターであるが、いかなる場合でも、ステップ
１３でなされるエツチングの深さより小さい（第３Ｇ図
）。
ステップ１５：第３７図に示されるように、メサ上の（
あるいはメサ上のみの）誘電体９０．９３の層は金属バ
ンド又はステップ１２において堆積し、たレジンバンド
のアタックにおいてリフトオフ（１１ｆｔ−ｏｆｆ）方
法によって除去される。
ステップ１６：前述の構造物はスピンナーで堆積した典
型的なポリイミド材料（ｐｏｌｙｌ■１ｄｅ）　　１０
１゜１０２の手段によってブレナー化される（第３８図
）。
ステップ１７：誘電体層１１０は低温度で当業者に知ら
れた手段によって堆積される。この誘電体層１１０はｌ
ｏ−２〜数ミクロンの厚さを有する（第３９図）。
ステップ１８：（バンド形状の）開口４３．４４は上記
誘電体にエツチングされる。これらの開口はメサに関し
てオフセットされ、ポリイミド（ｐｏｌｙｉｍｉｄｃ）
を保護する凹所の中央部におかれる。ポリイミドは適当
な溶剤で除去される。この作用の効果はメサの横側面に
モノクリスタルシードを露出することにある。第４０図
に示されるような構造が得られる。
ステップ１９：上記（ステップ７）の如く、（例えば■
−■コンパウンドの）薄い層は選択的堆積及びエピ９’
）シー　（ＶＰＥ、Ｌ、Ｐ、ＭＯＣＶＤ。
ＭＯＭＢＥ）の条件下で第４１図に示されるメサのフラ
ンクによって形成されるシードを使用して成長させる。
第２の誘電層の開口（４３，４４）の幅が広過ぎる場合
には、誘電体の上面において成長の過程にある層が度を
越えて成長するのを防ぐために、第１５図から第１９図
と共に説明された方法を使用することが前述のように可
能である。いずれの場合にも、状態は第２９図に示され
たのと同じような状態に達し、続いて前述の如く第３０
図、第３１図、第３２図及び第１４図に示されたステッ
プを行なうことが可能となる。
前述した方法における第５図に示したステップ３の間に
、核生成領域２３及び２４上での単結晶性半導体材料の
堆積と誘電体領域２０．２１及び２２上での多結晶性半
導体材料の堆積との準備ができる。幾つかの理由のため
に、この同時に行なわれる堆積を２つの部分に分割する
のが望ましいかも知れない。この分割をする幾つかの方
法を以下に提案する。
第１の変形によれば、一般的な方法のステップ１として
前述した第１の誘電体２を堆積させる段階は、例えば（
１００）のような適当な配向をもつＳｉ、ＧａＡｓ又は
ＩｎＰなどからなる初期基板により行なわれる。エツチ
ングをするステップ２は行なわれない。
Ａ−３段階：必ずしも誘電体ではない材料からなる第２
の層２００が堆積される。しかしながら、この第２の層
２００は、第１段階の間に堆積した材料の性質とは異な
る性質を持つ。例えば、ステップ１の間に堆積した層が
シリカからなるとす、るならば、このステップ３の間に
堆積させられる層は、窒化ケイ素Ｓｉ３Ｎ４、タングス
テンＷ１又は第１段階の間に堆積１７たこの場合はシリ
カである層について化学侵食の選択性を有し得る他の如
何なる材料からなり得る。この第２の層の厚みは、第１
の層の厚みと同程度のオーダである。このようにして、
第４２図に示された構造が得られる。　この状態を基に
して、次に示す４つの下位の変形例がもくろまれる。
一以下に示す第１の下位の変形例は、特にシリコン基板
ｌに関する。
をもつシリカＳ　ｉ　Ｏ２の層が堆積される。
ステップＡ−５−１：上記により得られた多層構造にお
いて、０．５から数ミクロンの幅をもち数ミクロンから
数百ミクロンの間隔で並べられた帯部３０１の一式のエ
ツチングが行なわれる。これらの帯部は第４３図に示さ
れたように単結晶性の基板を規則的に剥ぐ。
ステップＡ−６−１ニジリカからなる上部層の真中あた
りのレベルまでのシリコンの選択的ＣＶＤ蒸着によって
、上記により得られた開口３０１が満たされる。これは
、前述したように（第４４図参照）選択的エピタキシー
状態を用いて行なわれる。
ステップＡ−７−１：前のステップの間に堆積したシリ
コンが、構造を平面化するように酸化させられる（第５
図参照）。
ステップＡ−８−１：上部シリカに開口がエツチングさ
れる。これらの開口は、前述し第７図に示した主方法の
第５段階の間に得られた構造と同じような構造が得られ
るように、前の開口に対してずらして形成される。
この後からは、先の第６段階が単結晶性シリコン種を剥
ぐように選択的化学侵食によって層２００を溶解するこ
とにより繰り返される。次に前述した横方向の成長の第
７段階が、第９図の構造と同じような構造が得られるよ
うに繰り返される。次に、第１０図から第１４図に対応
する段階が容易に行なわれる。
一第２の下位の変形例では、以下に示す段階が行なわれ
る。
ステップＡ−４−２：第４２図に示されたサンドイッチ
構造において、帯部の一式が、前のＡ−５−１段階と全
く同じようにエツチングされる。第４６図に示された型
式の構造が得られる。
ステップＡ−５二λ：前段階で得られた帯部が、構造が
平面化されるように所望の半導体（Ｓｉ。
ＧａＡｓ、Ｉ　ｎＰなど）の選択的エピタキシーにより
満たされる。
ステップＡ−６−２：前段階で得られた構造の上に、均
一な層４が堆積される。この層４は、誘電体からなって
も、又ならなくてもよいが、以下の性質をもっている。
ニ 一層２の選択的侵食を可能とする。
所望の半導体材料の選択的堆積を可能とし、即ち、原理
的には、根元の気相について、Ａ−５−２段階の間に得
られたｌｉｔ結晶性半導体材料の種よりも高い核形成障
壁を有している。
このようにして得られた構造が第４５図に示されており
、そこでは基板は如何なる単結晶性の半導体でもよく、
上部シリカ層４は、上述された性質をもつ材料からなる
層によって置換えられる。
このステップの先からは、ステップ５（帯部４３゜４４
、及び４５の型の開口の形成）、ステップ６（層２００
の溶解）、ステップ７（選択的エビタミシー状態の下で
の強制的な横方向の成長）、及び主方法による後続の段
階が、薄い層を得て例えば第３１図、第３２図及び第４
４図に示されたような絶縁された薄い層の積み重ねを得
るように繰り返される。
第３の別の変形例によれば、平滑性及び最適な而粗さの
種々の理由のため、ステップＡ−３の間に層２００のよ
うなアモルファスシリコンを付着することは、殊に＋１
を結晶基板が高温（シリコンの酸化温度）を維持するこ
とができるならば、有用であろう。このような堆積の後
に、アモルファスシリコンの上部の酸化が、バンドのエ
ツチングの後に、第７図に示されたものと類似の構造を
得るように行なわれる。
第４７図に於いて、アモルファスシリコンの構造がわず
かにエツチング状態におかれることに注目されたい。
アモルファスシリコン（典型的には４５０℃で堆積され
た）の層の酸化動作（一般的には１０００℃で）の間、
このアモルファスシリコンの層は、シリコン／二酸化シ
リコンの界面が、非常に低い面粗さを依然と保持しなが
ら、再結晶し、多結晶シリコンを呈する。
このように、核形成バンドの選択的な充満のための動作
の間（ステップＡ−６−１又はステップＡ−５−２）　
、アモルファスシリコンの種から単結晶に変えると望ま
しくないやっかいないかなる横方向への成長をも阻止す
るために、単結晶に変えられたアモルファスシリコン層
２００をわずかなエツチング状態におくのが好ましい。
この点において、核形成バンドの垂直方向の成長は、単
結晶の種から横方向への自然の成長によって妨げられな
い。このことは、垂直方向の成長縁は、単結晶の種から
の横方向成長縁が核形成バンドの側壁に結合する前に層
３００のシリコン／二酸化シリコンの界面に到達するよ
うにエツチング状態が達成されるものと理解される。
核形成バンドが単結晶材料で選択的に満たされた後、上
述のステップＡ−７−１等は、所望の半導体材料がシリ
コンである場合、繰り返される。
第４の別の変形例は、層２００のようなシリコンまたは
他のアモルファス半導体の使用を伴って、先述のそれを
シリコン以外の他の半導体に拡張される。
第４２図の構造において（層２００はシリコンまたはア
モルファス半導体で作られている）、層３００の材料と
しては、第１に、シリコンまたは他のいかなるアモルフ
ァス半導体に関してすぐれたアクッキング選択性を有し
、第２に、所望の半導体材料、例えば、一般的に、半導
体基板１の面または結晶学的な主面より核形成のより高
い障壁を有した半導体材料の選択的な付着を容易にする
。そして核形成バンドは、第４７図のものに類似する構
造を得るようにエツチングされ、シリコンまたはアモル
ファス半導体もまたエツチング状態におかれるであろう
。
基板の特性と異なった特性を備える半導体材料は、選択
的なエピタキシによって、核形成ノくンドにおいて堆積
され、その結果、層３００に対応する部位を部分的にだ
け満たす。
第４図に類似の構造が示されている。ノくツシベーショ
ン層５００は、ユニット上に再付着される。
このパッシベーション層は、得られるべき非核形成の面
の状態にする層３００またはその他のいかなる材料のご
とき材料から作られるであろう。最後にバンドは、層５
００の材料において開放されており（−膜内な方法の第
５のステ・ノブの間のように）、その結果核形成バンド
に対してオフセ・ソトされている（第４８図）。
更に進んで、上述の如く、シリコンまたはアモルファス
゛１６導体（層２００）の化学的な分解のための及び基
板の特性とは異なる特性を有するか、あるいは有さす、
むき出しの種を用いた、単結晶半導体の横方向への成長
のための動作を行なうことが可能になる（−膜内な方法
の第６及び第７ステ・ノブ）。
一般的な方法の第１及び第２のステップを伴った別の方
法について述べる。以下のステ・ノブが行なわれる。
ステップＢ−３ニー材料のｑｉ−形成層２００が堆積さ
れる：単一形成層２００は一方では絶縁性に関し、他方
では層３００に関する（これの記述は以下に続く）すぐ
れたケミカルアタツキングの選択性を灯している。この
層２００はアモルファスシリコンであり、絶縁性であり
、金属あるいは他のポリイミドあるいは同等の材料であ
ろう。
ステップＢ−４：バンドのシステムは、前述の層におい
て、バンドの第１システムのエツチングによって基板を
自由におかれた空間でむき出しにすべくエツチングされ
る。この状態が第４９図に示されている。
層２００において作られたすきまは先に作られたすきま
の幅よりも小さい幅を有しており、これらの先に作られ
たすきまの中間に対称的に配置されている。
ステップＢ　−５：　１４１−形成層３００は前述の構
造上に再付着されている。この層３００は、すぐれたケ
ミカルアクッキングの選択性を材料２００と共に有し、
加えて「ペアレント」ガスフェイズに関して、基板の結
晶学的な主平面より高い核形成障壁を有する材料で作ら
れている。この状態は第５０図に図式的に示されている
。
この状態から出発して、−膜内な方法の第５のステップ
が繰返される。層２００は、−膜内な方法の第６ステツ
プにより分解され、選択的なエピタキシの条件ドで、基
板の上面によって形成された種を用い、所望の材料の薄
い層が、全く同様の一般的な方法の第７ステツプによっ
て再び成長される（第５１図参照）。
前記述が非限定的な具体例によって単に与えられるもの
であることは全く明らかである。他の変形例は本発明の
範囲を越えることなく予期されるであろう。半導体材料
の数値及び型は記述の説明のために単独に与えられた。
【図面の簡単な説明】
本発明の種々の目的及び特性は、添付された図を参照し
ながら、例として与えられ、下記の説明により、さらに
明確になるであろう： 第１図は、先行技術における構造の方法の例を示す。 第２図から第１３図までは、本発明による適例となる製
造方法の異なる段階を示す。 第１４図は、単結晶基板上に単結晶シリコン及び絶縁体
の交互層の製造方法の一例を示す。 第１５図から第１９図までは、本発明による製造方法の
発展の段階を示す。 第２０図は、本発明による単結晶材料の横方向成長及び
縦方向成長を示す。 第２１図は、複合■−■半導体型単結晶基板上の成長を
示す。 第２２図から第３１図までは、■−Ｖ型半導体基板の実
施例に対する本発明による方法の応用例を示す。 第３２図は、本発明により得られた単結晶層の絶縁のた
めの段階を示す。 第３３図から第４１図までは、本発明による方法の変形
例の異なる段階を示す。 第４２図から第４５図までは、本発明による方法の他の
変形例を示す。 第４６図から第４８図までは、第４２図から第４５図ま
でに示した変形例から導かれる、本発明による方法の変
形例を示す。 第４９図から第５１図までは、本発明による方法の他の
変形例を示す。 ｌ・・・・・・基板ウェーハ、２・・・・・・絶縁体層
、２０、２１．２２・・・・・・絶縁体、３０．３１．
３２・・・・・・多結晶体。

Claims (23)

    【特許請求の範囲】
  1. （１）化学的気相堆積法による成長によって半導体材料
    の少なくとも１つの単結晶薄層を形成するための方法で
    あって、結晶成長が、得ようとする薄層の半導体材料と
    同じ型の単結晶材料のシード上で開始され、且つ半導体
    材料とは区別される材料から成る２つの層間に制限され
    、その方法は用いられた堆積の条件下では核生成も半導
    体材料の堆積もこの区別される材料やこれら材料の露出
    表面では起こらず、この区別される材料やこれら材料の
    ２つの層間の間隔が得ようとする単結晶薄層の厚さを規
    定する方法。
  2. （２）単結晶半導体材料の少なくとも１つの層を単結晶
    半導体基板上に作られた第１の絶縁材料層の上に形成す
    る方法であって、該方法が次の諸段階、 （ａ）単結晶半導体基板の上に前記第１の絶縁材料層を
    作るための第１段階であって、前記第１の絶縁材料層は
    隣接の層に関して化学的侵食選択性を有し、且つ気相に
    露出しているその表面上へ前記気相の核種からの核生成
    も堆積も許さないものである該段階と、 （ｂ）第１の絶縁材料層に第１の開口のエッチングを行
    なう第２段階と、 （ｃ）第１の開口の中に及び前のエッチング段階の後で
    残っている絶縁層の部分の上に半導体材料の層を作る第
    ３段階であって、半導体材料の前記の層が開口の中では
    単結晶でありまた絶縁体上では多結晶である該段階と、 （ｄ）半導体材料層上に第２の絶縁材料層を作る第４段
    階と、 （ｅ）第２の絶縁材料層において、半導体材料層の多結
    晶部分上で終る少なくとも１つの第２の開口のエッチン
    グを行なう第５段階と、 （ｆ）多結晶半導体材料の化学的侵食のための第６段階
    であって、多結晶半導体材料のすべてを除き、且つでき
    れば単結晶材料を少しばかり侵食させるような該段階と
    、 （ｇ）多結晶材料の除去によって自由にされた空間の中
    に、単結晶半導体材料を気相から選択的に成長させるた
    めの第７段階と、 を含む方法。
  3. （３）−第２絶縁材料層に位置する第２の開口内にある
    単結晶の半導体材料の局部的エッチング又は酸化の第８
    段階であって、該絶縁材料が隣接の層に関して化学的侵
    食選択性を有し、且つ気相に露出しているその表面上へ
    前記気相の核種からの核生成も堆積も許さぬものである
    該段階と、−絶縁材料層及び酸化した単結晶半導体材料
    層の取り払いの第９段階と、 を含む特許請求の範囲第２項に記載の方法。
  4. （４）第１の開口に対応する帯域で、単結晶半導体材料
    の局部酸化の第１０段階を含む特許請求の範囲第３項に
    記載の方法。
  5. （５）第１０段階において酸化された半導体材料の侵食
    を行なうための第１１段階を含む特許請求の範囲第４項
    に記載の方法。
  6. （６）単結晶半導体材料の成長のための第７段階が、こ
    の材料が第２の開口の側面に到達したときに停止され、
    第７段階の後において、 −第２の絶縁材料層の絶縁体の侵食と除去のための第１
    ステージと、 −中間に挿入する材料の堆積のための第２ステージであ
    って、該材料が、第１の絶縁材料層並びに単結晶材料層
    に存在する開口内に引き続いて堆積される第３の絶縁体
    層に関して化学的侵食選択性を有しており、且つ構造の
    プレーナ化が得られる該第２ステージと、 −第３の絶縁体層の堆積のための第３ステージと、 −中間挿入の材料の上の第３の絶縁体層に第３の開口の
    エッチングを行なうための第４ステージと、 −第３の開口を通って中間挿入材料を除去するための第
    ５ステージと、 −第３の開口を通って単結晶半導体材料の選択的成長と
    エピタクシーを行なうための第６ステージと、 を含む特許請求の範囲第２項に記載の方法。
  7. （７）前記開口がバンドの形で作られる特許請求の範囲
    第１項に記載の方法。
  8. （８）侵食又は除去の各段階又はステージに続いて洗浄
    の段階が行なわれる特許請求の範囲第１項に記載の方法
    。
  9. （９）基板がシリコン、ガリウムヒ素 （ＧａＡｓ）、インジウムリン（ＩｎＰ）、III−Ｖ族
    化合物又はII−VI族化合物であって、半導体材料が同様
    な性質のものである特許請求の範囲第２項に記載の方法
    。
  10. （１０）絶縁体がシリカ（ＳｉＯ＿２）又は窒化シリコ
    ン（Ｓｉ＿３Ｎ＿４）である特許請求の範囲第９項に記
    載の方法。
  11. （１１）第７段階が、絶縁材料の上へ半導体材料が一面
    にひろがるようになされ、またこの第７段階の後では、
    半導体材料の機械的／化学的研摩の段階が絶縁材料の表
    面に至るまでなされ、それから研摩が、使用した化学的
    試薬の選択性によって自動的に停止するものである特許
    請求の範囲第２項に記載の方法。
  12. （１２）第３段階で作られる開口が配向されており、そ
    のため第７段階で作られる側方への成長のファセットが
    制限されない特許請求の範囲第２項に記載の方法。
  13. （１３）第１の開口に実質的に対応する帯域において、
    単結晶半導体材料の局部的エッチングを行なう第１０段
    階を含む特許請求の範囲第３項に記載の方法。
  14. （１４）−単結晶半導体基板に所定の高さのメサを作る
    ための第１段階と、 −メサ間において基板上に、その厚味がメサの厚さより
    も小さい誘電材料の堆積を行なう第２段階と、 −誘電材料の上に中間挿入材料の堆積を行なう第３段階
    であって、該中間挿入材料が、誘電材料並びに続いて堆
    積される上部材料層に関して化学的侵食選択性を有し、
    且つその厚さは誘電材料の厚さへのその付加がメサの高
    さと等しくなるようなものである該第３段階と、 −メサのすべて並びに中間挿入材料のすべての上への被
    覆材料層の堆積のための第４段階であって、該被覆材料
    が、有機材料に関して化学的侵食選択性を有し、且つ露
    出している前記被覆材料表面上へ気相の核種からの核生
    成も堆積も許さないものである該段階と、 −中間挿入材料上で終わる帯域で、被覆材料層に開口を
    作るための第５段階と、 −開口を通って中間挿入材料を除去するための第６段階
    と、 −開口を通って、基板と同様な性質の単結晶半導体材料
    の気相における選択的成長のための第７段階と、 を含む特許請求の範囲第１項に記載の方法。
  15. （１５）基板がシリコン、ガリウムヒ素 （ＧａＡｓ）、インジウムリン（ＩｎＰ）、III−Ｖ族
    化合物又はII−VI族化合物で作られる特許請求の範囲第
    １４項に記載の方法。
  16. （１６）−単結晶半導体基板の上に、誘電材料層により
    作られる少なくとも１つのバンドと、半導体の中間挿入
    材料層と、絶縁性被覆材料層とを形成する第１段階であ
    って、該被覆材料が、隣接する層に関して化学的侵食選
    択性を有し、且つ気相に露出しているその表面上へ前記
    気相の核種からの核生成も堆積も許さないものである該
    段階と、−基板上で且つ前記バンドにより占有されてい
    ない帯域で、単結晶半導体材料の成長を行なうための第
    ２段階と、 −この単結晶半導体材料の酸化のための第３段階と、 −被覆層に開口を作るための第４段階であって、該被覆
    層が、隣接する層に関して化学的侵食選択性を有し、且
    つ気相に露出しているその表面上へ前記気相の核種から
    の核生成も堆積も許さないものである該段階と、 −前記開口を通って半導体の中間挿入材料層の除去を行
    なうための第５段階と、 −前記開口を通って単結晶半導体材料の選択的成長を行
    なわせるための第６段階と、 を含む特許請求の範囲第１項に記載の方法。
  17. （１７）第１段階が基板上で、誘電材料の唯１つの層を
    もつバンド並びに半導体の中間挿入材料の１つの層を作
    ることを提供するものであり、第３段階が被覆層の堆積
    を提供するものであって、該被覆層が、隣接する層に関
    して化学的侵食選択性を有し、且つ全構造において気相
    に露出しているその表面へ前記気相の核種からの核生成
    も堆積も許さないものである特許請求の範囲第１６項に
    記載の方法。
  18. （１８）第２段階が、半導体の中間挿入材料層のエッチ
    ングのための予備段階を提供するものである特許請求の
    範囲第１７項に記載の方法。
  19. （１９）−誘電材料の少なくとも１つのバンドを基板の
    上に作るための第１段階と、 −これらのバンドを、他の材料に関して化学的侵食選択
    性をもつ半導体の中間挿入材料で塗布するための第２段
    階と、 −かくして得られたユニットを被覆材料で塗布するため
    の第３段階であって、該被覆材料が、隣接する層に関し
    て化学的侵食選択性を有し、且つ気相に露出しているそ
    の表面へ前記気相の核種からの核生成も堆積も許さない
    ものである該段階と、−誘電材料のバンド上の被覆材料
    に開口を作るための第４段階と、 −開口を通って半導体の中間挿入材料を除去するための
    第５段階と、 −開口を通って単結晶半導体材料の選択的成長とエピタ
    クシーを行なうための第６段階と、を含む特許請求の範
    囲第１項に記載の方法。
  20. （２０）それ以降において、半導体材料とは区別される
    材料によって限定される容積の少なくとも１つの空洞を
    作り、前記空洞はすでに作られている半導体材料の層と
    連通するものであり、それがためすでに作られている半
    導体材料層から、半導体材料の単結晶薄層の少なくとも
    １つの別の成長が達成されるものである特許請求の範囲
    第１項に記載の方法。
  21. （２１）中間挿入材料が有機性である特許請求の範囲第
    １４項に記載の方法。
  22. （２２）中間挿入材料がポリイミド又はポリマーである
    特許請求の範囲第２１項に記載の方法。
  23. （２３）中間挿入材料が鉱物質である特許請求の範囲第
    １４項に記載の方法。
JP1086703A 1988-04-05 1989-04-05 単結晶半導体材料層及び絶縁材料層の交番の形成方法 Expired - Lifetime JP2889588B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8804437 1988-04-05
FR8804437A FR2629636B1 (fr) 1988-04-05 1988-04-05 Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant

Publications (2)

Publication Number Publication Date
JPH01300514A true JPH01300514A (ja) 1989-12-05
JP2889588B2 JP2889588B2 (ja) 1999-05-10

Family

ID=9364938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1086703A Expired - Lifetime JP2889588B2 (ja) 1988-04-05 1989-04-05 単結晶半導体材料層及び絶縁材料層の交番の形成方法

Country Status (5)

Country Link
US (1) US4952526A (ja)
EP (1) EP0336830B1 (ja)
JP (1) JP2889588B2 (ja)
DE (1) DE68917350T2 (ja)
FR (1) FR2629636B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021771A (ja) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> トレンチ内に側方に成長させられるエピタキシャル材料及びその製造方法
JP2007311607A (ja) * 2006-05-19 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法
JP2017508271A (ja) * 2013-12-12 2017-03-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645345A1 (fr) * 1989-03-31 1990-10-05 Thomson Csf Procede de modulation dirigee de la composition ou du dopage de semi-conducteurs, notamment pour la realisation de composants electroniques monolithiques de type planar, utilisation et produits correspondants
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
FR2666172B1 (fr) * 1990-08-24 1997-05-16 Thomson Csf Transistor de puissance et procede de realisation.
FR2667617B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de croissance de couches heteroepitaxiales.
FR2675951B1 (fr) * 1991-04-23 1997-08-29 Thomson Csf Structure de jonction josephson.
DE59209271D1 (de) * 1991-09-23 1998-05-14 Siemens Ag Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor
FR2682128B1 (fr) * 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5266517A (en) * 1991-12-17 1993-11-30 Texas Instruments Incorporated Method for forming a sealed interface on a semiconductor device
US5424241A (en) * 1992-08-21 1995-06-13 Smiths Industries Aerospace & Defense Systems, Inc. Method of making a force detecting sensor
US5302544A (en) * 1992-12-17 1994-04-12 Eastman Kodak Company Method of making CCD having a single level electrode of single crystalline silicon
US5796119A (en) * 1993-10-29 1998-08-18 Texas Instruments Incorporated Silicon resonant tunneling
JPH10308165A (ja) * 1997-03-04 1998-11-17 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
US5970367A (en) * 1997-10-01 1999-10-19 Wanlass; Frank M. Double damascene pattering of silcon-on-insulator transistors
EP1071143A4 (en) * 1997-12-08 2004-06-30 Mitsubishi Cable Ind Ltd GaN-BASED SEMICONDUCTOR LIGHT DEVICE AND METHOD FOR PRODUCING A GaN-BASED CRYSTAL
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
DE19845787A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
US6291363B1 (en) 1999-03-01 2001-09-18 Micron Technology, Inc. Surface treatment of DARC films to reduce defects in subsequent cap layers
DE19941147A1 (de) * 1999-08-30 2001-03-22 Infineon Technologies Ag Epitaxieschicht und Verfahren zu ihrer Herstellung
US6265322B1 (en) * 1999-09-21 2001-07-24 Agere Systems Guardian Corp. Selective growth process for group III-nitride-based semiconductors
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP2001168028A (ja) * 1999-12-03 2001-06-22 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
JP2001176805A (ja) * 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6680229B2 (en) 2001-01-26 2004-01-20 Micron Technology, Inc. Method for enhancing vertical growth during the selective formation of silicon, and structures formed using same
US20020105057A1 (en) * 2001-02-02 2002-08-08 Vyvoda Michael A. Wafer surface that facilitates particle removal
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US6992365B2 (en) * 2001-10-12 2006-01-31 Ovonyx, Inc. Reducing leakage currents in memories with phase-change material
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US6831350B1 (en) 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
KR20060130206A (ko) * 2004-03-19 2006-12-18 닛코킨조쿠 가부시키가이샤 화합물 반도체 기판
US20060264544A1 (en) * 2005-05-17 2006-11-23 Arnold Lustiger Cloth-like fiber reinforced polypropylene compositions and method of making thereof
US7801406B2 (en) 2005-08-01 2010-09-21 Massachusetts Institute Of Technology Method of fabricating Ge or SiGe/Si waveguide or photonic crystal structures by selective growth
EP1935028B1 (en) * 2005-09-12 2019-11-13 Nissan Motor Company Limited Semiconductor device and method of manufacturing the same
FR2896337A1 (fr) * 2006-01-17 2007-07-20 St Microelectronics Crolles 2 Procede de realisation d'une couche monocristalline sur une couche dielectrique
FR2900277B1 (fr) * 2006-04-19 2008-07-11 St Microelectronics Sa Procede de formation d'une portion monocristalline a base de silicium
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US20110147883A1 (en) 2009-12-23 2011-06-23 Infineon Technologies Austria Ag Semiconductor body with a buried material layer and method
US8227304B2 (en) 2010-02-23 2012-07-24 International Business Machines Corporation Semiconductor-on-insulator (SOI) structure and method of forming the SOI structure using a bulk semiconductor starting wafer
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
WO2014144698A2 (en) 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
US9330959B2 (en) * 2014-04-13 2016-05-03 Texas Instruments Incorporated Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation
TWI671800B (zh) 2014-04-16 2019-09-11 耶魯大學 獲得平面的半極性氮化鎵表面的方法
US9978589B2 (en) 2014-04-16 2018-05-22 Yale University Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
US9620360B1 (en) 2015-11-27 2017-04-11 International Business Machines Corporation Fabrication of semiconductor junctions
KR20190038639A (ko) 2016-08-12 2019-04-08 예일 유니버시티 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
CN110676318A (zh) * 2019-11-14 2020-01-10 广东致能科技有限公司 一种半导体器件及其制造方法
FR3128818A1 (fr) * 2021-11-02 2023-05-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de croissance verticale d’un matériau III-V

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1639581B1 (de) * 1965-10-06 1970-01-15 Telefunken Patent Verfahren zum Herstellen einer Halbleiteranordnung
US4619033A (en) * 1985-05-10 1986-10-28 Rca Corporation Fabricating of a CMOS FET with reduced latchup susceptibility
US4725112A (en) * 1985-08-06 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Buried undercut mesa-like waveguide
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
DE3604260A1 (de) * 1986-02-11 1987-08-13 Max Planck Gesellschaft Fluessigkeitsepitaxieverfahren
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021771A (ja) * 1998-04-17 2000-01-21 Hewlett Packard Co <Hp> トレンチ内に側方に成長させられるエピタキシャル材料及びその製造方法
JP2007311607A (ja) * 2006-05-19 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法
JP2017508271A (ja) * 2013-12-12 2017-03-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造
US10727051B2 (en) 2013-12-12 2020-07-28 Elpis Technologies Inc. Semiconductor nanowire fabrication

Also Published As

Publication number Publication date
US4952526A (en) 1990-08-28
FR2629636A1 (fr) 1989-10-06
FR2629636B1 (fr) 1990-11-16
DE68917350T2 (de) 1995-01-05
JP2889588B2 (ja) 1999-05-10
EP0336830B1 (fr) 1994-08-10
DE68917350D1 (de) 1994-09-15
EP0336830A1 (fr) 1989-10-11

Similar Documents

Publication Publication Date Title
JPH01300514A (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
US4999314A (en) Method for making an alternation of layers of monocrystalline semiconducting material and layers of insulating material
US5294564A (en) Method for the directed modulation of the composition or doping of semiconductors, notably for the making of planar type monolithic electronic components, use of the method and corresponding products
US9379204B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
US5360754A (en) Method for the making heteroepitaxial thin layers and electronic devices
US5447117A (en) Crystal article, method for producing the same and semiconductor device utilizing the same
US5363793A (en) Method for forming crystals
US5690736A (en) Method of forming crystal
US7749817B2 (en) Single-crystal layer on a dielectric layer
US5262348A (en) Method for the growing of heteroepitaxial layers within a confinement space
AU631117B2 (en) Method for forming crystal
JPS61188927A (ja) 化合物半導体装置
EP0365166B1 (en) Crystal article and method for forming same
US11735418B2 (en) Method for forming semiconductor layers
EP0455981A1 (en) Method of forming crystals
JPH0590612A (ja) 半導体細線形成方法
JP2659745B2 (ja) ▲ｉｉｉ▼−ｖ族化合物結晶物品およびその形成方法
JPS60145625A (ja) 半導体装置の製造方法
JPH0258248A (ja) 半導体装置の製造方法
JPS6112018A (ja) 半導体装置の製造方法
JP2819556B2 (ja) 半導体レーザの製造方法
EP0289117B1 (en) Method of forming crystals on a substrate
JPS61220321A (ja) 選択気相成長方法
JPS60109270A (ja) 半導体装置の製造方法
JPS62154721A (ja) 半導体単結晶薄膜の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11