JPS60145625A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60145625A
JPS60145625A JP215684A JP215684A JPS60145625A JP S60145625 A JPS60145625 A JP S60145625A JP 215684 A JP215684 A JP 215684A JP 215684 A JP215684 A JP 215684A JP S60145625 A JPS60145625 A JP S60145625A
Authority
JP
Japan
Prior art keywords
film
substrate
gaas
exposed
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP215684A
Other languages
English (en)
Inventor
Yasunobu Nashimoto
梨本 泰信
Keiji Shimizu
清水 啓次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP215684A priority Critical patent/JPS60145625A/ja
Publication of JPS60145625A publication Critical patent/JPS60145625A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造方法に関し、特に分子線エピ
タキシャル法を用いて半導体基板上に主にバンドギャッ
プが1.4eV以上の化合物半勇体を多結晶領域と単結
晶領域に分けて選択的に結晶成長させる方法の改善に関
するものである。
〔従来技術〕
化合物半導体集積回路においても、シリコン集積回路と
同様に個々の能動もしくは受動素子を電気的に分離する
必要があるが、半導体基板上に活性領域をエピタキシャ
ル結晶成長させる際、同時に上記の分離領域を形成する
方法が、近年進歩の著しい分子性エピタキシー法を用い
た技術として提案されでいる。
例えば、A−Y−ChoらがJ、Appl、Phys・
、■01・46.783〜785(1975)に発表し
ている方法は、単結晶GaAs基板上にシリコン酸化膜
(Si02)k形成し、周知のフォトリソグラフ技術を
用いて、シリコン酸化膜に選択的に窓をあけ、その後、
分子線エピタキシー法を用いて基板上にGaAsの結晶
成長を行っている。この方法によると、シリコン酸化膜
上には多結晶のGaAsが成長し、基板のG a A 
s表面が露出した部分には単結晶のGaAsがエピタキ
シャル成長する。このようにし1成長した多結晶GaA
sは、1018i’の高密度にドナー不純物をドーピン
グしても106Ω11cIrL以上の高抵抗率を保つこ
とができる。したがって、エピタキシャル結晶成長した
単結晶GaAs活性層部分は高抵抗率の多結晶GaAs
によって電気的に分離できる。
なお、この方法に用いたシリコン酸化膜はその上の単結
晶の成長を妨げるものであるからアモルファス状物質で
あれは、他の物質に置き替えることができ、例えばシリ
コン窒化膜(8izNy)やGaAsを酸化させた膜等
がある。
しかし、この方法では、一般的にシリコン酸化膜の選択
的な窓あけに周知のフォトリングラフ法を用いるが、こ
れに用いたフォトレジストを除去する際に7オトレジス
トの成分である炭化水素の半導体基板表面への汚染が避
は難く、このため、この方法で製造したエピタキシャル
結晶は、上記の炭化水素が分解した炭素のために通常の
分子線エピタキシー法で得られる結晶よシも欠陥が多く
、結晶性の劣るものであった。
〔発明の目的〕
本発明の目的は、分子線エピタキシー法を用いて品質の
高いエピタキシャル単結晶層を選択的に得る方法を提供
することにある。
〔発明の構成〕
本発明は、半導体基板上に形成したアモルファス状物質
膜を周知のフォトリングラフ法で選択的にエツチングす
る時に、フォトレジス[[−マスクとして、その膜を半
導体基板の表面が露出するまで完全にエツチングしない
で薄く残し、との瀞く残った膜を半導体基板へのフォト
レジストによる炭化水素汚染からの保dφ膜にするもの
である。すなわち、この膜を残したままフォトレジスl
r除去し、表面全体を酸素プラズマで完全にクリーニン
グした抜この薄く残った膜をエツチングして取シ除く。
この時フォトレジストで覆われていた部分の膜厚に比較
してこの薄い膜の膜厚を充分薄くしておけば、表面から
等方的なエツチングを行なうことで、フォトレジストで
覆われていた部分のアモルファス状物質膜のみを選択的
に残すことができる。
以上の工程を行なうと、エピタキシャル成長を行なう半
導体基板表面への炭化水素の汚染は完全に避けることが
でき、その上に分子線エピタキシー法で形成する半導体
エピタキシャル結晶は結晶性の良いものが得られる。
〔実施例〕
次に、図面を用いて本発明の一実施例について詳細に説
明する。
第1図から第3図は本発明の一実施例を示し、特に半絶
縁性単結晶のGaAs基板上に高抵抗率の多結晶GaA
s領域によって電気的に分離されたGaAsの単結晶領
域を形成する場合を、工程順に示したものである。
ます、硫酸と過酸化水素と水の混合液を用いて表面會エ
ツチングして研摩によるダメージ層會取シ除いた半絶縁
性単結晶のG a A s基板1上にアモルファス状物
質として8i02膜2を2000A程度の厚さに周知の
CVD法を用いて形成する。第1図に示す様に、その後
周知のフォトリングラフ法を用いて選択的にフォトレジ
スト3に窓を形成し、このフォトレジスト3をマスクに
し1.8i02膜2をその表面から1500A程度の深
さまでCF4糸のガスを用いたりアクティブイオンエツ
チング法又は弗化水素酸系のエツチング液によってアッ
シングする。次いで、フォトレジスト3を壱機溶剤を用
いて除去し、その後、酸素ガスによるプラズマアッシン
グを行ない基板の表面から完全に炭化水素を除去する。
しかる彼に第2図に示す様に、G a A s基&1の
表面が露出するまで弗化水素酸系のエツチング液を用い
て、基板表面から等方的に5jOzll’j’12にエ
ツチングする。5102膜2の厚さのそがいによシ基板
1が選択的に露出する。
この彼、分子線エピタキシー法によj7GaAsの結晶
成長を行なうと、第3図に示す椋に、Si02膜2上の
GaAs層4は多結晶となシ、GaAs基板1の表面が
露出した部分の上のGaAs層5は単結晶となる。
以上の工程を径ると、フォトレジスト3を除去する際に
は、GaAs単結晶を選択的に成長させる領域にも51
02膜2が500A程度の厚さ残っており、この膜によ
ってフォトレジスト3の成分であるところの炭化水素が
GaAs基板1表面へ接触してGaAs基鈑1の表面が
炭化水素で汚染されることを防ぐことができる。しそが
って単結晶領域のGaAs層5は欠陥が少なく結晶性の
優れたものとなる。
この実施例で明らかな様に本発明を用いると分子線エピ
タキシー法によシ結晶性の良い選択エピタキシャル結晶
の成長が実現できる0
【図面の簡単な説明】
第1図から第3図は本発明の一実施例による製造工程を
説明する断面図である。 1・・・・・・G a A s基板、2・・・・・・8
i01膜、3・・・・・・フォトレジスト、4・・・G
aAs層(多結晶領域)、5・・・・・・GaAs (
単結晶領域)代理人 弁理士 内 原 晋1.1) (、シ

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上にアモルファス状物質膜を形成し、その所
    望の部分を選択的に除去して該半導体基板の表面を露出
    させ、その露出した部分に半導体結晶をエピタキシャル
    成長させる半導体装置の製造方法においで、前記アモル
    ファス状物質膜の前記地望の部分を選択的に除去する際
    に、前記所望の部分を半導体基板の表面が露出しない深
    さまで選択的にエツチングし、次いで、アモルファス状
    物質膜の選択エツチング用マスク全除去し、しかる後に
    、前記所望の部分における残ったアモルファス状物質膜
    を前記半導体基板の表面が露出するまでエツチングする
    ことを特徴とする半導体装置の製造方法。
JP215684A 1984-01-10 1984-01-10 半導体装置の製造方法 Pending JPS60145625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP215684A JPS60145625A (ja) 1984-01-10 1984-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP215684A JPS60145625A (ja) 1984-01-10 1984-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60145625A true JPS60145625A (ja) 1985-08-01

Family

ID=11521485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP215684A Pending JPS60145625A (ja) 1984-01-10 1984-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60145625A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4886153A (en) * 1986-10-16 1989-12-12 Kabushiki Kaisha Daikin Seisakusho Cooling mechanism of a clutch cover assembly
US4923046A (en) * 1986-10-15 1990-05-08 Kabushiki Kaisha Daikin Seisakusho Cooling mechanism of a clutch cover assembly
US5952245A (en) * 1989-02-27 1999-09-14 Hitachi, Ltd. Method for processing samples
US6989228B2 (en) 1989-02-27 2006-01-24 Hitachi, Ltd Method and apparatus for processing samples

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4923046A (en) * 1986-10-15 1990-05-08 Kabushiki Kaisha Daikin Seisakusho Cooling mechanism of a clutch cover assembly
US4886153A (en) * 1986-10-16 1989-12-12 Kabushiki Kaisha Daikin Seisakusho Cooling mechanism of a clutch cover assembly
US5952245A (en) * 1989-02-27 1999-09-14 Hitachi, Ltd. Method for processing samples
US6989228B2 (en) 1989-02-27 2006-01-24 Hitachi, Ltd Method and apparatus for processing samples
US7132293B2 (en) 1989-02-27 2006-11-07 Hitachi, Ltd. Method and apparatus for processing samples

Similar Documents

Publication Publication Date Title
US6597057B2 (en) Epitaxial growth in a silicon-germanium semiconductor device with reduced contamination
US5948161A (en) Method of fabricating a semiconductor device and method of cleaning a crystalline semiconductor surface
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
US4615762A (en) Method for thinning silicon
EP0159252B1 (en) Process for the production of semiconductor devices by using silicon-on-isolation techniques
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
US6171512B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
EP0449589A1 (en) Method of producing a SOI structure
JP2785918B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JP2690412B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPS60145625A (ja) 半導体装置の製造方法
JP2000021778A (ja) エピタキシャル成長方法
JPH05267270A (ja) 多孔質半導体の作成方法及び多孔質半導体基板
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JPS60193324A (ja) 半導体基板の製造方法
JPH0774109A (ja) 化合物半導体基板および半導体基板の再利用法
JPS6112018A (ja) 半導体装置の製造方法
JPH1079498A (ja) Soi基板の製造方法
JPH05121321A (ja) シリコンの結晶成長法
JPH0258248A (ja) 半導体装置の製造方法
JPH0513327A (ja) 単結晶シリコン膜の形成方法
JP3143188B2 (ja) エピタキシャル成長方法
JPH0626181B2 (ja) 半導体基板の製造方法
JP2001102303A (ja) 化合物半導体基板の製造方法