JP2001102303A - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JP2001102303A JP2001102303A JP27535299A JP27535299A JP2001102303A JP 2001102303 A JP2001102303 A JP 2001102303A JP 27535299 A JP27535299 A JP 27535299A JP 27535299 A JP27535299 A JP 27535299A JP 2001102303 A JP2001102303 A JP 2001102303A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- mask
- layer
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【課題】 結晶性が劣化したり、成長時間が長くなると
いう従来方法の問題点を解消した化合物半導体基板の製
造方法を提供する。 【解決手段】 Ｓｉ（１００）単結晶基板１′上に第１
の化合物半導体層３とマスクを形成し、このマスクに幅
Ｌ１＝５〜１０μｍで間隔Ｌ２＝５〜１０μｍの透孔部
を前記Ｓｉ（１００）単結晶基板の［０１１］方向に対
して１５°〜４５°の傾きをもって形成し、次いで第１
のマスク４の透孔部からマスク上にかけて、第２の化合
物半導体層５、およびキャップ層を形成し、次いで前記
第１のマスク上の前記第２の化合物半導体層、およびキ
ャップ層に、幅Ｌ３が前記間隔Ｌ２より小さく、間隔Ｌ
４が前記幅Ｌ１より大きいスリットを形成して前記第１
のマスクを露出させ、次いで前記化合物半導体層を酸化
した後に前記キャップ層を除去し、次いで前記第２の化
合物半導体層のスリット内に第３の化合物半導体層８を
形成する化合物半導体基板の製造方法。
いう従来方法の問題点を解消した化合物半導体基板の製
造方法を提供する。 【解決手段】 Ｓｉ（１００）単結晶基板１′上に第１
の化合物半導体層３とマスクを形成し、このマスクに幅
Ｌ１＝５〜１０μｍで間隔Ｌ２＝５〜１０μｍの透孔部
を前記Ｓｉ（１００）単結晶基板の［０１１］方向に対
して１５°〜４５°の傾きをもって形成し、次いで第１
のマスク４の透孔部からマスク上にかけて、第２の化合
物半導体層５、およびキャップ層を形成し、次いで前記
第１のマスク上の前記第２の化合物半導体層、およびキ
ャップ層に、幅Ｌ３が前記間隔Ｌ２より小さく、間隔Ｌ
４が前記幅Ｌ１より大きいスリットを形成して前記第１
のマスクを露出させ、次いで前記化合物半導体層を酸化
した後に前記キャップ層を除去し、次いで前記第２の化
合物半導体層のスリット内に第３の化合物半導体層８を
形成する化合物半導体基板の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は化合物半導体基板の
製造方法に関し、特にＭＥＳＦＥＴ、ＨＥＭＴ、ＬＥ
Ｄ、ＬＤ等の化合物半導体素子に用いられる化合物半導
体基板の製造方法に関する。
製造方法に関し、特にＭＥＳＦＥＴ、ＨＥＭＴ、ＬＥ
Ｄ、ＬＤ等の化合物半導体素子に用いられる化合物半導
体基板の製造方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】Ｓｉ
基板上にＧａＡｓ層をヘテロエピタキシャル成長させる
場合、ＧａＡｓとＳｉの格子不整合と熱膨張率の差に起
因する転位欠陥が成長界面から発生し、ＧａＡｓ層の上
部まで伝播する。光デバイスにおいて、転位欠陥は再結
合中心として働くため、少数キャリアの寿命を減少す
る。また、電子デバイスでは動作層若しくは形成された
電極と基板との間の電気的な分離を妨げ、リーク電流や
寄生容量を発生するため、デバイス特性を劣化させる。
基板上にＧａＡｓ層をヘテロエピタキシャル成長させる
場合、ＧａＡｓとＳｉの格子不整合と熱膨張率の差に起
因する転位欠陥が成長界面から発生し、ＧａＡｓ層の上
部まで伝播する。光デバイスにおいて、転位欠陥は再結
合中心として働くため、少数キャリアの寿命を減少す
る。また、電子デバイスでは動作層若しくは形成された
電極と基板との間の電気的な分離を妨げ、リーク電流や
寄生容量を発生するため、デバイス特性を劣化させる。
【０００３】ＭＯＣＶＤ装置やＭＢＥ装置を用いてＧａ
Ａｓバッファ層を形成する場合において、転位欠陥密度
を低減させるための技術として、２ｓｔｅｐ成長、熱サ
イクル、歪み超格子（ＳＬＳ）構造、あるいはＥＬＯ
（Epitaxial Lateral Overgrowth）などが提案されてい
る。
Ａｓバッファ層を形成する場合において、転位欠陥密度
を低減させるための技術として、２ｓｔｅｐ成長、熱サ
イクル、歪み超格子（ＳＬＳ）構造、あるいはＥＬＯ
（Epitaxial Lateral Overgrowth）などが提案されてい
る。
【０００４】しかし、Ｓｉ基板上に形成した光・電子デ
バイスでは、ＧａＡｓ基板上に形成した光・電子デバイ
スに比べるとデバイス特性が劣る。これは欠陥密度の低
減が不十分なためである。
バイスでは、ＧａＡｓ基板上に形成した光・電子デバイ
スに比べるとデバイス特性が劣る。これは欠陥密度の低
減が不十分なためである。
【０００５】２ｓｔｅｐ成長、熱サイクル、歪み超格子
（ＳＬＳ）構造などの直接成長法では、これらの手法を
組み合わせても転位密度は８×１０5個ｃｍ― 2までにし
か低減できない（例えば特開平７−１０６２４５号公
報）。
（ＳＬＳ）構造などの直接成長法では、これらの手法を
組み合わせても転位密度は８×１０5個ｃｍ― 2までにし
か低減できない（例えば特開平７−１０６２４５号公
報）。
【０００６】一方、ＥＬＯは、図８に示すように、Ｓｉ
基板１上にＳｉＯ2などから成るマスク２を形成し、そ
のマスク２に透孔部２ａを形成して露出させた下地Ｓｉ
をＧａＡｓ成長の種として第１のＧａＡｓ層３をＳｉ基
板１に対して縦方向（垂直）に成長させ、この第１のＧ
ａＡｓ層３がマスク２の厚みと同じになった後に、横方
向へ成長させる手法である（例えば特開平５−２５９０
７１号公報）。このとき、透孔部２ａの上部以外には転
位が伝播しないため、マスク２の上部の成長層では転位
密度が１×１０6ｃｍ― 2以下の結晶性の良いＧａＡｓ層
を得ることができる。さらに、透孔部２ａの上部の結晶
性の悪いＧａＡｓ層上に第２のマスク２’を形成し、結
晶性の良いマスク２上のＧａＡｓ層を第２のＧａＡｓ層
の成長のシード（種）として用いて再びＥＬＯを行う
と、基板全面で結晶性の良いＧａＡｓ層を得ることがで
きる。
基板１上にＳｉＯ2などから成るマスク２を形成し、そ
のマスク２に透孔部２ａを形成して露出させた下地Ｓｉ
をＧａＡｓ成長の種として第１のＧａＡｓ層３をＳｉ基
板１に対して縦方向（垂直）に成長させ、この第１のＧ
ａＡｓ層３がマスク２の厚みと同じになった後に、横方
向へ成長させる手法である（例えば特開平５−２５９０
７１号公報）。このとき、透孔部２ａの上部以外には転
位が伝播しないため、マスク２の上部の成長層では転位
密度が１×１０6ｃｍ― 2以下の結晶性の良いＧａＡｓ層
を得ることができる。さらに、透孔部２ａの上部の結晶
性の悪いＧａＡｓ層上に第２のマスク２’を形成し、結
晶性の良いマスク２上のＧａＡｓ層を第２のＧａＡｓ層
の成長のシード（種）として用いて再びＥＬＯを行う
と、基板全面で結晶性の良いＧａＡｓ層を得ることがで
きる。
【０００７】しかしながら、従来のＥＬＯには、エピタ
キシャル成長を途中で中断してＳｉＯ2やＳｉＮX等の第
２のマスク２’を再度形成すること、および横方向への
成長が縦方向への成長に比べて遅いことから、成長時間
が長くなり、生産性が悪いという問題がある。
キシャル成長を途中で中断してＳｉＯ2やＳｉＮX等の第
２のマスク２’を再度形成すること、および横方向への
成長が縦方向への成長に比べて遅いことから、成長時間
が長くなり、生産性が悪いという問題がある。
【０００８】本発明はこのような従来の問題点に鑑みて
なされたものであり、結晶性が劣化したり、成長時間が
長くなるという従来方法の問題点を解消した化合物半導
体基板の製造方法を提供することを目的とするものであ
る。
なされたものであり、結晶性が劣化したり、成長時間が
長くなるという従来方法の問題点を解消した化合物半導
体基板の製造方法を提供することを目的とするものであ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る化合物半導体基板の製造方法では、
Ｓｉ（１００）単結晶基板上に形成したマスクの透孔部
からマスク上にかけて化合物半導体層をヘテロエピタキ
シャル成長させる化合物半導体基板の製造方法におい
て、前記Ｓｉ（１００）単結晶基板上に第１の化合物半
導体層と厚さ０．１〜１．０μｍのマスクを形成し、こ
のマスクに幅Ｌ１＝５〜１０μｍで間隔Ｌ２＝５〜１０
μｍの透孔部を前記Ｓｉ（１００）単結晶基板の［０１
１］方向に対して１５°〜４５°の傾きをもって形成
し、次いで前記第１のマスクの透孔部からマスク上にか
けて、厚さ１．０μｍ以上の第２の化合物半導体層、厚
さ０．０５μｍ〜０．１μｍのＡｌXＧａ1 ― XＡｓ
（０．９≦Ｘ≦１）層、および厚さ０．００５μｍ〜
０．０１μｍのキャップ層を形成し、次いで前記第１の
マスク上の前記第２の化合物半導体層、ＡｌXＧａ1 ― X
Ａｓ（０．９≦Ｘ≦１）層、およびキャップ層に、幅Ｌ
３が前記間隔Ｌ２より小さく、間隔Ｌ４が前記幅Ｌ１よ
り大きいスリットを形成して前記第１のマスクを露出さ
せ、次いで前記ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）
層を酸化した後に前記キャップ層を除去し、次いで前記
第２の化合物半導体層のスリット内に第３の化合物半導
体層を形成する。
に、請求項１に係る化合物半導体基板の製造方法では、
Ｓｉ（１００）単結晶基板上に形成したマスクの透孔部
からマスク上にかけて化合物半導体層をヘテロエピタキ
シャル成長させる化合物半導体基板の製造方法におい
て、前記Ｓｉ（１００）単結晶基板上に第１の化合物半
導体層と厚さ０．１〜１．０μｍのマスクを形成し、こ
のマスクに幅Ｌ１＝５〜１０μｍで間隔Ｌ２＝５〜１０
μｍの透孔部を前記Ｓｉ（１００）単結晶基板の［０１
１］方向に対して１５°〜４５°の傾きをもって形成
し、次いで前記第１のマスクの透孔部からマスク上にか
けて、厚さ１．０μｍ以上の第２の化合物半導体層、厚
さ０．０５μｍ〜０．１μｍのＡｌXＧａ1 ― XＡｓ
（０．９≦Ｘ≦１）層、および厚さ０．００５μｍ〜
０．０１μｍのキャップ層を形成し、次いで前記第１の
マスク上の前記第２の化合物半導体層、ＡｌXＧａ1 ― X
Ａｓ（０．９≦Ｘ≦１）層、およびキャップ層に、幅Ｌ
３が前記間隔Ｌ２より小さく、間隔Ｌ４が前記幅Ｌ１よ
り大きいスリットを形成して前記第１のマスクを露出さ
せ、次いで前記ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）
層を酸化した後に前記キャップ層を除去し、次いで前記
第２の化合物半導体層のスリット内に第３の化合物半導
体層を形成する。
【００１０】
【作用】上記のように、Ｓｉ（１００）単結晶基板上
に、第１の化合物半導体層を設け、その上に第１のマス
クを形成した後、ＡｌXＧａ1 ― XＡｓ（０．９＜Ｘ＜
１）層を含む第２の化合物半導体層を積層する。このと
き、第１のマスクを形成するにあたり、Ｓｉ（１００）
単結晶基板の［０１１］方向に対して、１５°〜４５°
に傾けることで横方向の成長速度を大きくし、成長時間
を短くすることが可能となる。
に、第１の化合物半導体層を設け、その上に第１のマス
クを形成した後、ＡｌXＧａ1 ― XＡｓ（０．９＜Ｘ＜
１）層を含む第２の化合物半導体層を積層する。このと
き、第１のマスクを形成するにあたり、Ｓｉ（１００）
単結晶基板の［０１１］方向に対して、１５°〜４５°
に傾けることで横方向の成長速度を大きくし、成長時間
を短くすることが可能となる。
【００１１】また、第１の化合物半導体層を設けること
により、第１のマスク上に横成長する第２の化合物半導
体層の結晶性を改善することができる。
により、第１のマスク上に横成長する第２の化合物半導
体層の結晶性を改善することができる。
【００１２】さらに、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ
≦１）層をウエット酸化して、第２のマスクを形成する
ことで、第２のマスクを形成するプロセスを簡略化でき
る。
≦１）層をウエット酸化して、第２のマスクを形成する
ことで、第２のマスクを形成するプロセスを簡略化でき
る。
【００１３】さらにまた、第１のマスクと第２のマスク
が重なり合わないように積層し、基板界面からの転位の
貫通が第１のマスクと第２のマスク部分で止められるこ
と、および第２の化合物半導体層の転位密度の低い領域
をシードとして第３の化合物半導体層を成長することに
より、最上部に形成された第３の化合物半導体層は、均
一に転位密度の低い領域を形成することが可能となる。
が重なり合わないように積層し、基板界面からの転位の
貫通が第１のマスクと第２のマスク部分で止められるこ
と、および第２の化合物半導体層の転位密度の低い領域
をシードとして第３の化合物半導体層を成長することに
より、最上部に形成された第３の化合物半導体層は、均
一に転位密度の低い領域を形成することが可能となる。
【００１４】
【発明の実施の形態】以下、請求項１に係る発明の実施
形態を説明する。Ｓｉ（１００）単結晶基板１’上へＧ
ａＡｓなどから成る第１の化合物半導体層３を形成す
る。ＧａＡｓのヘテロエピタキシャル形成は２段階成長
が一般的である。まず、ＭＯＣＶＤ装置で［１１０］方
向に数度のオフ角をもつＳｉ（１００）単結晶基板１’
を９００℃以上の熱処理を行って表面酸化層を除去す
る。その後、ＡｓＨ3と有機金属であるＴＭＧ（トリメ
チルガリウム）若しくはＴＥＧ（トリエチルガリウム）
を原材料ガスとし、単結晶基板１'に吹き付けることで
エピタキシャル形成を行う。
形態を説明する。Ｓｉ（１００）単結晶基板１’上へＧ
ａＡｓなどから成る第１の化合物半導体層３を形成す
る。ＧａＡｓのヘテロエピタキシャル形成は２段階成長
が一般的である。まず、ＭＯＣＶＤ装置で［１１０］方
向に数度のオフ角をもつＳｉ（１００）単結晶基板１’
を９００℃以上の熱処理を行って表面酸化層を除去す
る。その後、ＡｓＨ3と有機金属であるＴＭＧ（トリメ
チルガリウム）若しくはＴＥＧ（トリエチルガリウム）
を原材料ガスとし、単結晶基板１'に吹き付けることで
エピタキシャル形成を行う。
【００１５】基板温度３００〜４５０℃でＧａＡｓ非晶
質層をＳｉ（１００）単結晶基板１'上に１０〜１００
ｎｍ形成した後、６００〜７００℃に昇温してＧａＡｓ
層を２〜５μｍ形成することで第１の化合物半導体層３
とする。その後、エピタキシャル成長を一時中断して基
板１'を反応炉から取り出す。
質層をＳｉ（１００）単結晶基板１'上に１０〜１００
ｎｍ形成した後、６００〜７００℃に昇温してＧａＡｓ
層を２〜５μｍ形成することで第１の化合物半導体層３
とする。その後、エピタキシャル成長を一時中断して基
板１'を反応炉から取り出す。
【００１６】次に、図１に示すように、Ｓｉ（１００）
単結晶基板１’上に形成された第１の化合物半導体層３
上に、スパッタリング法あるいはＣＶＤ法などにより厚
さ０．１〜１．０μｍのＳｉＯ2やＳｉＮxを形成し、フ
ォトリソグラフィーによって幅Ｌ１＝５〜１０μｍ、間
隔Ｌ２＝５〜１０μｍとなる透孔部４ａを有する第１の
マスク４を形成する。ＳｉＯ2やＳｉＮxのエッチング溶
液にはフッ酸を用いる。幅Ｌ１は、５μｍ以下では後述
する第２のマスク（酸化したＡｌXＧａ1 ― XＡｓ層
６’）を形成するための領域が小さく、１０μｍ以上で
は後述する第３の化合物半導体層８の横方向への成長時
間が長く、実用的でない。また、間隔Ｌ２は、５μｍ以
下では後述する第２のマスクをエッチングするための領
域が小さく、１０μｍ以上では第２の化合物半導体層５
の横方向への成長時間が長く、実用的でない。
単結晶基板１’上に形成された第１の化合物半導体層３
上に、スパッタリング法あるいはＣＶＤ法などにより厚
さ０．１〜１．０μｍのＳｉＯ2やＳｉＮxを形成し、フ
ォトリソグラフィーによって幅Ｌ１＝５〜１０μｍ、間
隔Ｌ２＝５〜１０μｍとなる透孔部４ａを有する第１の
マスク４を形成する。ＳｉＯ2やＳｉＮxのエッチング溶
液にはフッ酸を用いる。幅Ｌ１は、５μｍ以下では後述
する第２のマスク（酸化したＡｌXＧａ1 ― XＡｓ層
６’）を形成するための領域が小さく、１０μｍ以上で
は後述する第３の化合物半導体層８の横方向への成長時
間が長く、実用的でない。また、間隔Ｌ２は、５μｍ以
下では後述する第２のマスクをエッチングするための領
域が小さく、１０μｍ以上では第２の化合物半導体層５
の横方向への成長時間が長く、実用的でない。
【００１７】また、図２に示すように、第１のマスク４
の透孔部４ａがＳｉ（１００）単結晶基板１’の［０１
１］方向に対して１５°〜４５°に傾くように設ける。
後述の第２の化合物半導体層５の厚みが第１のマスク４
の表面に達して横方向に成長するとき、横成長表面の原
子のステップ数（キンク密度）は、第１のマスク４のス
リット４ａが［０１１］方向に対して、垂直に設けるよ
りも１５°〜４５°に傾けると大きくなる。例えばＧａ
Ａｓから成る第２の化合物半導体層５（１００）は、正
方形の格子状にＧａとＡｓが交互に並んでいるために、
第１のマスク４の透孔部４ａを１５°〜４５°傾けるこ
とで、キンク密度が大きな表面を側面に形成できるため
である。側面におけるキンク密度の増大は、横方向への
成長を促進させ、成長時間の短縮が可能となる。すなわ
ち、後述する第２の化合物半導体層５の横方向の成長速
度は成長条件によって変化するが、第１のマスク４の透
孔部を［０１１］方向に対して３０°傾けた場合、垂直
に形成する場合よりも、２倍以上となる。第１のマスク
４の透孔部４ａを傾ける角度は１５°〜４５°の範囲に
おいて、横方向への成長速度はほぼ同じであった。
の透孔部４ａがＳｉ（１００）単結晶基板１’の［０１
１］方向に対して１５°〜４５°に傾くように設ける。
後述の第２の化合物半導体層５の厚みが第１のマスク４
の表面に達して横方向に成長するとき、横成長表面の原
子のステップ数（キンク密度）は、第１のマスク４のス
リット４ａが［０１１］方向に対して、垂直に設けるよ
りも１５°〜４５°に傾けると大きくなる。例えばＧａ
Ａｓから成る第２の化合物半導体層５（１００）は、正
方形の格子状にＧａとＡｓが交互に並んでいるために、
第１のマスク４の透孔部４ａを１５°〜４５°傾けるこ
とで、キンク密度が大きな表面を側面に形成できるため
である。側面におけるキンク密度の増大は、横方向への
成長を促進させ、成長時間の短縮が可能となる。すなわ
ち、後述する第２の化合物半導体層５の横方向の成長速
度は成長条件によって変化するが、第１のマスク４の透
孔部を［０１１］方向に対して３０°傾けた場合、垂直
に形成する場合よりも、２倍以上となる。第１のマスク
４の透孔部４ａを傾ける角度は１５°〜４５°の範囲に
おいて、横方向への成長速度はほぼ同じであった。
【００１８】次に、図３に示すように、第１のマスク４
が形成された基板１'上に、第１のマスク４上にまで横
成長した厚さ１．０〜２．０μｍのＧａＡｓから成る第
２の化合物半導体層５、厚さ０．０５μｍ〜０．１μｍ
のＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層６、および
ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層６の自然酸化
を防ぐことを目的とした厚さ０．００５μｍ〜０．０１
μｍのＧａＡｓなどから成るキャップ層７を形成する。
このように形成することで、第２の化合物半導体層５の
マスク４上へは転位が貫通せず、第１のマスク４上には
転位欠陥の少ない領域が形成される。第１のマスク４
は、Ｓｉ（１００）単結晶基板１'と第１の化合物半導
体層の界面に発生した転位の伝播を阻止する役割を果た
すからである。ＫＯＨ融解液のエッチングによる転位密
度の測定では、第１のマスク４の透孔部４ａ上で１×１
０8ｃｍ― 2以上の転位が存在したが、第１のマスク４上
では１×１０6ｃｍ― 2以下の転位となった。また、Ｘ線
２結晶回折における（４００）のピーク半値幅は２５０
〜３００ｓｅｃとなった。これは、第１の化合物半導体
層３上の高転位密度であるためと考えられる。また、Ｇ
ａＡｓから成る第１の化合物半導体層３を形成せずに、
Ｓｉ基板上に直接ＧａＡｓを形成した場合、マスク上に
も３×１０6ｃｍ― 2ほどの転位が存在したことから、第
１の化合物半導体層３が有効である。
が形成された基板１'上に、第１のマスク４上にまで横
成長した厚さ１．０〜２．０μｍのＧａＡｓから成る第
２の化合物半導体層５、厚さ０．０５μｍ〜０．１μｍ
のＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層６、および
ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層６の自然酸化
を防ぐことを目的とした厚さ０．００５μｍ〜０．０１
μｍのＧａＡｓなどから成るキャップ層７を形成する。
このように形成することで、第２の化合物半導体層５の
マスク４上へは転位が貫通せず、第１のマスク４上には
転位欠陥の少ない領域が形成される。第１のマスク４
は、Ｓｉ（１００）単結晶基板１'と第１の化合物半導
体層の界面に発生した転位の伝播を阻止する役割を果た
すからである。ＫＯＨ融解液のエッチングによる転位密
度の測定では、第１のマスク４の透孔部４ａ上で１×１
０8ｃｍ― 2以上の転位が存在したが、第１のマスク４上
では１×１０6ｃｍ― 2以下の転位となった。また、Ｘ線
２結晶回折における（４００）のピーク半値幅は２５０
〜３００ｓｅｃとなった。これは、第１の化合物半導体
層３上の高転位密度であるためと考えられる。また、Ｇ
ａＡｓから成る第１の化合物半導体層３を形成せずに、
Ｓｉ基板上に直接ＧａＡｓを形成した場合、マスク上に
も３×１０6ｃｍ― 2ほどの転位が存在したことから、第
１の化合物半導体層３が有効である。
【００１９】第２の化合物半導体層５の膜厚は第１のマ
スク４の膜厚以上が必要で、２．０μｍ以上の膜厚は成
長時間が長時間となるので実用的でない。
スク４の膜厚以上が必要で、２．０μｍ以上の膜厚は成
長時間が長時間となるので実用的でない。
【００２０】また、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層６の膜厚が０．０５μｍ未満の場合や、Ａｌ組成
Ｘが０．９未満の場合は、酸化時間が長時間となり実用
的でない。さらに、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層６の膜厚が０．１μｍを超えるときは、後述する
酸化ＡしたｌXＧａ1 ― XＡｓ層６’の表面モホロジーが
劣化する。なお、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層６のＡｌの原料は有機金属であるＴＭＡ（トリメ
チルアルミニウム）を用いる。
１）層６の膜厚が０．０５μｍ未満の場合や、Ａｌ組成
Ｘが０．９未満の場合は、酸化時間が長時間となり実用
的でない。さらに、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層６の膜厚が０．１μｍを超えるときは、後述する
酸化ＡしたｌXＧａ1 ― XＡｓ層６’の表面モホロジーが
劣化する。なお、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層６のＡｌの原料は有機金属であるＴＭＡ（トリメ
チルアルミニウム）を用いる。
【００２１】キャップ層７の厚さは０．００５μｍ以下
であると、後述するＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層６のウエット酸化時に剥離する恐れがあり、０．
０１μｍ以上だと、後述するキャップ層７のエッチング
時間が長くなり、第２の化合物半導体層５の側面がエッ
チングされ、第３の化合物半導体層８の成長時間が長く
なる。
であると、後述するＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層６のウエット酸化時に剥離する恐れがあり、０．
０１μｍ以上だと、後述するキャップ層７のエッチング
時間が長くなり、第２の化合物半導体層５の側面がエッ
チングされ、第３の化合物半導体層８の成長時間が長く
なる。
【００２２】次に、図４に示すように、キャップ層６上
から、マスク４上に形成された第２の化合物半導体層
５、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層６、およ
びキャップ層７のエッチングを行う。このエッチングに
より、幅Ｌ３が間隔Ｌ２より大きい幅、間隔Ｌ４が幅Ｌ
１より小さい幅を有するスリット４ａを形成する。エッ
チングは過酸化水素と酸若しくはアルカリの混合液を用
いる。一般的には硫酸：過酸化水素：水＝１：８：８の
混合液を用いる。このとき、第１のマスク４を露出する
までエッチングを行っても、第３の化合物半導体層８を
形成するためのシードとして、第１のマスク４上の第２
の化合物半導体層５の側面を用いるので問題は無い。
から、マスク４上に形成された第２の化合物半導体層
５、ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層６、およ
びキャップ層７のエッチングを行う。このエッチングに
より、幅Ｌ３が間隔Ｌ２より大きい幅、間隔Ｌ４が幅Ｌ
１より小さい幅を有するスリット４ａを形成する。エッ
チングは過酸化水素と酸若しくはアルカリの混合液を用
いる。一般的には硫酸：過酸化水素：水＝１：８：８の
混合液を用いる。このとき、第１のマスク４を露出する
までエッチングを行っても、第３の化合物半導体層８を
形成するためのシードとして、第１のマスク４上の第２
の化合物半導体層５の側面を用いるので問題は無い。
【００２３】次に、図５に示すように、ＡｌXＧａ1 ― X
Ａｓ（０．９≦Ｘ≦１）層６を側面からウエット酸化し
た後、厚さ０．００５μｍ〜０．０１μｍのキャップ層
７をエッチングで取り除いて酸化したＡｌXＧａ1 ― XＡ
ｓ層６’を露出させる。この酸化したＡｌXＧａ1 ― XＡ
ｓ層６’はマスクとなる。これによりＳｉＯ2やＳｉＮ X
等を蒸着で形成するよりも、第２のマスク６を短時間で
容易に形成できる。
Ａｓ（０．９≦Ｘ≦１）層６を側面からウエット酸化し
た後、厚さ０．００５μｍ〜０．０１μｍのキャップ層
７をエッチングで取り除いて酸化したＡｌXＧａ1 ― XＡ
ｓ層６’を露出させる。この酸化したＡｌXＧａ1 ― XＡ
ｓ層６’はマスクとなる。これによりＳｉＯ2やＳｉＮ X
等を蒸着で形成するよりも、第２のマスク６を短時間で
容易に形成できる。
【００２４】ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層
６のウエット酸化は、例えば試料を石英チューブの加熱
炉に入れて９０℃前後の恒温槽中の超純水に窒素を１〜
１０リットル／分でバブリングすることで、水蒸気を石
英チューブ内に供給し、４００〜５００℃に加熱するこ
とにより行う。酸化領域が１０μｍ以下（Ｌ１の幅以
下）と小さいことから、数分で酸化したＡｌXＧａ1 ― X
Ａｓ層６’を得ることができる。なお、ＧａＡｓから成
る第２の化合物半導体層５やキャップ層７は酸化されな
い。
６のウエット酸化は、例えば試料を石英チューブの加熱
炉に入れて９０℃前後の恒温槽中の超純水に窒素を１〜
１０リットル／分でバブリングすることで、水蒸気を石
英チューブ内に供給し、４００〜５００℃に加熱するこ
とにより行う。酸化領域が１０μｍ以下（Ｌ１の幅以
下）と小さいことから、数分で酸化したＡｌXＧａ1 ― X
Ａｓ層６’を得ることができる。なお、ＧａＡｓから成
る第２の化合物半導体層５やキャップ層７は酸化されな
い。
【００２５】次に、図５に示すように、キャップ層７を
エッチングして除去する。キャップ層７の厚さは０．０
０５μｍ〜０．０１μｍと薄いため、第２の化合物半導
体層５の側面がエッチングされる幅は問題にならない。
エッチングして除去する。キャップ層７の厚さは０．０
０５μｍ〜０．０１μｍと薄いため、第２の化合物半導
体層５の側面がエッチングされる幅は問題にならない。
【００２６】その後、図６に示すように、第３の化合物
半導体層８を転位密度の低い第１のマスク４上の第２の
化合物半導体層５をシードとして成長を行い、酸化した
Ａｌ XＧａ1 ― XＡｓ層６’上まで横成長を行うことによ
り、基板全面に転位密度の小さい第３の化合物半導体層
８を形成することが可能となる。これは、図７に示すよ
うに、第１のマスクと第２のマスクが重なり合わないよ
うに積層し、転位の貫通が第１のマスク４と第２のマス
ク６’部分で止められことと、転位密度の低い第１のマ
スク４上の第２の化合物半導体層５をシードとして成長
することにより、最上部に形成された第３の化合物半導
体層８は、均一に転位密度が低くなるためであると考え
られる。
半導体層８を転位密度の低い第１のマスク４上の第２の
化合物半導体層５をシードとして成長を行い、酸化した
Ａｌ XＧａ1 ― XＡｓ層６’上まで横成長を行うことによ
り、基板全面に転位密度の小さい第３の化合物半導体層
８を形成することが可能となる。これは、図７に示すよ
うに、第１のマスクと第２のマスクが重なり合わないよ
うに積層し、転位の貫通が第１のマスク４と第２のマス
ク６’部分で止められことと、転位密度の低い第１のマ
スク４上の第２の化合物半導体層５をシードとして成長
することにより、最上部に形成された第３の化合物半導
体層８は、均一に転位密度が低くなるためであると考え
られる。
【００２７】ＫＯＨ融解液のエッチングによる転位密度
の測定では、第３の化合物半導体層８上で平均して約１
×１０5個ｃｍ― 2以下の転位となった。また、Ｘ線２結
晶回折における（４００）のピーク半値幅は、１００〜
１５０ｓｅｃとなった。熱サイクルアニールおよびＩｎ
ＧａＡｓ層の挿入によって、転位密度が２×１０6ｃｍ
― 2まで低減されたエピタキシャル膜のＸ線２結晶回折
における（４００）のピーク半値幅は、約２００ｓｅｃ
となることからも、結晶性が大幅に改善されたことが確
認された。
の測定では、第３の化合物半導体層８上で平均して約１
×１０5個ｃｍ― 2以下の転位となった。また、Ｘ線２結
晶回折における（４００）のピーク半値幅は、１００〜
１５０ｓｅｃとなった。熱サイクルアニールおよびＩｎ
ＧａＡｓ層の挿入によって、転位密度が２×１０6ｃｍ
― 2まで低減されたエピタキシャル膜のＸ線２結晶回折
における（４００）のピーク半値幅は、約２００ｓｅｃ
となることからも、結晶性が大幅に改善されたことが確
認された。
【００２８】上述のようにして形成した化合物半導体基
板上に、さらに活性層や能動層やコンタクト層（不図
示）を形成して、ＭＥＳＦＥＴ、ＨＥＭＴ、ＬＥＤ、Ｌ
Ｄなどを形成する。
板上に、さらに活性層や能動層やコンタクト層（不図
示）を形成して、ＭＥＳＦＥＴ、ＨＥＭＴ、ＬＥＤ、Ｌ
Ｄなどを形成する。
【００２９】
【発明の効果】以上のように、請求項１に係る発明で
は、２回のＥＬＯを行うにあたり、Ｓｉ基板上に第１の
化合物半導体層を形成することで転位密度を減少でき、
また、第１のマスクの透孔部に傾きを設けること、およ
び第２のマスク部に酸化したＡｌＧａＡｓ層を用いるこ
とで成長時間を大幅に短縮して生産性を向上することが
可能となり、転位密度を基板全面で１×１０5個ｃｍ― 2
以下まで低減した化合物半導体基板を効率的に製造する
ことが可能となる。
は、２回のＥＬＯを行うにあたり、Ｓｉ基板上に第１の
化合物半導体層を形成することで転位密度を減少でき、
また、第１のマスクの透孔部に傾きを設けること、およ
び第２のマスク部に酸化したＡｌＧａＡｓ層を用いるこ
とで成長時間を大幅に短縮して生産性を向上することが
可能となり、転位密度を基板全面で１×１０5個ｃｍ― 2
以下まで低減した化合物半導体基板を効率的に製造する
ことが可能となる。
【図１】請求項１に係る化合物半導体基板の製造方法の
一工程を説明するための図である。
一工程を説明するための図である。
【図２】請求項１に係る化合物半導体基板の製造方法の
他の工程を説明するための図である。
他の工程を説明するための図である。
【図３】第２の化合物半導体層内の転位密度の分布を示
す図である。
す図である。
【図４】第２の化合物半導体層をエッチングした後の状
態を示す図である。
態を示す図である。
【図５】ＡｌXＧａ1 ― XＡｓ層を酸化した後の状態を示
す図である。
す図である。
【図６】第３の化合物半導体層を形成した後の状態を示
す図である。
す図である。
【図７】貫通転位の低減を示す図である。
【図８】従来の化合物半導体基板の製造方法を説明する
ための図である。
ための図である。
１………Ｓｉ単結晶基板、１’………Ｓｉ（１００）単
結晶基板、３………第１の化合物半導体層、４………第
１のマスク、５………第２の化合物半導体層、６………
ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層、６’………
酸化したＡｌXＧａ 1 ― XＡｓ層、７………キャップ層、
８………第３の化合物半導体層、Ｌ１．………第１のマ
スクの透孔部の幅、Ｌ２．………第１のマスクの透孔部
の間隔、Ｌ３．………第２のマスクの透孔部の幅、Ｌ
４．………第２のマスクの透孔部の間隔
結晶基板、３………第１の化合物半導体層、４………第
１のマスク、５………第２の化合物半導体層、６………
ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦１）層、６’………
酸化したＡｌXＧａ 1 ― XＡｓ層、７………キャップ層、
８………第３の化合物半導体層、Ｌ１．………第１のマ
スクの透孔部の幅、Ｌ２．………第１のマスクの透孔部
の間隔、Ｌ３．………第２のマスクの透孔部の幅、Ｌ
４．………第２のマスクの透孔部の間隔
Claims (1)
- 【請求項１】 Ｓｉ（１００）単結晶基板上に形成した
マスクの透孔部からマスク上にかけて化合物半導体層を
ヘテロエピタキシャル成長させる化合物半導体基板の製
造方法において、前記Ｓｉ（１００）単結晶基板上に第
１の化合物半導体層と厚さ０．１〜１．０μｍのマスク
を形成し、このマスクに幅Ｌ１＝５〜１０μｍで間隔Ｌ
２＝５〜１０μｍの透孔部を前記Ｓｉ（１００）単結晶
基板の［０１１］方向に対して１５°〜４５°の傾きを
もって形成し、次いで前記第１のマスクの透孔部からマ
スク上にかけて、厚さ１．０μｍ以上の第２の化合物半
導体層、厚さ０．０５μｍ〜０．１μｍのＡｌXＧａ1 ―
XＡｓ（０．９≦Ｘ≦１）層、および厚さ０．００５μ
ｍ〜０．０１μｍのキャップ層を形成し、次いで前記第
１のマスク上の前記第２の化合物半導体層、ＡｌXＧａ1
― XＡｓ（０．９≦Ｘ≦１）層、およびキャップ層に、
幅Ｌ３が前記間隔Ｌ２より小さく、間隔Ｌ４が前記幅Ｌ
１より大きいスリットを形成して前記第１のマスクを露
出させ、次いで前記ＡｌXＧａ1 ― XＡｓ（０．９≦Ｘ≦
１）層を酸化した後に前記キャップ層を除去し、次いで
前記第２の化合物半導体層のスリット内に第３の化合物
半導体層を形成することを特徴とする化合物半導体基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27535299A JP2001102303A (ja) | 1999-09-28 | 1999-09-28 | 化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27535299A JP2001102303A (ja) | 1999-09-28 | 1999-09-28 | 化合物半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102303A true JP2001102303A (ja) | 2001-04-13 |
Family
ID=17554286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27535299A Pending JP2001102303A (ja) | 1999-09-28 | 1999-09-28 | 化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102303A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001920A1 (ja) * | 2002-06-20 | 2003-12-31 | Sony Corporation | GaN系半導体素子 |
| JP2013222762A (ja) * | 2012-04-13 | 2013-10-28 | Sharp Corp | 化合物半導体層およびその製造方法、ならびに化合物薄膜太陽電池およびその製造方法 |
| JP2015521365A (ja) * | 2012-04-13 | 2015-07-27 | タンデム スン アーベー | エピタキシャル成長に基づく半導体メソッドデバイスの製造方法 |
| JPWO2020230317A1 (ja) * | 2019-05-16 | 2020-11-19 |
-
1999
- 1999-09-28 JP JP27535299A patent/JP2001102303A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001920A1 (ja) * | 2002-06-20 | 2003-12-31 | Sony Corporation | GaN系半導体素子 |
| US7372080B2 (en) | 2002-06-20 | 2008-05-13 | Sony Corporation | Gan semiconductor device |
| JP2013222762A (ja) * | 2012-04-13 | 2013-10-28 | Sharp Corp | 化合物半導体層およびその製造方法、ならびに化合物薄膜太陽電池およびその製造方法 |
| JP2015521365A (ja) * | 2012-04-13 | 2015-07-27 | タンデム スン アーベー | エピタキシャル成長に基づく半導体メソッドデバイスの製造方法 |
| JPWO2020230317A1 (ja) * | 2019-05-16 | 2020-11-19 | ||
| WO2020230317A1 (ja) * | 2019-05-16 | 2020-11-19 | 日本電信電話株式会社 | 半導体積層構造 |
| US20220254633A1 (en) * | 2019-05-16 | 2022-08-11 | Nippon Telegraph And Telephone Corporation | Semiconductor Layered Structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| JP4932121B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法 | |
| JP3819730B2 (ja) | 窒化物系半導体素子および窒化物半導体の形成方法 | |
| US7790489B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| KR100680870B1 (ko) | 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치 | |
| US6958254B2 (en) | Method to produce germanium layers | |
| JP4088111B2 (ja) | 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 | |
| US20020031851A1 (en) | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby | |
| US20030207125A1 (en) | Base substrate for crystal growth and manufacturing method of substrate by using the same | |
| JP4826475B2 (ja) | 半導体ウェーハの製造方法 | |
| US20040079958A1 (en) | Method for manufacturing gallium nitride compound semiconductor | |
| JPH11145516A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| JP2001192300A (ja) | 窒化物系化合物半導体基板およびその製造方法 | |
| WO2003073484A1 (fr) | Procede de fabrication de cristal | |
| JP2002043233A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JP2007246289A (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| JP2000277435A (ja) | ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材 | |
| JP2001102303A (ja) | 化合物半導体基板の製造方法 | |
| JP4451606B2 (ja) | 半導体薄膜の製造方法 | |
| JP4569026B2 (ja) | 半導体基板及びその製造方法 | |
| JP2001274093A (ja) | 半導体基材及びその製造方法 | |
| JP3805703B2 (ja) | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JP2001288000A (ja) | 半導体薄膜結晶の製造方法 |