JP4826475B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP4826475B2
JP4826475B2 JP2006536365A JP2006536365A JP4826475B2 JP 4826475 B2 JP4826475 B2 JP 4826475B2 JP 2006536365 A JP2006536365 A JP 2006536365A JP 2006536365 A JP2006536365 A JP 2006536365A JP 4826475 B2 JP4826475 B2 JP 4826475B2
Authority
JP
Japan
Prior art keywords
layer
heat treatment
temperature
manufacturing
lattice relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006536365A
Other languages
English (en)
Other versions
JPWO2006033292A1 (ja
Inventor
功 横川
宣彦 能登
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006536365A priority Critical patent/JP4826475B2/ja
Publication of JPWO2006033292A1 publication Critical patent/JPWO2006033292A1/ja
Application granted granted Critical
Publication of JP4826475B2 publication Critical patent/JP4826475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/30—Niobates; Vanadates; Tantalates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

本発明は、半導体ウェーハの製造方法に関するものであり、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハ上にＳｉＧｅ層を有する半導体ウェーハの製造方法に関するものである。
近年、高速の半導体デバイスの需要に応えるため、Ｓｉ（シリコン）基板上にＳｉＧｅ（シリコンゲルマニウム）層を介してエピタキシャル成長させたＳｉ層をチャネル領域に用いた高速のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：酸化物金属半導体電解効果トランジスター）などの半導体デバイスが提案されている。
この場合、ＳｉＧｅ結晶はＳｉ結晶に比べて格子定数が大きいため、ＳｉＧｅ層上にエピタキシャル成長させたＳｉ層には引っ張り歪みが生じている（以下、このように歪みが生じているＳｉ層を歪みＳｉ層と呼ぶ）。その歪み応力によりＳｉ結晶のエネルギーバンド構造が変化し、その結果エネルギーバンドの縮退が解けキャリア移動度の高いエネルギーバンドが形成される。従って、この歪みＳｉ層をチャネル領域として用いたＭＯＳＦＥＴは通常の１．３〜８倍程度という高速の動作特性を示す。
歪みＳｉ層に生じる引っ張り歪みの大きさは、ＳｉＧｅ層のＧｅ濃度が高くなるに従って大きくなるので、ＳｉＧｅ層のＧｅ濃度は重要なパラメータである。以下、Ｇｅ組成比がＸ（０＜Ｘ＜１）のＳｉＧｅ層をＳｉ１−ＸＧｅＸ層と記述する場合がある。
このような歪みＳｉ層を形成する方法として、シリコン支持層上にＢＯＸ（Ｂｕｒｉｅｄ ＯＸｉｄｅ）層等の絶縁層を形成し、その上にシリコン活性層（ＳＯＩ層）を形成したＳＯＩウェーハを用いる方法がある。この方法では、ＳＯＩウェーハ上にＳｉＧｅ層をエピタキシャル成長させ、その後酸化熱処理によりＳｉＧｅ層の表面に酸化膜を形成することで所望のＧｅ濃度に濃縮（酸化濃縮）し、その上にＳｉ層をエピタキシャル成長させて歪みＳｉ層とする（例えばＮ．Ｓｕｇｉｙａｍａ ｅｔ ａｌ．，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２００２ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｎａｇｏｙａ，２００２，ｐｐ．１４６−１４７や、Ｔ．Ｔｅｚｕｋａ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．７９，Ｎｏ．１２，ｐｐ．１７９８−１８００，１７ Ｓｅｐｔｅｍｂｅｒ ２００１参照）。また、ＳＯＩウェーハ上にＳｉＧｅ結晶層を形成し、さらにＳｉ結晶層を形成したウェーハに酸化濃縮を行なう方法も開示されている（特開２０００−２４３９４６号公報参照）。このように絶縁膜上にＳｉＧｅ層が形成されたウェーハを、ＳＧＯＩ（ＳｉＧｅ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハと記述する場合がある。
なお、従来酸化熱処理においてＳｉＧｅ層を所望のＧｅ濃度に濃縮する際、そのＧｅ濃度により定まる本来の格子定数に近づく様に十分に格子緩和するには、その厚さは１３０ｎｍ以上でなければならないとの報告がある（手塚 他、日本結晶成長学会 バルク成長分科会、第６１回研究会資料集、平成１６年５月２８日、ｐ．２３参照）。
本発明は、ＳＧＯＩウェーハのＳｉＧｅ層の格子緩和を短時間の熱処理で十分に行なうことができ、製造コストを下げることができる半導体ウェーハの製造方法を提供することを目的とする。
上記目的達成のため、本発明は、半導体ウェーハの製造方法であって、少なくとも、ＳＯＩウェーハ上にＳｉ１−ＸＧｅＸ層（０＜Ｘ＜１）をエピタキシャル成長し、該エピタキシャル成長したＳｉ１−ＸＧｅＸ層上にＳｉ１−ＹＧｅＹ層（０≦Ｙ＜Ｘ）を形成した後、酸化熱処理により前記エピタキシャル成長したＳｉ１−ＸＧｅＸ層のＧｅを濃縮して濃縮ＳｉＧｅ層とする工程を含み、前記酸化熱処理は、少なくとも、酸化性雰囲気下で９５０℃以下から開始し、９５０℃まで昇温する間は、前記形成したＳｉ１−ＹＧｅＹ層を残存させるように酸化させることを特徴とする半導体ウェーハの製造方法を提供する。
このように、ＳＯＩウェーハ上にＳｉ１−ＸＧｅＸ層をエピタキシャル成長し、その上にＳｉ１−ＸＧｅＸ層よりＧｅ濃度の薄いＳｉ１−ＹＧｅＹ層を形成する。その後、Ｓｉ１−ＸＧｅＸ層のＧｅを濃縮する酸化熱処理を行う際に、該熱処理を９５０℃以下から開始すれば、ウェーハにスリップ転位や反りが発生することを防止できる。また９５０℃まで昇温する間は、前記形成したＳｉ１−ＹＧｅＹ層を残存させるように酸化させれば、９５０℃までの昇温過程においてＳｉ１−ＸＧｅＸ層とＳｉ１−ＹＧｅＹ層との界面が常に存在する。そしてこの界面において９５０℃以下の低温においてもすべりが発生するので、ＳｉＧｅ層と酸化膜層の界面ではすべりが発生しない９５０℃以下の温度で格子緩和が起こり、格子緩和を効率的に行なうことができる。
前記半導体ウェーハの製造方法において、前記酸化熱処理は、前記９５０℃まで昇温した後、酸素を５％以下含むアルゴン又は窒素雰囲気下で１２００℃以上に昇温して前記残存するＳｉ１−ＹＧｅＹ層を消失させるまで酸化させた後、酸化性雰囲気下で前記Ｇｅの濃縮を行い、その後アルゴン又は窒素雰囲気下で前記濃縮ＳｉＧｅ層の格子緩和熱処理を行なうことが好ましい。
このように、９５０℃まで昇温した後は、雰囲気を酸素を５％以下含むアルゴン又は窒素に置換して１２００℃以上に昇温すれば、Ｇｅの拡散速度が低い約１０００℃以下の温度において酸化が必要以上に進まないよう制御できる。このように制御すれば、酸化膜には取り込まれないＧｅが拡散せずに酸化膜層とＳｉ１−ＸＧｅＸ層との界面に蓄積してその後の高温下で溶解、再結晶化して結晶性を低下させることを防止しながら、残存するＳｉ１−ＹＧｅＹ層を消失させるまで酸化させることができる。その後、酸化性雰囲気下でＧｅの濃縮、すなわち酸化濃縮を行い、その後アルゴン又は窒素雰囲気下で濃縮ＳｉＧｅ層の格子緩和熱処理を行なえば、昇温過程で格子緩和が起こっているので格子緩和熱処理が短時間であっても十分に格子緩和がされる。従って熱処理時間を短縮でき、製造コストを下げることができる。
この場合、前記Ｓｉ１−ＹＧｅＹ層の厚さを５ｎｍから５０ｎｍとすることが好ましい。

このように、Ｓｉ１−ＹＧｅＹ層の厚さを５ｎｍから５０ｎｍとすれば、酸化熱処理の際に、９５０℃まで昇温する間はＳｉ１−ＹＧｅＹ層を残存させるように酸化させるために十分な厚さとでき、かつ酸化熱処理により形成される酸化膜の膜厚均一性が良好で、膜厚均一性が低下するおそれがない厚さとできる。
また、前記Ｓｉ１−ＹＧｅＹ層を、単結晶、多結晶、アモルファスのいずれかとすることができる。
このように、Ｓｉ１−ＹＧｅＹ層を単結晶、多結晶、アモルファスのいずれかとしても、９５０℃までの低温でＳｉ１−ＸＧｅＸ層との界面にすべりが発生し、格子緩和を効率的に行なうことができる。
また、前記Ｓｉ１−ＸＧｅＸ層の厚さを１３０ｎｍ未満とすることが好ましい。
従来、格子緩和を十分に行なうにはＳｉＧｅ層の厚さを１３０ｎｍ以上とする必要があるとされていたが、本発明によれば、９５０℃までの低温でもＳｉ１−ＸＧｅＸ層とＳｉ１−ＹＧｅＹ層との界面ですべりが発生し、効率的に格子緩和を行なうことができるので、Ｓｉ１−ＸＧｅＸ層の厚さを１３０ｎｍ未満としても格子緩和を十分に行なうことができる。
また、前記Ｙを０とすることが好ましい。
このように、前記Ｙを０、すなわちＳｉ１−ＹＧｅＹ層をＳｉ層とすれば、Ｇｅが酸化膜層との界面に蓄積するのをより確実に防止でき、結晶性を低下させることを防止できる。
また、前記Ｘを０．２未満とすることが好ましい。
このように、Ｘを０．２未満、すなわちＧｅの濃度を２０％未満とすれば、格子緩和に伴いＳｉ１−ＸＧｅＸ層とＳＯＩ層等との結晶性界面で発生するミスフィット転位が十分に少ないＳｉ１−ＸＧｅＸ層とすることができる。
また、前記酸化熱処理の前に、前記ＳＯＩウェーハのＳＯＩ層とＢＯＸ層の界面に水素イオン、希ガスイオン、４族元素イオン、酸素イオンの少なくとも一種類を注入しておくことが好ましい。
このように、ＳＯＩ層とＢＯＸ層の界面に水素イオン、希ガスイオン、４族元素イオン、酸素イオンの少なくとも一種類を注入しておけば、その後の酸化熱処理によるＳｉＧｅ層の格子緩和を促進することができ、格子緩和率を一層向上させることができる。
本発明に従い、ＳＯＩウェーハ上にＳｉ１−ＸＧｅＸ層をエピタキシャル成長し、その上にＳｉ１−ＸＧｅＸ層よりＧｅ濃度の薄いＳｉ１−ＹＧｅＹ層を形成した後、Ｓｉ１−ＸＧｅＸ層のＧｅを濃縮する酸化熱処理を行う際に、該熱処理を９５０℃以下から開始すれば、ウェーハにスリップ転位や反りが発生することを防止できる。また９５０℃まで昇温する間は、Ｓｉ１−ＹＧｅＹ層を残存させるように酸化させれば、９５０℃までの昇温過程においてＳｉ１−ＸＧｅＸ層とＳｉ１−ＹＧｅＹ層との界面が常に存在し、この界面においてすべりが発生するので、ＳｉＧｅ層と酸化膜層の界面ではすべりが発生しない９５０℃以下の低温においても格子緩和が起こり、格子緩和を効率的に行なうことができる。これによりその後の格子緩和熱処理の時間短縮ができ、製造コストを下げることができる。
また、９５０℃まで昇温した後は、雰囲気を酸素を５％以下含むアルゴン又は窒素に置換して１２００℃以上に昇温すれば、Ｇｅの拡散速度が低い約１０００℃以下の温度において酸化が必要以上に進まないよう制御できる。このように制御すれば、酸化膜には取り込まれないＧｅが拡散せずに酸化膜層とＳｉ１−ＸＧｅＸ層との界面に蓄積してその後の高温下で溶解、再結晶化して結晶性を低下させるようなことを防止しながら、残存するＳｉ１−ＹＧｅＹ層を消失させるまで酸化させることができる。その後、酸化性雰囲気下でＧｅの酸化濃縮を行った後にアルゴン又は窒素雰囲気下で濃縮ＳｉＧｅ層の格子緩和熱処理を行なえば、昇温過程で格子緩和が起こっているので格子緩和熱処理が短時間であっても十分に格子緩和がされる。従って熱処理時間を短縮でき、製造コストを下げることができる。
本発明の実施形態に従った半導体ウェーハの製造工程の一例を示す工程図である。 本発明の実施形態に従った酸化熱処理工程の一例を示す工程図である。
以下、本発明について詳述する。
ＳＯＩウェーハ等のＳｉ層上にＳｉＧｅ層をエピタキシャル成長させたＳＧＯＩウェーハにおいては、ＳｉＧｅ層はＳｉ層との格子定数の差に応じた歪みを有しているので、その上に形成する歪みＳｉ層に十分な歪みを与えるためには、ＳｉＧｅ層の格子定数が、Ｇｅ濃度により定まる本来の格子定数に近づく様に、その格子緩和が十分に行なわれることが必要である。しかし、従来、十分な格子緩和を行なうためには、ＳｉＧｅ層の厚さを厚くしたり、格子緩和熱処理を長時間行なうこと等が必要であった。そのため製造時間が長くなり、製造コストを上昇させる原因となっていた。
本発明者らは、これらの課題を解決して製造時間を短縮し、製造コストを低下させるために鋭意検討を行なった。その結果、ＳｉＧｅ層上にＳｉ層が形成されている場合は、酸化膜層が形成されている場合よりも、１２００℃以上で行なう酸化濃縮の後の格子緩和率が高くなることを見出した。ここで、格子緩和率とは、ＳｉＧｅ層の格子定数がＳｉの格子定数と同じである場合を０％、Ｇｅ濃度により定まる本来の格子定数である場合を１００％として、相対的に格子緩和の程度を表す量である。そして、その理由を検証した結果、格子緩和率の違いは、格子緩和するのにはＳｉＧｅ層の界面でのすべりが必要であるが、１０００℃以下の低温においてはＳｉ層とＳｉＧｅ層の界面でのすべりは発生するものの、酸化膜層とＳｉＧｅ層の界面のすべりは発生しにくいことに起因することが判明した。また、このような界面のすべりは、Ｓｉ層の代わりにＧｅ濃度が低いＳｉＧｅ層とした場合でも、１０００℃以下の低温において発生することが判明した。
そして、ＳＯＩウェーハ上にＳｉ１−ＸＧｅＸ層をエピタキシャル成長し、その上にＳｉ１−ＸＧｅＸ層よりＧｅ濃度の薄いＳｉ１−ＹＧｅＹ層（Ｓｉ層を含む：Ｙ＝０）を形成し、その後、Ｓｉ１−ＸＧｅＸ層のＧｅを濃縮する酸化熱処理を行う際に、９５０℃まで昇温する間はＳｉ１−ＹＧｅＹ層を残存させるように酸化させれば、９５０℃までの昇温過程においてＳｉ１−ＸＧｅＸ層とＳｉ１−ＹＧｅＹ層との界面が常に存在し、この界面においてすべりが発生するので、ＳｉＧｅ層と酸化膜層の界面でのすべりが発生しない１０００℃以下の低温においても格子緩和が起こり、効率的に格子緩和ができることに想到し、本発明を完成させた。
以下では、本発明の実施の形態について図を用いて説明するが、本発明はこれに限定されるものではない。
図１は、本発明の実施形態に従った半導体ウェーハの製造工程の一例を示す工程図である。
まず、図１（Ａ）に示すように、ＳＯＩウェーハ１０を準備する。このＳＯＩウェーハ１０は、シリコン支持層１、ＢＯＸ層２、ＳＯＩ層３が順次積層されたものであり、その特性については特に限定はない。また従来法、例えばＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）法や貼り合わせ法により作製されたいずれのものも用いることができる。
次に、図１（Ｂ）に示すように、ＳＯＩ層３上にＳｉ１−ＸＧｅＸ層４を所望の厚さでエピタキシャル成長させる。Ｘは、０＜Ｘ＜１を満たすものとし、例えばＸ＝０．１５とできる。また、厚さは特に限定されないが、１３０ｎｍ未満とするのが好ましく、例えば厚さ７０ｎｍとできる。従来Ｓｉ１−ＸＧｅＸ層４の厚さは１３０ｎｍ以上でなければ後の酸化熱処理において十分に格子緩和できないとされていたが、本発明においては、このように１３０ｎｍ未満の厚さのＳｉ１−ＸＧｅＸ層でも十分に格子緩和ができる。このように厚さが薄くてもよいので、エピタキシャル成長の時間を短縮できる。なお、Ｘ＜０．２であれば格子緩和に伴うミスフィット転位が十分に抑制されたものとできるので好ましい。
エピタキシャル成長は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などにより行うことができる。ＣＶＤ法の場合は、例えば、原料ガスとしてＳｉＨ４又はＳｉＨ２Ｃｌ２とＧｅＨ４との混合ガスを用いることができる。キャリアガスとしてはＨ２が用いられる。成長条件としては、例えば温度６００〜１，０００℃、圧力１００Ｔｏｒｒ（１．３３×１０４Ｐａ）以下とすればよい。
次に、図１（Ｃ）に示すように、Ｓｉ１−ＸＧｅＸ層４上にＳｉ１−ＹＧｅＹ層５を所望の厚さで形成する。Ｙは、０≦Ｙ＜Ｘを満たすものとする。ＹはＸより小さければよいが、Ｙ＝０とするのが好ましい。このように、Ｙを０、すなわちＳｉ１−ＹＧｅＹ層をＳｉ層とすれば、後述する酸化熱処理の昇温過程において、ＧｅがＳｉ１−ＸＧｅＸ層と酸化膜層との界面に蓄積することがより確実に防止でき、結晶性を低下させることが防止できる。また、厚さは特に限定されないが、５ｎｍから５０ｎｍとするのが好ましく、例えば１０ｎｍとできる。このように、Ｓｉ１−ＹＧｅＹ層の厚さを５ｎｍから５０ｎｍとすれば、後述する酸化熱処理の際に、９５０℃まで昇温する間はＳｉ１−ＹＧｅＹ層を残存させるように酸化させるために十分な厚さとでき、かつ酸化熱処理により形成される酸化膜の膜厚均一性が良好な厚さとできる。
また、この場合、Ｓｉ１−ＹＧｅＹ層５は、単結晶、多結晶、アモルファスのいずれかであれば、９５０℃以下の低温であってもＳｉ１−ＸＧｅＸ層４との界面ですべりが発生し、後述する酸化熱処理の昇温過程でＳｉ１−ＸＧｅＸ層４の格子緩和を効率的に行うことができるので好ましい。この場合、例えばＳｉ１−ＹＧｅＹ層５を単結晶とするならば、前記と同様にエピタキシャル成長させて形成することができる。
なお、Ｓｉ１−ＹＧｅＹ層５形成の後、Ｓｉ１−ＹＧｅＹ層５の表面にシリコンウェーハの標準的な洗浄法であるＲＣＡ洗浄を行なっても良い。ＳｉＧｅ層はＧｅ濃度が高いほどＲＣＡ洗浄に対してエッチングレートが速く、Ｓｉ層と比較して面粗れが起き易いが、Ｓｉ１−ＹＧｅＹ層５はＳｉ１−ＸＧｅＸ層４よりもＧｅ濃度が小さいので、Ｓｉ１−ＸＧｅＸ層４の表面を直接洗浄する場合よりも面粗れの影響を抑制することができる。特にＳｉ１−ＹＧｅＹ層５がＳｉ層であれば、面粗れが発生せず好ましい。
さらに、酸化熱処理による格子緩和を効果的に行うためには、酸化熱処理前のウェーハのＢＯＸ層２とＳＯＩ層３の界面に、水素イオン、希ガスイオン（Ｈｅイオン、Ｎｅイオン、Ａｒイオン）、４族元素イオン（Ｃイオン、Ｓｉイオン、Ｇｅイオン）、酸素イオンの少なくとも一種類を注入しておくことが好ましい。この場合のイオン注入量は、1×１０１５〜４×１０１６／ｃｍ２とすることができる。注入量が1×１０１５／ｃｍ２以下では、イオン注入による格子緩和率の向上効果が望み難くなり、４×１０１６／ｃｍ２以上では、酸化熱処理によりイオン注入層が剥離してしまう恐れがある。
また、上記のイオン注入を行うタイミングは、酸化熱処理前であれば特に限定されず、Ｓｉ１−ＸＧｅＸ層４の成長前（図１（Ａ））、Ｓｉ１−ＸＧｅＸ層４の成長後（図１（Ｂ））、Ｓｉ１−ＹＧｅＹ層５の成長後（図１（Ｃ））、のいずれでもよいが、イオン注入により表面にダメージが発生し、それがその後の層成長の際に異常成長などの原因となる可能性があるので、Ｓｉ１−ＹＧｅＹ層５の成長後に行うことが好ましい。
次に、図１（Ｄ）〜（Ｆ）に示すように、酸化熱処理により酸化膜層６を形成し、Ｓｉ１−ＸＧｅＸ層４のＧｅを濃縮して濃縮ＳｉＧｅ層７とする。この酸化熱処理は、例えば図２に示すような工程で行なうことができる。
図２は、本発明の実施形態に従った酸化熱処理工程における各工程の温度の一例を示す工程図であり、（ａ）〜（ｅ）は各工程を示し、実線は温度を示す。

この酸化熱処理においては、まず最初に、熱処理中にＧｅが表面から外方拡散しないようにＳｉ１−ＹＧｅＹ層５の表面に酸化膜を形成する。このとき工程（ａ）に示すように、酸化性雰囲気下で例えば６５０℃〜７００℃のように９５０℃以下の温度から酸化熱処理を開始し、９５０℃まで昇温する間はＳｉ１−ＹＧｅＹ層５を残存させるように酸化させる（図１（Ｄ））。これによって、Ｓｉ１−ＹＧｅＹ層５の表面にはＧｅの外方拡散を防止する酸化膜層６が形成される。この場合、例えばドライ酸素１００％を流量１０ＳＬＭで熱処理炉に導入し、１０℃／ｍｉｎの速度で昇温するものとできる。昇温速度はＳｉ１−ＹＧｅＹ層５の厚さ等に応じて調整できる。

このように、酸化熱処理を行う際に、該熱処理を９５０℃以下から開始すれば、ウェーハにスリップ転位や反りが発生することを防止できるので、例えば直径３００ｍｍやそれ以上のような大口径のウェーハに好適である。また、９５０℃まで昇温する間は、Ｓｉ１−ＹＧｅＹ層５を残存させるように酸化させれば、９５０℃までの昇温過程においてＳｉ１−ＸＧｅＸ層４とＳｉ１−ＹＧｅＹ層５との界面が常に存在し、この界面においてすべりが発生する。さらにＳＯＩ層３との界面においてもすべりが発生する。一方、ＳｉＧｅ層と酸化膜層の界面では酸化膜の粘性流動によるすべりが発生するのは、９５０℃より高温が必要となるので、本発明では９５０℃以下の低温においても、Ｓｉ１−ＸＧｅＸ層４は上記のＳｉ１−ＹＧｅＹ層５との界面において発生するすべりにより格子緩和が起こり、効率的に格子緩和ができる。

こうして９５０℃まで昇温した後、図２の工程（ｂ）に示すように、酸素を５％以下含むアルゴン又は窒素雰囲気下で１２００℃以上に昇温して残存するＳｉ１−ＹＧｅＹ層５を消失させるまで酸化させる（図１（Ｅ））。この工程は、例えばアルゴンと酸素をそれぞれ２５ＳＬＭ（Ｓｔａｎｄａｒｄ Ｌｉｔｔｅｒ ｐｅｒ Ｍｉｎｕｔｅ）、０．５ＳＬＭの流量で熱処理炉に導入して雰囲気を置換し、１０℃／ｍｉｎの速度で１２００℃まで昇温するものとできる。昇温速度はＳｉ１−ＹＧｅＹ層５の厚さ等に応じて調整できる。また、アルゴンの代わりに窒素を用いてもよい。

このように、９５０℃まで昇温した後は、雰囲気を酸素を５％以下含むアルゴン又は窒素に置換して１２００℃以上に昇温すれば、Ｇｅの拡散速度が低い１０００℃以下の温度において、酸化が必要以上に進まないよう制御できる。Ｇｅは酸化膜に取り込まれないので、酸化膜の成長速度がＧｅの拡散速度より速い場合、Ｇｅが拡散せず酸化膜との界面に蓄積されてしまう。すなわち、極めてＧｅ濃度の高い層が界面付近に形成されるので、このようなＧｅ高濃度層が形成された状態で酸化温度が１２００℃以上の高温にすると、Ｇｅ高濃度層が溶解、再結晶化し、これによりＳｉ１−ＸＧｅＸ層４の結晶性が極端に低下するおそれがあるが、本発明によれば、９５０℃付近での雰囲気の置換により、そのようなおそれがないものとできる。なお、雰囲気をアルゴン又は窒素１００％とすると、表面の酸化膜層６がエッチングされてしまうおそれがあるため、５％以下の酸素を含むものとする。

この昇温過程において、Ｓｉ１−ＹＧｅＹ層５は酸化されて消失し、その中に含有されていたＧｅはＳｉ１−ＸＧｅＸ層４に拡散する。またＳＯＩ層３にＧｅが拡散し、Ｓｉ１−ＸＧｅＸ層４と一体化する。

次に、図２の工程（ｃ）に示すように、昇温後の１２００℃以上の温度に保持して雰囲気を酸化性雰囲気に置換して酸化熱処理を行い、酸化膜層６を厚くして所望のＧｅ濃度となるようにＧｅの酸化濃縮を行う。この工程は、例えばドライ酸素１００％を１０ＳＬＭの流量で熱処理炉に導入して雰囲気を置換し、１２００℃で２０〜１２０分行なうものとできる。熱処理温度や熱処理時間はＳｉ１−ＸＧｅＸ層４の厚さやＧｅの濃度等に応じて調整できる。また、この工程は高温で行なうので、Ｇｅの拡散速度は十分に速くなる。従って、特に酸化膜の成長速度を制御しなくてもＧｅの蓄積は起こらない。こうして、Ｓｉ１−ＸＧｅＸ層４のＧｅを濃縮して、所望のＧｅ濃度を有する濃縮ＳｉＧｅ層７とすることができる（図１（Ｆ））。

次に、図２の工程（ｄ）に示すように、アルゴン又は窒素雰囲気下で濃縮ＳｉＧｅ層７の格子緩和熱処理を行なう。この工程は、例えばアルゴンを１０ＬＳＭの流量で熱処理炉に導入して雰囲気を置換し、１２００℃で１２０〜２４０分行なうものとできる。熱処理温度や熱処理時間は濃縮ＳｉＧｅ層７の厚さやＧｅの濃度等に応じて調整できる。この格子緩和は主に酸化膜層６と濃縮ＳｉＧｅ層７との界面のすべり（酸化膜の粘性流動）により発生するものである。本発明では、昇温過程でもＳｉ１−ＸＧｅＸ層４とＳｉ１−ＹＧｅＹ層５、及びＳｉ１−ＸＧｅＸ層４とＳＯＩ層３との界面におけるすべりを利用した格子緩和を発生させているので、この格子緩和熱処理により、短時間でも十分な格子緩和が可能となる。昇温過程で格子緩和を発生させていない場合、工程（ｄ）の格子緩和熱処理だけで格子緩和を十分なものとするためには極めて長時間の熱処理が必要とされる。

そして、格子緩和熱処理により十分に格子緩和を行なったら、図２の工程（ｅ）に示すように、例えばアルゴン又は窒素雰囲気下で５℃／ｍｉｎの速度で降温し、６５０〜７００℃程度になったら熱処理炉からウェーハを取り出す。

最後に、図１（Ｇ）に示すように、表面に形成された酸化膜層６を除去し、ＳＧＯＩウェーハ２０が得られる。酸化膜層６の除去は、例えば１５％のＨＦ水溶液にウェーハを浸漬することで行なうことができる。このように製造されたＳＧＯＩウェーハは、従来のものよりも薄いＳｉＧｅ層を有しそれが短時間の熱処理で十分に格子緩和されたものであり、格子緩和率が高く、高品質かつ低コストのＳＧＯＩウェーハとなる。なお、格子緩和率は、Ｘ線回折法を用いて評価できる。



以下、本発明の実施例及び比較例により本発明を具体的に説明するが、本発明はこれらに限定されるものではない。

（実施例１）

ＳＩＭＯＸ法により作製した直径３００ｍｍ、ＢＯＸ層の厚さ１５０ｎｍ、ＳＯＩ層の厚さ５０ｎｍのＳＯＩウェーハの表面に、厚さ７０ｎｍのＳｉ０．８５Ｇｅ０．１５層（つまりＸ＝０．１５）と厚さ１０ｎｍのＳｉ層（つまりＹ＝０）を、ＳｉＨ４とＧｅＨ４を原料ガスとしてＣＶＤ法により成長温度６５０℃で順次エピタキシャル成長した。次に、このウェーハを７００℃で熱処理炉に投入し、酸化熱処理を開始した。まず、ドライ酸素雰囲気下で７００℃から１０００℃まで、１０℃／ｍｉｎの速度で昇温した。同条件で別途行なったテストにより、温度が９５０℃に到達した時点において、表面に形成された酸化膜の厚さを測定したところ１５ｎｍであったので、表面のＳｉ層は約７ｎｍだけ酸化され、約３ｎｍはＳｉ層として残存していると考えられる。

次に熱処理雰囲気を酸素を１％含んだアルゴンに置換し、１０００℃から１２００℃まで、１０℃／ｍｉｎの速度で昇温した。同条件で別途行なったテストにより、温度が１２００℃に到達した時点において、表面に形成された酸化膜の厚さは３５ｎｍであり、表面のＳｉ層は完全に酸化され、Ｓｉ０．８５Ｇｅ０．１５層の一部も酸化されていると考えられる。

１２００℃まで昇温したところで、雰囲気をドライ酸素１００％に置換し、温度を１２００℃に保持して４０分の酸化濃縮を行ない、濃縮ＳｉＧｅ層を形成した。これにより形成された酸化膜のトータルの厚さは約１８０ｎｍになった。

次に、雰囲気をアルゴン１００％に置換し、１２００℃に保持して２４０分の格子緩和熱処理を行なった。そして、５℃／ｍｉｎの速度で降温し、７００℃になったところで熱処理炉からウェーハを取り出し、１５％のＨＦ水溶液に浸漬して表面の酸化膜を除去し、ＳＧＯＩウェーハを得た。

このようにして得たＳＧＯＩウェーハは、濃縮ＳｉＧｅ層の厚さが５０ｎｍ、Ｇｅ濃度が２０％であった。また、Ｘ線回折法で格子緩和率を評価したところ、格子緩和率は６０％であり、酸化熱処理前のＳｉＧｅ層の厚さが７０ｎｍと薄かったのにもかかわらず、十分な格子緩和を行なうことができた。



（比較例１）

Ｓｉ０．８５Ｇｅ０．１５層の上にＳｉ層をエピタキシャル成長しない以外は、実施例１と同じ作製条件でＳＧＯＩウェーハを得た。しかし、Ｘ線回折法で格子緩和率を評価したところ、格子緩和率は３０％であり、実施例１よりも低く不十分であった。



（実施例２）

実施例１と同一仕様のＳＯＩウェーハを用いて実施例１と同一条件でＳｉ0.85Ｇｅ0.15層及びＳｉ層の成長を行った。その後、ＳＯＩ層とＢＯＸ層の界面近傍を狙ってＨ＋イオンを３×１０１６／ｃｍ２の注入量で注入した。さらに酸化熱処理及び酸化膜除去を行い、濃縮ＳｉＧｅ層の厚さが５０ｎｍ、Ｇｅ濃度が２０％のＳＧＯＩウェーハを得た。Ｘ線回折法で濃縮ＳｉＧｅ層の格子緩和率を評価したところ、格子緩和率は７０％であり、水素イオン注入を行っていない実施例１のＳＧＯＩウェーハに比べて格子緩和率が向上していることが確認できた。



（比較例２）

Ｓｉ0.85Ｇｅ0.15層の上にＳｉ層をエピタキシャル成長しない以外は、実施例２と同じ作製条件でＳＧＯＩウェーハを得た。しかし、Ｘ線回折法で格子緩和率を評価したところ格子緩和率は４３％であり、比較例１に比べて向上はしているが、実施例1及び実施例２と比較するとかなり低く不十分であった。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 半導体ウェーハの製造方法であって、少なくとも、ＳＯＩウェーハ上にＳｉ１−ＸＧｅＸ層（０＜Ｘ＜１）をエピタキシャル成長し、該エピタキシャル成長したＳｉ１−ＸＧｅＸ層上にＳｉ１−ＹＧｅＹ層（０≦Ｙ＜Ｘ）を形成した後、酸化熱処理により前記エピタキシャル成長したＳｉ１−ＸＧｅＸ層のＧｅを濃縮して濃縮ＳｉＧｅ層とする工程を含み、前記酸化熱処理は、少なくとも、酸化性雰囲気下で９５０℃以下から開始し、９５０℃まで昇温する間は、前記形成したＳｉ１−ＹＧｅＹ層を残存させるように酸化させ、
    かつ、前記酸化熱処理は、前記９５０℃まで昇温した後、該９５０℃で保持することなく、酸素を５％以下含むアルゴン又は窒素雰囲気下で１２００℃以上に昇温し続けて前記残存するＳｉ１−ＹＧｅＹ層を消失させるまで酸化させた後、酸化性雰囲気下で前記Ｇｅの濃縮を行い、その後アルゴン又は窒素雰囲気下で前記濃縮ＳｉＧｅ層の格子緩和熱処理を行なうことを特徴とする半導体ウェーハの製造方法。
  2. 前記Ｓｉ１−ＹＧｅＹ層の厚さを５ｎｍから５０ｎｍとすることを特徴とする請求項１に記載の半導体ウェーハの製造方法。
  3. 前記Ｓｉ１−ＹＧｅＹ層を、単結晶、多結晶、アモルファスのいずれかとすることを特徴とする請求項１又は請求項２に記載の半導体ウェーハの製造方法。
  4. 前記Ｓｉ１−ＸＧｅＸ層の厚さを１３０ｎｍ未満とすることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体ウェーハの製造方法。
  5. 前記Ｙを０とすることを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体ウェーハの製造方法。
  6. 前記Ｘを０．２未満とすることを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体ウェーハの製造方法。
  7. 前記酸化熱処理の前に、前記ＳＯＩウェーハのＳＯＩ層とＢＯＸ層の界面に水素イオン、希ガスイオン、４族元素イオン、酸素イオンの少なくとも一種類を注入しておくことを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体ウェーハの製造方法。
JP2006536365A 2004-09-24 2005-09-16 半導体ウェーハの製造方法 Active JP4826475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006536365A JP4826475B2 (ja) 2004-09-24 2005-09-16 半導体ウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004278088 2004-09-24
JP2004278088 2004-09-24
PCT/JP2005/017120 WO2006033292A1 (ja) 2004-09-24 2005-09-16 半導体ウェーハの製造方法
JP2006536365A JP4826475B2 (ja) 2004-09-24 2005-09-16 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2006033292A1 JPWO2006033292A1 (ja) 2008-05-15
JP4826475B2 true JP4826475B2 (ja) 2011-11-30

Family

ID=36090052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006536365A Active JP4826475B2 (ja) 2004-09-24 2005-09-16 半導体ウェーハの製造方法

Country Status (6)

Country Link
US (1) US7550309B2 (ja)
EP (1) EP1801854B1 (ja)
JP (1) JP4826475B2 (ja)
KR (1) KR20070051914A (ja)
CN (1) CN100508125C (ja)
WO (1) WO2006033292A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4427489B2 (ja) 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
JP4943820B2 (ja) * 2006-11-10 2012-05-30 信越化学工業株式会社 ＧＯＩ（ＧｅｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法
FR2935194B1 (fr) 2008-08-22 2010-10-08 Commissariat Energie Atomique Procede de realisation de structures geoi localisees, obtenues par enrichissement en germanium
CN102437129B (zh) * 2011-08-29 2014-09-03 上海华力微电子有限公司 一种局部化soi和goi器件结构及其工艺集成方法
CN103165448B (zh) * 2011-12-08 2016-01-06 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN102623386A (zh) * 2012-04-12 2012-08-01 厦门大学 具有张应变的绝缘体上锗薄膜的制备方法
CN103681447A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 Soi衬底制作方法及soi衬底
CN103811325B (zh) * 2012-11-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US10361097B2 (en) 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
CN103646909B (zh) * 2013-12-24 2016-01-20 中国科学院上海微系统与信息技术研究所 绝缘体上锗goi结构的制备方法
US9818761B2 (en) 2015-06-25 2017-11-14 International Business Machines Corporation Selective oxidation for making relaxed silicon germanium on insulator structures
CN112908849A (zh) * 2021-01-28 2021-06-04 上海华力集成电路制造有限公司 一种形成SiGe沟道的热处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004040122A (ja) * 2002-07-16 2004-02-05 Internatl Business Mach Corp <Ibm> ＳｉＧｅオンインシュレータ基板材料及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369438B1 (en) * 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7282384B2 (en) * 2002-11-12 2007-10-16 National Institute Of Advanced Industrial Science And Technology Thermoelectric transducing material thin film, sensor device, and its manufacturing method
JP2004363199A (ja) 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2004363197A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2004363198A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2005050984A (ja) * 2003-06-02 2005-02-24 Sumitomo Mitsubishi Silicon Corp 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004040122A (ja) * 2002-07-16 2004-02-05 Internatl Business Mach Corp <Ibm> ＳｉＧｅオンインシュレータ基板材料及びその製造方法

Also Published As

Publication number Publication date
CN101027755A (zh) 2007-08-29
CN100508125C (zh) 2009-07-01
US7550309B2 (en) 2009-06-23
WO2006033292A1 (ja) 2006-03-30
US20080003785A1 (en) 2008-01-03
EP1801854A1 (en) 2007-06-27
JPWO2006033292A1 (ja) 2008-05-15
EP1801854A4 (en) 2010-10-06
KR20070051914A (ko) 2007-05-18
EP1801854B1 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
JP4826475B2 (ja) 半導体ウェーハの製造方法
US7208354B2 (en) Deposition of silicon germanium on silicon-on-insulator structures and bulk substrates
JP4617820B2 (ja) 半導体ウェーハの製造方法
KR100516339B1 (ko) 반도체 장치 및 그 제조 공정
US6768175B1 (en) Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
KR100783984B1 (ko) 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JP4212228B2 (ja) 半導体装置の製造方法
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JPH10256169A (ja) 半導体装置の製造方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
JP4757519B2 (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2004146472A (ja) 半導体装置及び半導体装置製造方法
JP4557505B2 (ja) 半導体基板の製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP4550870B2 (ja) 半導体装置の製造方法
JP2001102303A (ja) 化合物半導体基板の製造方法
JP2005109464A (ja) 貼り合せウェーハの製造方法および貼り合わせウェーハ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4826475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250