JP2004040122A - ＳｉＧｅオンインシュレータ基板材料及びその製造方法 - Google Patents

ＳｉＧｅオンインシュレータ基板材料及びその製造方法 Download PDF

Info

Publication number
JP2004040122A
JP2004040122A JP2003274987A JP2003274987A JP2004040122A JP 2004040122 A JP2004040122 A JP 2004040122A JP 2003274987 A JP2003274987 A JP 2003274987A JP 2003274987 A JP2003274987 A JP 2003274987A JP 2004040122 A JP2004040122 A JP 2004040122A
Authority
JP
Japan
Prior art keywords
layer
sige
substrate material
insulating region
substantially relaxed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003274987A
Other languages
English (en)
Other versions
JP4238087B2 (ja
Inventor
Stephen W Bedell
スティーヴン・ダブリュー・ベデル
Keith E Fogel
キース・イー・フォーゲル
K Sadana Devendora
デヴェンドラ・ケイ・サダナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004040122A publication Critical patent/JP2004040122A/ja
Application granted granted Critical
Publication of JP4238087B2 publication Critical patent/JP4238087B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　【課題】　向上された緩和、かなり低い欠陥密度、および改善された表面品質を有する緩和されたＳｉＧｅオンインシュレータ基板を形成する方法を提供すること。
　【解決手段】　方法が、第１の単結晶Ｓｉ層の表面上にＳｉＧｅ合金層を形成するステップを含む。第１の単結晶Ｓｉ層は、Ｇｅ拡散に対する耐性がある下の障壁層との界面を有する。次に、界面での、または界面付近での機械的な分断を可能にする欠陥を形成することができるイオンが構造内に注入され、その後、注入されたイオンを含む構造に、第１の単結晶Ｓｉ層およびＳｉＧｅ層を通るＧｅの相互拡散を可能にする加熱ステップを施して、障壁層の上に、実質的に緩和された単結晶であり均質のＳｉＧｅ層を形成する。改善された性質を有するＳｉＧｅオンインシュレータ、およびそれを含むヘテロ構造も提供される。
【選択図】　図１

Description

　本発明は、半導体基板材料を製造する方法に関し、より詳細には、薄く、高品質であり、実質的に緩和されたＳｉＧｅオンインシュレータ（ＳＧＯＩ）基板材料を製造する方法に関する。具体的には、本発明の方法は、従来技術のＳＧＯＩ基板材料に比べて、緩和の度合が増大し、表面アーチファクトが最小限であり、かつ結晶欠陥の密度が減少された、改良されたＳＧＯＩ基板材料を提供する。本発明はまた、上述した性質を有するＳＧＯＩ基板材料と、本発明のＳＧＯＩ基板材料を少なくとも含む構造とを対象とする。
　半導体業界では、近年、ＣＭＯＳ適用例に関する高いキャリア移動度の構造を達成するために、歪を有するＳｉベースのヘテロ構造を使用する高レベルの活動が行われている。従来、ＮＦＥＴおよびＰＦＥＴデバイスの性能を高めるために、これを実施するための従来技術方法は、厚い（約１〜約５マイクロメートル程度の）緩和されたＳｉＧｅ緩衝層上に、歪を有するＳｉ層を成長させなければならなかった。
　従来技術へテロ構造に関して報告されている高いチャネル電子移動度にも関わらず、ＳｉＧｅ緩衝層の使用は、それに伴ういくつかの顕著な欠点を有する。第１に、厚いＳｉＧｅ緩衝層は通常、既存のＳｉベースＣＭＯＳ技術を用いて集積するのが簡単でない。第２に、貫通転位（ＴＤ）およびミスフィット転位を含む欠陥密度が、約１０６〜約１０８欠陥／ｃｍ２であり、これは、現実的なＶＬＳＩ（超大規模集積）適用例では依然として高すぎる。第３に、従来技術構造の性質が、ＳｉＧｅ緩衝層の選択的な成長を妨げ、そのため、歪を有するＳｉと、歪を受けていないＳｉと、ＳｉＧｅ材料とを備えるデバイスを採用する回路は、集積するのが困難であり、いくつかの場合にはほぼ不可能である。
　緩和されたＳｉＧｅ材料をＳｉ基板上に生成するために、従来技術の方法は通常、均一な、段階式の、またはステップ式のＳｉＧｅ層を準安定臨界厚さ（すなわち、それを超えると転位が生じて応力を解放する厚さ）を超えて成長させ、ＳｉＧｅ緩衝層にわたって、関連する貫通転位と共にミスフィット転位が生じるようにする。構造でのミスフィット転位セクションの長さを延ばし、それによりＴＤ密度を減少させるために、様々な緩衝構造が使用されている。
　典型的な従来技術の準安定であり歪を有するＳｉＧｅ層が十分に高い温度でアニールされると、ミスフィット転位が生じて成長し、それにより被膜での全ての歪を解放する。すなわち、被膜の初期弾性歪は、結晶格子の塑性変形の開始までに解放される。ＳＯＩ基板上に成長した従来技術の準安定であり歪を有するＳｉＧｅの場合、ほとんどのアニーリング／酸化条件のもとで、約７００℃よりも高い温度に関するアニーリング履歴でミスフィット転位の発生が早期に生じることを実験が示している。これらの欠陥の多くは、次いで、構造の高温アニーリング中に費やされ、または消滅し、しかし、元のミスフィット配列の表面トポグラフィが酸化中に残る。さらに、熱拡散によって製造されるＳＧＯＩ基板材料は、ＳｉＧｅ合金層を完全に緩和しない。そうではなく、最終的なＳｉＧｅ格子は、平衡値の数分の１にしか広がらない。
　初期ＳＯＩ基板でのＳｉ層が、埋込酸化膜（ＢＯＸ）層に対して「浮動」することが真に可能な場合、準安定ＳｉＧｅ／Ｓｉ二層構造での初期歪は、Ｓｉ／埋込酸化膜境界に沿って摺動することによって弾性的に解放することができる（すなわち弾性緩和）。これは、Ｓｉ／ＢＯＸ界面で（十分に高い温度で）自然に起こると推測されているが、この概念の詳細な調査から、はじめに準安定な二層被膜をアニーリングするときにはこれが生じず（巨視的には）、ミスフィット配列が生じることが示されている。
　ＳＧＯＩ基板材料を製造する従来技術プロセスに関して上述した問題に鑑み、ＳＯＩ基板上で成長する準安定ＳｉＧｅ合金の低温弾性緩和の向上を可能にする新たな、改善された方法を提供することが引き続き求められている。
　本発明の１つの目的は、薄く、高品質のＳＧＯＩ基板材料を製造する方法を提供することである。
　本発明の別の目的は、関連する格子緩和の度合がかなり高い、薄く、高品質のＳＧＯＩ基板材料を製造する方法を提供することである。
　本発明のさらなる目的は、関連する表面アーチファクト、すなわち欠陥が実質的にほとんどない、または全くない、薄く、高品質のＳＧＯＩ基板材料を製造する方法を提供することである。
　本発明のさらなる目的は、関連する結晶欠陥の密度がかなり低い、薄く、高品質のＳＧＯＩ基板材料を製造する方法を提供することである。
　本発明のさらなる目的は、厚さの均一性の度合が高い、薄く、高品質のＳＧＯＩ基板材料を製造する方法を提供することである。
　本発明のさらなる目的は、格子緩和の度合を増大し、表面アーチファクトを最小限に抑え、ＳＧＯＩ基板材料に存在する結晶欠陥の密度を大幅に低減することができる、薄く、高品質のＳＧＯＩ基板材料を製造する方法を提供することである。従来技術方法はどれも、ＳＧＯＩ基板について３つの性質全てを達成することはできない。したがって、本発明の方法は、従来技術に勝る重要な、大幅な進歩をもたらす。
　本発明のさらなる目的は、相補型金属酸化物半導体（ＣＭＯＳ）処理ステップと互換性のある処理ステップを利用する、薄く、高品質のＳＧＯＩ基板材料を製造する方法を提供することである。
　本発明の追加の目的は、歪を有するＳｉ層を形成する際に格子不整合テンプレート、すなわち基板として使用することができる、薄く、高品質の、実質的に緩和されたＳＧＯＩ基板材料を製造する方法を提供することである。
　本発明のさらなる追加の目的は、高性能ＣＭＯＳ適用例で有用な高いキャリア移動度を有する、歪を有するＳｉ／実質的に緩和されたＳＧＯＩ構造を提供することである。
　これら、およびその他の目的および利点は、ＳｉｘＧｅ１−ｘ／ＳＯＩ構造の第１の単結晶Ｓｉと下の障壁層との界面に、または界面付近に水素イオン（または機械的な分断を可能にする欠陥を形成することができる任意の他のイオン）が注入される方法を利用することによって、本発明で達成される。注入されたイオンは、その界面の機械的な分断を補助し、それにより弾性緩和機構を生じることができると考えられている。後の熱処理は、ＳｉｘＧｅ１−ｘ／第１の単結晶Ｓｉ二層内部にＧｅを拡散混合する。この拡散中のＧｅ原子は、成長する酸化物（酸化薄層化の場合）と、下の障壁層との両方から拒絶される。したがって、元の二層が熱処理によって薄層化される場合、ＳｉｘＧｅ１−ｘ層のＧｅ含有量が引き続き増加する。ＳｉｘＧｅ１−ｘ合金層の格子定数は、Ｇｅの割合が０から１００原子パーセントまで変化するときにほぼ線形に約４．１７％増加する。Ｇｅの割合が増加するとそれだけ、ＳｉｘＧｅ１−ｘ層の物理的な寸法を、歪解放欠陥（塑性変形）の導入を回避するものにしなければならない。本発明のイオン注入ステップは、二層の下部に、すなわち第１の単結晶Ｓｉ／Ｇｅ拡散障壁層界面に存在する非常に制限された領域を塑性変形することによって二層の弾性緩和を発生させることができるようにすることにより、歪を有する二層での欠陥生成を低減する。この領域は、その後、熱処理ステップ中に再構成される。
　具体的には、本発明の方法は、
　第１の単結晶Ｓｉ層の表面上に、ｘ＝０、または１未満の数としてＳｉｘＧｅ１−ｘ層を形成するステップであって、第１の単結晶Ｓｉ層が、Ｇｅ拡散に対する耐性がある下の障壁層との界面を有するステップと、
　界面での、または界面付近での機械的な分断を可能にする欠陥を層内に形成することができるイオンを注入するステップと、
　層内での歪の緩和を可能にし、かつその後、第１の単結晶Ｓｉ層およびＳｉｘＧｅ１−ｘ層を通るＧｅの相互拡散を可能にする温度で層を加熱して、障壁層の上に、実質的に緩和された単結晶ＳｉＧｅ層を形成するステップと
を含む。
　本発明で形成される実質的に緩和された単結晶ＳｉＧｅ層は、ＳｉｘＧｅ１−ｘと第１の単結晶Ｓｉ層との均質な混合からなることに留意されたい。さらに、実質的に緩和された単結晶ＳｉＧｅ層は、注入ステップを伴わずに形成される緩和されたＳｉＧｅ層に比べて、最小限の表面欠陥と、低い結晶欠陥の密度とを有する。
　上述したイオン注入および加熱のステップに続いて、歪を有するＳｉ層を、実質的に緩和された単結晶ＳｉＧｅ層の上にエピタキシャル成長させることができ、様々な高性能ＣＭＯＳ適用例で使用することができる歪を有するＳｉ／実質的に緩和されたＳｉＧｅ含有へテロ構造を形成する。
　本発明のいくつかの実施形態では、第１の単結晶Ｓｉ層および障壁層が、シリコンオンインシュレータ（ＳＯＩ）基板の構成要素である。他の実施形態では、障壁層が、半導体基板の表面の上に形成され、その後、第１の単結晶Ｓｉ層が障壁層の上に形成される。後者の基板材料は非ＳＯＩ基板である。
　本発明の非常に好ましい実施形態では、第１の単結晶Ｓｉ層は、約５０ｎｍ以下の厚さを有する薄層である。薄い開始単結晶層の使用は、この層が、ＳｉｘＧｅ１−ｘ／第１の単結晶Ｓｉ二層の歪を有する界面を、分断されるＳｉ／ＢＯＸ界面に近付けることができるので好ましい。
　本発明の方法はまた、パターン化されていない障壁層（すなわち、連続する障壁層）、またはパターン化された障壁層（すなわち、半導体材料によって取り囲まれた不連続の、隔離された障壁領域または島）の使用を企図している。
　本発明のさらなる別の実施形態では、構造を加熱する前にＳｉキャップ層がＳｉｘＧｅ１−ｘ合金層の上に形成される。本発明のこの実施形態は、（欠陥生成の防止に関して）熱力学的に安定な薄く、実質的に緩和されたＳｉＧｅオンインシュレータ（ＳＧＯＩ）基板材料を提供する。高品質の、実質的に緩和されたＳｉＧｅオンインシュレータ基板材料に関連して使用するとき、用語「薄い」は、本発明の方法によって形成される均質化されたＳｉＧｅ層が約２００ｎｍ以下の厚さ、より好ましくは約１０〜約２００ｎｍの厚さを有することを示すことに留意されたい。
　本発明の別の態様は、上述した処理ステップを利用して形成されるＳｉＧｅオンインシュレータ基板材料に関する。具体的には、本発明の基板材料は、Ｓｉ含有基板と、Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対する耐性がある絶縁領域と、絶縁領域の上に存在する、実質的に緩和されたＳｉＧｅ層とを備え、実質的に緩和されたＳｉＧｅ層が、約２０００ｎｍ以下の厚さと、約３０％以上の測定緩和値とを有し、表面欠陥が実質的にほとんどなく、または全くなく、さらに５×１０６以下の欠陥密度を有する。
　本発明のさらなる態様は、上述した基板材料を少なくとも含むヘテロ構造に関する。具体的には、本発明のヘテロ構造は、Ｓｉ含有基板と、Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対する耐性がある絶縁領域と、絶縁領域の上に存在する、実質的に緩和されたＳｉＧｅ層であって、約２０００ｎｍ以下の厚さと、約３０％以上の測定緩和値とを有し、表面欠陥が実質的にほとんどなく、または全くなく、さらに５×１０６以下の欠陥密度を有するＳｉＧｅ層と、実質的に緩和されたＳｉＧｅ層の上に形成された、歪を有するＳｉ層とを備える。
　本発明の他の態様は、超格子構造と、本発明のＳｉＧｅオンインシュレータ基板材料を少なくとも含む他の格子不整合構造に関するテンプレートとに関する。
　ここで、後のエピタキシャルＳｉの過成長のための格子不整合テンプレートとして働くことができる、改良された薄い、高品質の、実質的に緩和されたＳｉＧｅオンインシュレータ基板材料を製造する方法を提供する本発明を、本出願に添付する図面を参照することによってより詳細に説明する。添付図面では、同じ要素および／または対応する要素あるいはその両方が同じ参照番号によって表されていることに留意されたい。
　まず、本発明で採用することができる初期基板材料を示す図１および図６を参照する。具体的には、図１および６に例示される初期基板材料はそれぞれ、Ｓｉ含有半導体基板１０と、Ｓｉ含有半導体基板１０の表面の上に存在する、Ｇｅ拡散に対する耐性がある障壁層１２（本明細書で以後「障壁層」）と、障壁層の上に存在する、約１×１０６欠陥／ｃｍ２未満のミスフィット転位およびＴＤ密度を有する第１の単結晶Ｓｉ層１４とを備える。図面に示される２つの初期構造の相違点は、図１では、障壁層が構造全体にわたって連続的に存在し、図６では、障壁層が、半導体材料、すなわち層１０および１４によって取り囲まれた不連続の、隔離された領域または島として存在することである。したがって、図１に示される初期構造が、パターン化されていない障壁層を含み、図６の初期構造が、パターン化された障壁層を含むことに留意されたい。
　障壁層がパターン化されているか、パターン化されていないかに関わらず、初期構造は、従来のシリコンオンインシュレータ（ＳＯＩ）基板材料であってよく、領域１２は、Ｓｉ含有半導体基板１０から第１の単結晶Ｓｉ層１４を電気的に絶縁する埋込酸化膜（ＢＯＸ）領域である。本明細書で使用される用語「Ｓｉ含有」は、少なくともシリコンを含む半導体基板を表す。例として、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣ、Ｓｉ／ＳｉＧｅＣ、および任意の数の埋込酸化膜（連続、不連続、または連続と不連続の混合）領域を中に含むことができる事前成形されたシリコンオンインシュレータが挙げられ、しかしそれらに限定されない。
　当業者によく知られている従来のＳＩＭＯＸ（separation by ionimplantation of oxygen）プロセス、および米国特許出願第０９／８６１５９３号、０９／８６１５９４号、０９／８６１５９０号、０９／８６１５９６号、および０９／８８４６７０号、ならびに米国特許第５９３０６３４号で述べられている様々なＳＩＭＯＸプロセスを利用してＳＯＩ基板を形成することができ、各特許文書の内容全体を参照により本明細書に組み込む。’５９０出願に開示されているプロセスを、図６に示されるパターン化された基板を製造するために本明細書で採用することができることに留意されたい。
　別法として、例えば熱結合および切断プロセスを含めた他の従来のプロセスを使用してＳＯＩ基板材料を作成することができる。
　ＳＯＩ基板に加えて、図１および６に示される初期基板は、従来の堆積プロセス、ならびにリソグラフィおよびエッチング（パターン化された基板を製造する際に採用される）を使用して作成された非ＳＯＩ基板であってもよい。具体的には、非ＳＯＩ基板が採用されるとき、従来の堆積または熱成長プロセスによってＳｉ含有基板の表面上にＧｅ拡散障壁層を堆積し、従来のリソグラフィおよびエッチングを採用することによって障壁層に任意選択でパターン付けし、その後、例えば化学気相成長（ＣＶＤ）、プラズマＣＶＤ、スパッタリング、蒸着、化学溶液法、またはエピタキシャルＳｉ成長を含めた従来の堆積プロセスを使用して障壁層の上に単結晶Ｓｉ層を形成することにより、初期構造が形成される。
　図１および６に示される初期構造の障壁層１２は、Ｇｅ拡散に対する高い耐性がある任意の絶縁材料からなる。そのような絶縁およびＧｅ拡散耐性材料の例として、結晶または非結晶酸化物または窒化物が挙げられ、しかしそれに限定されない。
　初期構造の様々な層の厚さは、層を作成する際に使用されるプロセスによって変えることができる。しかし、通常、単結晶Ｓｉ層１４は約１〜約２０００ｎｍの厚さを有し、約２０〜約２００ｎｍの厚さがより好ましい。障壁層１２（すなわちＧｅ拡散耐性層）については、この層は約１〜１０００ｎｍの厚さを有する場合があり、約２０〜約２００ｎｍの厚さがより好ましい。Ｓｉ含有基板層、すなわち層１０の厚さは、本発明で重要ではない。上で提供した厚さは例示のものであり、本発明の範囲を何ら制限するものではないことに留意されたい。
　本発明は、上述した厚さ範囲を有する単結晶Ｓｉ層を有する初期構造を使用して機能するが、単結晶Ｓｉ層が約５０ｎｍ以下の厚さを有することが最も好ましい。
　図２および７は、ＳｉｘＧｅ１−ｘ層１６（ここで、ｘは０、または１未満の数）が第１の単結晶Ｓｉ層１４の上に形成された後に形成される構造を例示する。「ＳｉｘＧｅ１−ｘ」層を、本明細書では以後、ＳｉＧｅ合金層と呼ぶ。本発明のＳｉＧｅ合金層は、最大９９．９９原子パーセントのＧｅを有するＳｉＧｅ合金（ｘが１未満のとき）と、１００原子パーセントのＧｅを含む純粋なＧｅ（ｘ＝０のとき）とを含むことができる。本発明の一実施形態では、ＳｉＧｅ合金層中のＧｅ含有量は、約０．１〜約９９．９原子パーセントであることが好ましく、約１０〜３５原子パーセントのＧｅがより好ましい。図面では、参照番号１７が、障壁層１２と単結晶Ｓｉ層１４との界面を示す。
　本発明によれば、（ｉ）熱力学的に安定な（臨界厚さ未満の）ＳｉＧｅ合金を成長させる、または（ｉｉ）準安定であり、欠陥、すなわちミスフィット転位およびＴＤ転位が存在しないＳｉＧｅ合金層を成長させることができる当業者によく知られている従来のエピタキシャル成長法を使用して、ＳｉＧｅ合金が第１の単結晶Ｓｉ層１４の上に形成される。条件（ｉ）または（ｉｉ）を満たすことができるエピタキシャル成長プロセスの例として、低圧化学気相成長（ＬＰＣＶＤ）、超高真空化学気相成長（ＵＨＶＣＶＤ）、大気圧化学気相成長（ＡＰＣＶＤ）、分子線エピタキシ（ＭＢＥ）、およびプラズマ化学気相成長（ＰＥＣＶＤ）が挙げられ、しかしそれらに限定されない。
　本発明のこの点で形成されるＳｉＧｅ合金層の厚さは変えることができるが、通常は、層１６が約１０〜約５００ｎｍの厚さを有し、約２０〜約２００ｎｍの厚さがより好ましい。
　本発明の１つの代替実施形態では、図１１〜１２を参照すると、本発明の加熱ステップを行う前に、任意選択のキャップ層１８がＳｉＧｅ合金層１６の上に形成される。より具体的には、任意選択のキャップ層を、本明細書で以下により詳細に論じる注入ステップの前に形成することも、後に形成することもできる。図１１〜１２は、任意選択のキャップ層がイオン注入の前に形成される実施形態を示すが、本発明はまた、任意選択のキャップ層が本発明のイオン注入ステップ後に形成される実施形態も企図している。本発明で採用される任意選択のキャップ層は、エピタキシャル・シリコン（ｅｐｉ−Ｓｉ）、アモルファス・シリコン（ａ：Ｓｉ）、単結晶または多結晶Ｓｉ、あるいは多層を含むそれらの任意の組合せを含む任意のＳｉ材料からなる。好ましい実施形態では、キャップ層が、ｅｐｉ　Ｓｉからなる。層１６と１８は、同じ反応チャンバ内で形成されても、そうでなくてもよいことに留意されたい。
　存在時、任意選択のキャップ層１８は、約１〜約１００ｎｍの厚さを有し、約１〜約３０ｎｍの厚さがより好ましい。任意選択のキャップ層は、上述したエピタキシャル成長プロセスを含めた任意のよく知られている堆積プロセスを利用して形成される。
　本発明の一実施形態では、単結晶Ｓｉ層の表面に約１〜約２０００ｎｍの厚さを有するＳｉＧｅ合金（Ｇｅが１５〜２０原子パーセント）を形成し、その後、ＳｉＧｅ合金層の上に約１〜約１００ｎｍの厚さを有するＳｉキャップ層を形成することが好ましい。
　初期構造の上に（任意選択のキャップ層を有する、または有さない）ＳｉＧｅ合金を形成した後、図２または７に示される（任意選択のキャップを有する、または有さない）構造にイオン注入ステップが施され、界面１７での、または界面付近での機械的な分断を可能にする欠陥を形成することができるイオンが注入される。機械的な分断が生じるようにする欠陥の例としては、水素イオン注入の場合と同様に、板状欠陥または泡状欠陥が挙げられる。注入は、注入マスクを使用して行うことも、使用せずに行うこともできる。この注入ステップ後の構造が、図３または８に示されている。これらの図で、参照番号１９が、イオン注入ステップによって形成された欠陥領域を示す。上述したように、この欠陥領域は、ＳｉＧｅ合金／単結晶Ｓｉ二層の弾性緩和が生じるようにすることによって、ＳｉＧｅ合金／単結晶Ｓｉ二層での欠陥生成の問題を解決する。具体的には、界面１７に、または界面付近に存在する欠陥領域を塑性変形することによって弾性緩和が生じる。
　界面１７で、または界面付近で機械的な分断が生じるようにする欠陥は、界面１７で、または界面付近でイオン範囲のピークを維持する注入条件を使用して、水素、重水素、ヘリウム、酸素、ネオン、およびそれらの混合物などのイオンを様々な層に注入することによって形成される。本発明で使用される好ましいイオンは水素イオン（Ｈ＋）である。Ｈ２ ＋など、水素の他の種を本明細書で企図することもできることに留意されたい。
　本発明の注入ステップは、約０．０１〜約１０マイクロアンペア／ｃｍ２のビーム電流密度を使用して、ほぼ室温で、すなわち約２８３Ｋ〜約３０３Ｋの温度で行われる。異なる温度での、かつ／または他のビーム電流密度を使用する、あるいはその両方での注入が、機械的な分断に影響を及ぼす場合がある。
　板状欠陥を形成する際に使用される注入種の濃度は、採用される注入種のタイプによって変えることができる。しかし、通常、本発明のこの点で使用される注入イオンの濃度は、３Ｅ１６ｃｍ−２（３×１０−１６／ｃｍ１）未満であり、約１Ｅ１６（１×１０１６）〜約２．９９Ｅ１６（２．９９×１０１６）ｃｍ−２のイオン濃度がより好ましい。この注入のエネルギーは、注入エネルギーが界面１７に、または界面付近にイオンを配置することができなければならないという条件のもとで、注入されるイオンの種類によって変えることもできる。例えば、注入イオンとして水素が採用されるとき、界面１７での、または界面付近での板状欠陥生成を保証するために使用されるエネルギーは約１〜約１００ｋｅＶであり、約３〜約２０ｋｅＶのエネルギーがより好ましい。
　注入ステップ後、構造の上に前もって形成されていない場合には、任意選択のキャップをＳｉＧｅ合金層の上に形成することができる。次に、歪を有するＳｉＧｅ合金層の緩和を可能にし、かつその後、第１の単結晶Ｓｉ層１４、ＳｉＧｅ合金層１６、および存在する場合は任意選択のＳｉキャップを通るＧｅの相互拡散を可能にする温度で、注入を受けた構造を加熱し、すなわちアニールし、それにより障壁層の上に、実質的に緩和された単結晶ＳｉＧｅ層２０を形成する（図４または９参照）。緩和アニールは、相互拡散アニールとは別個に行うことができ、あるいは１つのアニーリング・プロセスに組み合わせることができる。加熱は、チューブ炉内で、または急速熱アニーリング（ＲＴＡ）ツールを使用して行うことができる。加熱ステップ中に、酸化物層２２が層２０の上に形成されることに留意されたい。この酸化物層は、必ずではないが、通常は、ＳｉＧｅに比べて酸化物を除去するのに高い選択性をもつＨＦなどの化学エッチャントが採用される従来のウェット・エッチ・プロセスを使用して、加熱ステップ後に構造から除去される。別法として、この酸化物層を、反応性イオン・エッチングなど従来のドライ・エッチング・プロセスを使用して除去することができる。
　酸化物層が除去されると、第２の単結晶Ｓｉ層を層２０の上に形成することができ、本発明の上述した処理ステップを任意の回数繰り返して、多層化され緩和されたＳｉＧｅ基板材料を生成することができることに留意されたい。
　本発明の加熱ステップ後に形成される酸化物層は、約２０〜約２０００ｎｍの範囲にすることができる可変厚さを有し、約２０〜約５００ｎｍの厚さがより好ましい。
　具体的には、本発明の加熱ステップは、約９００℃〜約１３５０℃の温度で行われるアニーリング・ステップであり、約１２００℃〜約１３３５℃の温度がより好ましい。さらに、本発明の加熱ステップは、Ｏ２、ＮＯ、Ｎ２Ｏ、Ｈ２Ｏ（蒸気）、オゾン、空気、および他の同様の酸素含有ガスなど少なくとも１つの酸素含有ガスを含む酸化環境で行われる。酸素含有ガスを互いに混ぜることができ（Ｏ２とＮＯの混合物など）、あるいは、Ｈｅ、Ａｒ、Ｎ２、Ｘｅ、Ｋｒ、またはＮｅなど不活性ガスを用いてガスを希釈することができる。
　加熱ステップは、通常は約１０〜約１８００分の範囲の可変時間にわたって行うことができ、約６０〜約６００分の時間がより好ましい。加熱ステップは、単一の目標温度で行うことができ、または、様々な温度上昇速度および浸漬時間を使用する様々な温度上昇および浸漬サイクルを採用することができる。
　加熱ステップが酸化環境下で行われ、Ｇｅ原子に対する拡散障壁として作用する表面酸化物層、すなわち層２２の存在を実現する。したがって、酸化物層が構造の表面に形成されると、Ｇｅが、障壁層１２と酸化物層２２の間に捕捉される。表面酸化物の厚さが増大するにつれて、Ｇｅは、層１４、１６、および任意選択で１８を通してより均一に分散され、しかし浸食する酸化物層から継続的に、かつ効率的に拒絶される。したがって（現在均質化されている）層がこの加熱ステップ中に薄くなるとそれだけ、相対的なＧｅの割合が増大する。本発明では、希釈された酸素含有ガス中で約１２００℃〜約１３２０℃の温度で加熱ステップが行われるときに、効率的な熱混合が実現される。
　また、ＳｉＧｅ合金層の融点に基づいて調整された熱サイクルを使用することも本明細書で企図されている。そのような場合、温度は、ＳｉＧｅ合金層の融点未満になるように調節される。
　酸化が非常に急速に生じる場合、Ｇｅが、表面酸化物／ＳｉＧｅ界面から十分に速く拡散することができず、酸化物を通って輸送され（失われ）、またはＧｅの界面濃度が、合金溶融温度に達するほど高くなることに留意されたい。
　本発明の加熱ステップの役割は、（１）Ｇｅ原子をより急速に拡散できるようにし、それによりアニーリング中に均質な拡散を維持すること、および（２）（「はじめに」）歪を受けている層構造に、平衡構成を容易にするサーマルバジェットを施すことである。この加熱ステップが行われた後、構造は、障壁層１２と表面酸化物層２２との間に挟まれた、均一であり、実質的に緩和されたＳｉＧｅ合金層、すなわち層２０を含む。
　本発明によれば、緩和されたＳｉＧｅ層２０は、約２０００ｎｍ以下の厚さを有し、約１０〜約１００ｎｍの厚さがより好ましい。本発明で形成される緩和ＳｉＧｅ層は、従来技術ＳｉＧｅ緩衝層よりも薄く、ミスフィット転位およびＴＤを含む欠陥密度が約５×１０６欠陥／ｃｍ２以下であることに留意されたい。
　本発明で形成される緩和されたＳｉＧｅ層は、約０．１〜約９９．９原子パーセントの最終Ｇｅ含有量を有し、約１０〜約３５原子パーセントのＧｅがより好ましい。緩和ＳｉＧｅ層２２の別の特徴は、約３０％以上の測定格子緩和を有することであり、典型的には約５０〜約７０％の測定格子緩和がより好ましい。本発明では１００％緩和が最も好ましいことに留意されたい。
　本発明を利用して形成されたＳＧＯＩ基板材料の測定緩和値は、イオン注入を用いずに形成された従来技術ＳＧＯＩ基板材料に関して通常報告される測定緩和値よりも実質的に高いことに留意されたい。さらに、本発明の方法は、最小限の表面アーチファクトを提供し、結晶欠陥の密度を実質的に低減する。上述した本発明のイオン注入ステップを含まない従来技術方法を使用して、上述した３つの性質全てをＳＧＯＩについて得ることはできない。
　上述したように、本発明のこの点で表面酸化物層２２を取り除き、それにより、例えば図５または１０に示されるＳｉＧｅオンインシュレータ基板材料を提供することができる（緩和されたＳｉＧｅ層を形成する際にキャップ層は使用されないので、基板材料がキャップ層を含まないことに留意されたい）。
　図１３は、それぞれ図５および図１０のＳｉＧｅ層の上にＳｉ層２４を形成した後に得られる構造を示す。Ｓｉ層２４は、当技術分野でよく知られている従来のエピタキシャル堆積プロセスを使用して形成される。ｅｐｉ−Ｓｉ層２４の厚さは変えることができ、しかし通常は、ｅｐｉ−Ｓｉ層２４は約１〜約１００ｎｍの厚さを有し、約１〜約３０ｎｍの厚さがより好ましい。
　いくつかの例では、上述した処理ステップを利用して、緩和されたＳｉＧｅ層２０の上に追加のＳｉＧｅを形成することができ、その後、ｅｐｉ−Ｓｉ層２４を形成することができる。層２０は、ｅｐｉ層２４に比べて大きな面内格子パラメータを有するので、ｅｐｉ層２４は、引っ張られる形で歪を受ける。
　上述したように、本発明はまた、本発明のＳｉＧｅオンインシュレータ基板材料を少なくとも含む超格子構造および格子不整合構造も企図する。超格子構造の場合、そのような構造は、本発明の実質的に緩和されたＳｉＧｅオンインシュレータ基板材料と、基板材料の実質的に緩和されたＳｉＧｅ層の上に形成された交互の層ＳｉおよびＳｉＧｅとを少なくとも含む。
　格子不整合構造の場合、ＧａＡｓ、ＧａＰ、または他の同様のＩＩＩ／Ｖ化合物の半導体が、本発明のＳｉＧｅオンインシュレータ基板材料の実質的に緩和されたＳｉＧｅ層の上に形成される。
　緩和されたＳＧＯＩ基板材料を形成する際にイオン注入ステップが使用されない従来技術拡散方法に比べて、本発明の方法を利用して達成することができる利点のいくつかを例示するために以下の例を与える。
　この例で、緩和されたＳＧＯＩ基板材料は、本発明の方法を利用して準備され、本発明のイオン注入ステップを用いずに準備された従来の緩和されたＳＧＯＩ基板材料と比較された。
　各緩和されたＳＧＯＩ基板材料を形成する際に使用される初期構造は、以下の層を含む（トップダウンで）。
　　　ＳｉＧｅ（６００Å、２０原子％Ｇｅ）／Ｓｉ（３５０Å）／障壁酸化物（１３５０Å）／Ｓｉ基板（７５０μｍ）
　上のトップダウン構成に含まれる初期構造の１つに対して、約２．５Ｅ１６Ｈ／ｃｍ２のイオン照射線量を使用して、障壁酸化物と３５０ÅのＳｉ層との界面で、または界面付近で水素イオンが構造内に注入された。注入は、約６．７ｋｅＶのエネルギーで行われた。もう一方の構造は、この注入ステップを施されなかった。
　次いで、両方の構造が以下の加熱手順を使用して酸素中でアニールされた。３℃／分の温度上昇速度で室温から１２００℃まで温度上昇され、均質な３５０ÅのＳｉＧｅ層が障壁酸化物の上に形成されるまで１２００℃で保たれた。
　図１４は、従来技術の緩和されたＳＧＯＩ基板材料を表し、図１６は、本発明の緩和されたＳＧＯＩ材料を表す。注入を受けなかった構造に関する最終的なＳｉＧｅ合金のＧｅの割合、および最終的な緩和の度合を示すＸ線拡散データは以下のようなものである。Ｇｅの割合０．２５７；緩和の割合０．５２。上述した注入を受けた構造に関するＸ線データは以下のようなものである。Ｇｅの割合０．２６５；緩和の割合０．３８。
　図１４は、注入を使用せずに製造された最終的なＳＧＯＩの平面図ＴＥＭ画像である。この画像は、残っている表面アーチファクトによる広がった欠陥と厚さコントラスト・ラインとを示す。図１６は、水素注入を受けた構造に関する同じ平面図ＴＥＭ画像を示す。結晶欠陥と、表面欠陥によるアーチファクトとの実質的な減少が存在する。画像中で良く見えるラインは、モアレ干渉縞であり、（緩和された）ＳｉＧｅ合金層と下のＳｉ基板（埋込酸化膜層の下）の格子パラメータの差から得られる。
　これらのデータは、（イオン注入およびアニーリングによって形成される）本発明のＳＧＯＩ基板材料、特に均質なＳｉＧｅ層が、従来技術のＳＧＯＩ基板材料に比べて、向上された緩和、かなり低い欠陥密度、および改善された表面品質を有することを示す。
　本発明を、その好ましい実施形態に関して特に示し、説明してきたが、本発明の精神および範囲を逸脱することなく前述の、およびその他の形態および詳細の変更を施すことができることを当業者は理解されよう。したがって、本発明は、説明し、例示した正確な形態および詳細に限定されず、頭記の特許請求の範囲の範囲内に含まれることを意図されている。
　まとめとして、本発明の構成に関して以下の事項を開示する。
（１）ＳｉＧｅオンインシュレータ基板材料を製造するための方法であって、
　第１の単結晶Ｓｉ層の表面上に、ｘ＝０、または１未満の数としてＳｉｘＧｅ１−ｘ層を形成するステップであって、前記第１の単結晶Ｓｉ層が、Ｇｅ拡散に対する耐性がある下の障壁層との界面を有するステップと、
　前記界面での、または界面付近での機械的な分断を可能にする欠陥を前記層内に形成することができるイオンを注入するステップと、
　層内での歪の緩和を可能し、かつその後、前記第１の単結晶Ｓｉ層および前記ＳｉｘＧｅ１−ｘ層を通るＧｅの相互拡散を可能にする温度で前記層を加熱して、前記障壁層の上に、実質的に緩和された単結晶ＳｉＧｅ層を形成するステップと
を含む方法。
（２）前記障壁層が、パターン化された障壁層である上記（１）に記載の方法。
（３）前記障壁層が、パターン化されていない障壁層である上記（１）に記載の方法。
（４）前記障壁層が、結晶または非結晶酸化物、あるいは結晶または非結晶窒化物からなる上記（１）に記載の方法。
（５）前記障壁層が、パターン化された、またはパターン化されていない埋込酸化膜領域である上記（１）に記載の方法。
（６）前記ＳｉｘＧｅ１−ｘ層が、低圧化学気相成長、大気圧化学気相成長、超高真空化学気相成長、分子線エピタキシ、およびプラズマ化学蒸着からなる群から選択されるエピタキシャル成長によって形成される上記（１）に記載の方法。
（７）さらに、加熱ステップを行う前に、前記ＳｉｘＧｅ１−ｘ層の上にＳｉキャップ層を形成するステップを含む上記（１）に記載の方法。
（８）前記Ｓｉキャップ層が、ｅｐｉ−Ｓｉ、ａ：Ｓｉ、単結晶または多結晶Ｓｉ、あるいはそれらの任意の組合せおよび多層からなる上記（７）に記載の方法。
（９）前記注入イオンが、水素、重水素、ヘリウム、酸素、ネオン、またはそれらの混合物を含む上記（１）に記載の方法。
（１０）前記注入イオンが水素イオンである上記（１）に記載の方法。
（１１）前記注入が、３Ｅ１６（３×１０１６）原子／ｃｍ２未満のイオン濃度を使用して行われる上記（１）に記載の方法。
（１２）前記水素イオンが、約１〜約１００ｋｅＶのエネルギーで注入される上記（１０）に記載の方法。
（１３）表面酸化物層が前記加熱ステップ中に形成される上記（１）に記載の方法。
（１４）さらに、ウェット化学エッチ・プロセスまたはドライ・エッチングを利用して前記表面酸化物層を除去するステップを含む上記（１３）に記載の方法。
（１５）前記形成、注入、および加熱ステップが任意の回数繰り返される上記（１）に記載の方法。
（１６）前記加熱ステップが、少なくとも１つの酸素含有ガスを含む酸化環境で行われる上記（１）に記載の方法。
（１７）前記少なくとも１つの酸素含有ガスが、Ｏ２、ＮＯ、Ｎ２Ｏ、蒸気、オゾン、空気、またはそれらの混合物を含む上記（１６）に記載の方法。
（１８）さらに、前記少なくとも１つの酸素含有ガスを希釈するために採用される不活性ガスを含む上記（１７）に記載の方法。
（１９）前記加熱ステップが約９００〜約１３５０℃の温度で行われる上記（１）に記載の方法。
（２０）前記加熱ステップが約１２００〜約１３３５℃の温度で行われる上記（１９）に記載の方法。
（２１）前記実質的に緩和されたＳｉＧｅ層が約２０００ｎｍ以下の厚さを有する上記（１）に記載の方法。
（２２）前記実質的に緩和されたＳｉＧｅ層が約５×１０６以下の欠陥密度を有する上記（１）に記載の方法。
（２３）前記実質的に緩和されたＳｉＧｅ層が約３０％以上の測定緩和値を有する上記（１）に記載の方法。
（２４）さらに、前記実質的に緩和されたＳｉＧｅ層の上に追加のＳｉＧｅ層を成長させるステップを含む上記（１）に記載の方法。
（２５）さらに、前記追加のＳｉＧｅ層の上に、歪を受けたＳｉ層を形成するステップを含む上記（２４）に記載の方法。
（２６）さらに、前記実質的に緩和されたＳｉＧｅ層の上に、歪を有するＳｉ層を形成するステップを含む上記（１）に記載の方法。
（２７）前記第１の単結晶Ｓｉ層が約５０ｎｍ以下の厚さを有する上記（１）に記載の方法。
（２８）前記加熱ステップが、個別の緩和アニールおよび個別の相互拡散アニールを含む上記（１）に記載の方法。
（２９）前記注入が、約０．０１〜約１０マイクロアンペア／ｃｍ２のビーム電流密度を使用して約２８３Ｋ〜約３０３Ｋの温度で行われる上記（１）に記載の方法。
（３０）Ｓｉ含有基板と、
　前記Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対する耐性がある絶縁領域と、
　前記絶縁領域の上に存在する、実質的に緩和されたＳｉＧｅ層と
を備える基板材料であって、
　前記実質的に緩和されたＳｉＧｅ層が、約２０００ｎｍ以下の厚さと、約３０％以上の測定緩和値と、５×１０６以下の欠陥密度とを有する基板材料。
（３１）前記絶縁領域がパターン化されている上記（３０）に記載の基板材料。
（３２）前記絶縁領域がパターン化されていない上記（３０）に記載の基板材料。
（３３）前記絶縁領域が、結晶または非結晶酸化物、あるいは結晶または非結晶窒化物からなる上記（３０）に記載の基板材料。
（３４）前記絶縁領域が、パターン化された、またはパターン化されていない埋込酸化膜領域である上記（３０）に記載の基板材料。
（３５）Ｓｉ含有基板と、
　Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対する耐性がある絶縁領域と、
　絶縁領域の上に存在する、実質的に緩和されたＳｉＧｅ層であって、約２０００ｎｍ以下の厚さと、約３０％以上の測定緩和値と、５×１０６以下の欠陥密度とを有するＳｉＧｅ層と、
　実質的に緩和されたＳｉＧｅ層の上に形成された、歪を有するＳｉ層と
を備えるヘテロ構造。
（３６）前記絶縁領域がパターン化されている上記（３５）に記載のヘテロ構造。
（３７）前記絶縁領域がパターン化されていない上記（３５）に記載のヘテロ構造。
（３８）前記絶縁領域が、結晶または非結晶酸化物、あるいは結晶または非結晶窒化物からなる上記（３５）に記載のヘテロ構造。
（３９）前記絶縁領域が、パターン化された、またはパターン化されていない埋込酸化膜領域である上記（３５）に記載のヘテロ構造。
（４０）前記歪を有するＳｉ層の上に、緩和されたＳｉＧｅと歪を有するＳｉとの交互層が形成される上記（３５）に記載のヘテロ構造。
（４１）前記歪を有するＳｉ層が、ＩＩＩ／Ｖ化合物半導体からなる群から選択される格子不整合化合物で置き換えられた上記（４０）に記載のヘテロ構造。
改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化されていない障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化されていない障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化されていない障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化されていない障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化されていない障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化された障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化された障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化された障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化された障壁層を含む。 改良されたＳＧＯＩ基板材料を製造する際に本発明で採用される基本的な処理ステップを示す図（断面図）である。この図で、初期基板は、パターン化された障壁層を含む。 パターン化されていない基板上に形成されたＳｉＧｅ合金層の上にＳｉキャップ層が形成された、本発明の代替実施形態を示す図（断面図）である。 パターン化された基板上に形成されたＳｉＧｅ合金層の上にＳｉキャップ層が形成された、本発明の代替実施形態を示す図（断面図）である。 図５又は図１０の改良された薄い、高品質の、実質的に緩和されたＳｉＧｅオンインシュレータ基板材料上での、歪を有するＳｉ層の形成を示す図（断面図）である。 制御されたＳＧＯＩ基板材料の平面図ＴＥＭ（透過型電子顕微鏡）画像である。
符号の説明
　１０　Ｓｉ含有半導体基板
　１２　障壁層
　１４　単結晶Ｓｉ層
　１６　ＳｉｘＧｅ１−ｘ層
　１７　界面
　１８　キャップ層
　１９　欠陥領域
　２０　単結晶ＳｉＧｅ層
　２２　酸化物層

Claims (41)

  1. 　ＳｉＧｅオンインシュレータ基板材料を製造するための方法であって、
    　第１の単結晶Ｓｉ層の表面上に、ｘ＝０、または１未満の数としてＳｉｘＧｅ１−ｘ層を形成するステップであって、前記第１の単結晶Ｓｉ層が、Ｇｅ拡散に対する耐性がある下の障壁層との界面を有するステップと、
    　前記界面での、または界面付近での機械的な分断を可能にする欠陥を前記層内に形成することができるイオンを注入するステップと、
    　層内での歪の緩和を可能し、かつその後、前記第１の単結晶Ｓｉ層および前記ＳｉｘＧｅ１−ｘ層を通るＧｅの相互拡散を可能にする温度で前記層を加熱して、前記障壁層の上に、実質的に緩和された単結晶ＳｉＧｅ層を形成するステップと
    を含む方法。
  2. 　前記障壁層が、パターン化された障壁層である請求項１に記載の方法。
  3. 　前記障壁層が、パターン化されていない障壁層である請求項１に記載の方法。
  4. 　前記障壁層が、結晶または非結晶酸化物、あるいは結晶または非結晶窒化物からなる請求項１に記載の方法。
  5. 　前記障壁層が、パターン化された、またはパターン化されていない埋込酸化膜領域である請求項１に記載の方法。
  6. 　前記ＳｉｘＧｅ１−ｘ層が、低圧化学気相成長、大気圧化学気相成長、超高真空化学気相成長、分子線エピタキシ、およびプラズマ化学蒸着からなる群から選択されるエピタキシャル成長によって形成される請求項１に記載の方法。
  7. 　さらに、加熱ステップを行う前に、前記ＳｉｘＧｅ１−ｘ層の上にＳｉキャップ層を形成するステップを含む請求項１に記載の方法。
  8. 　前記Ｓｉキャップ層が、ｅｐｉ−Ｓｉ、ａ：Ｓｉ、単結晶または多結晶Ｓｉ、あるいはそれらの任意の組合せおよび多層からなる請求項７に記載の方法。
  9. 　前記注入イオンが、水素、重水素、ヘリウム、酸素、ネオン、またはそれらの混合物を含む請求項１に記載の方法。
  10. 　前記注入イオンが水素イオンである請求項１に記載の方法。
  11. 　前記注入が、３Ｅ１６（３×１０１６）原子／ｃｍ２未満のイオン濃度を使用して行われる請求項１に記載の方法。
  12. 　前記水素イオンが、約１〜約１００ｋｅＶのエネルギーで注入される請求項１０に記載の方法。
  13. 　表面酸化物層が前記加熱ステップ中に形成される請求項１に記載の方法。
  14. 　さらに、ウェット化学エッチ・プロセスまたはドライ・エッチングを利用して前記表面酸化物層を除去するステップを含む請求項１３に記載の方法。
  15. 　前記形成、注入、および加熱ステップが任意の回数繰り返される請求項１に記載の方法。
  16. 　前記加熱ステップが、少なくとも１つの酸素含有ガスを含む酸化環境で行われる請求項１に記載の方法。
  17. 　前記少なくとも１つの酸素含有ガスが、Ｏ２、ＮＯ、Ｎ２Ｏ、蒸気、オゾン、空気、またはそれらの混合物を含む請求項１６に記載の方法。
  18. 　さらに、前記少なくとも１つの酸素含有ガスを希釈するために採用される不活性ガスを含む請求項１７に記載の方法。
  19. 　前記加熱ステップが約９００〜約１３５０℃の温度で行われる請求項１に記載の方法。
  20. 　前記加熱ステップが約１２００〜約１３３５℃の温度で行われる請求項１９に記載の方法。
  21. 　前記実質的に緩和されたＳｉＧｅ層が約２０００ｎｍ以下の厚さを有する請求項１に記載の方法。
  22. 　前記実質的に緩和されたＳｉＧｅ層が約５×１０６以下の欠陥密度を有する請求項１に記載の方法。
  23. 　前記実質的に緩和されたＳｉＧｅ層が約３０％以上の測定緩和値を有する請求項１に記載の方法。
  24. 　さらに、前記実質的に緩和されたＳｉＧｅ層の上に追加のＳｉＧｅ層を成長させるステップを含む請求項１に記載の方法。
  25. 　さらに、前記追加のＳｉＧｅ層の上に、歪を受けたＳｉ層を形成するステップを含む請求項２４に記載の方法。
  26. 　さらに、前記実質的に緩和されたＳｉＧｅ層の上に、歪を有するＳｉ層を形成するステップを含む請求項１に記載の方法。
  27. 　前記第１の単結晶Ｓｉ層が約５０ｎｍ以下の厚さを有する請求項１に記載の方法。
  28. 　前記加熱ステップが、個別の緩和アニールおよび個別の相互拡散アニールを含む請求項１に記載の方法。
  29. 　前記注入が、約０．０１〜約１０マイクロアンペア／ｃｍ２のビーム電流密度を使用して約２８３Ｋ〜約３０３Ｋの温度で行われる請求項１に記載の方法。
  30. 　Ｓｉ含有基板と、
    　前記Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対する耐性がある絶縁領域と、
    　前記絶縁領域の上に存在する、実質的に緩和されたＳｉＧｅ層と
    を備える基板材料であって、
    　前記実質的に緩和されたＳｉＧｅ層が、約２０００ｎｍ以下の厚さと、約３０％以上の測定緩和値と、５×１０６以下の欠陥密度とを有する基板材料。
  31. 　前記絶縁領域がパターン化されている請求項３０に記載の基板材料。
  32. 　前記絶縁領域がパターン化されていない請求項３０に記載の基板材料。
  33. 　前記絶縁領域が、結晶または非結晶酸化物、あるいは結晶または非結晶窒化物からなる請求項３０に記載の基板材料。
  34. 　前記絶縁領域が、パターン化された、またはパターン化されていない埋込酸化膜領域である請求項３０に記載の基板材料。
  35. 　Ｓｉ含有基板と、
    　Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対する耐性がある絶縁領域と、
    　絶縁領域の上に存在する、実質的に緩和されたＳｉＧｅ層であって、約２０００ｎｍ以下の厚さと、約３０％以上の測定緩和値と、５×１０６以下の欠陥密度とを有するＳｉＧｅ層と、
    　実質的に緩和されたＳｉＧｅ層の上に形成された、歪を有するＳｉ層と
    を備えるヘテロ構造。
  36. 　前記絶縁領域がパターン化されている請求項３５に記載のヘテロ構造。
  37. 　前記絶縁領域がパターン化されていない請求項３５に記載のヘテロ構造。
  38. 　前記絶縁領域が、結晶または非結晶酸化物、あるいは結晶または非結晶窒化物からなる請求項３５に記載のヘテロ構造。
  39. 　前記絶縁領域が、パターン化された、またはパターン化されていない埋込酸化膜領域である請求項３５に記載のヘテロ構造。
  40. 　前記歪を有するＳｉ層の上に、緩和されたＳｉＧｅと歪を有するＳｉとの交互層が形成される請求項３５に記載のヘテロ構造。
  41. 　前記歪を有するＳｉ層が、ＩＩＩ／Ｖ化合物半導体からなる群から選択される格子不整合化合物で置き換えられた請求項４０に記載のヘテロ構造。
JP2003274987A 2002-07-16 2003-07-15 ＳｉＧｅオンインシュレータ基板材料の製造方法 Expired - Fee Related JP4238087B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/196,611 US6841457B2 (en) 2002-07-16 2002-07-16 Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008258479A Division JP4582487B2 (ja) 2002-07-16 2008-10-03 ＳｉＧｅオンインシュレータ基板材料

Publications (2)

Publication Number Publication Date
JP2004040122A true JP2004040122A (ja) 2004-02-05
JP4238087B2 JP4238087B2 (ja) 2009-03-11

Family

ID=30442822

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003274987A Expired - Fee Related JP4238087B2 (ja) 2002-07-16 2003-07-15 ＳｉＧｅオンインシュレータ基板材料の製造方法
JP2008258479A Expired - Fee Related JP4582487B2 (ja) 2002-07-16 2008-10-03 ＳｉＧｅオンインシュレータ基板材料

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008258479A Expired - Fee Related JP4582487B2 (ja) 2002-07-16 2008-10-03 ＳｉＧｅオンインシュレータ基板材料

Country Status (4)

Country Link
US (2) US6841457B2 (ja)
JP (2) JP4238087B2 (ja)
CN (2) CN100583445C (ja)
TW (1) TWI222684B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032962A (ja) * 2004-07-14 2006-02-02 Internatl Business Mach Corp <Ibm> 緩和ＳｉＧｅ層の形成方法
WO2006033292A1 (ja) * 2004-09-24 2006-03-30 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
JP2006135319A (ja) * 2004-11-01 2006-05-25 Internatl Business Mach Corp <Ibm> ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法
KR100616543B1 (ko) 2004-04-28 2006-08-29 삼성전기주식회사 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP2006522469A (ja) * 2003-03-10 2006-09-28 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 格子整合されなかった基板上に応力緩和層構造を形成する方法及び電子素子及び／又は光導電素子内でのこのような層組織の使用
JP2006269999A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2007227887A (ja) * 2006-01-17 2007-09-06 Soi Tec Silicon On Insulator Technologies Sa 半導体材料で作られた基板の表面上または基板内の歪みを調節するプロセス
US7691688B2 (en) 2004-04-22 2010-04-06 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
JP2010199609A (ja) * 2010-04-28 2010-09-09 Sumco Corp 歪シリコンｓｏｉ基板の製造方法
US7977221B2 (en) 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
EP1437764A1 (en) * 2003-01-10 2004-07-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7247546B2 (en) * 2004-08-05 2007-07-24 International Business Machines Corporation Method of forming strained silicon materials with improved thermal conductivity
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
WO2007035660A1 (en) * 2005-09-20 2007-03-29 Applied Materials, Inc. Method to form a device on a soi substrate
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
DE102006030257B4 (de) * 2006-06-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung
US20080054361A1 (en) * 2006-08-30 2008-03-06 Infineon Technologies Ag Method and apparatus for reducing flicker noise in a semiconductor device
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7732309B2 (en) * 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
DE102006058820A1 (de) * 2006-12-13 2008-06-19 Siltronic Ag Verfahren zur Herstellung von SGOI- und GeOI-Halbleiterstrukturen
US20080153271A1 (en) * 2006-12-18 2008-06-26 Applied Materials, Inc. Safe handling of low energy, high dose arsenic, phosphorus, and boron implanted wafers
US9455146B2 (en) * 2009-12-17 2016-09-27 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
WO2011126528A1 (en) * 2010-04-08 2011-10-13 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
CN102623386A (zh) * 2012-04-12 2012-08-01 厦门大学 具有张应变的绝缘体上锗薄膜的制备方法
US8518807B1 (en) * 2012-06-22 2013-08-27 International Business Machines Corporation Radiation hardened SOI structure and method of making same
CN103632930B (zh) * 2012-08-28 2016-06-15 中国科学院上海微系统与信息技术研究所 利用超薄层吸附制备绝缘体上超薄改性材料的方法
CN103456611A (zh) * 2013-03-06 2013-12-18 深圳信息职业技术学院 提高锗材料n型掺杂载流子浓度的方法与应用
US9269714B2 (en) * 2013-06-10 2016-02-23 Globalfoundries Inc. Device including a transistor having a stressed channel region and method for the formation thereof
US9490123B2 (en) * 2014-10-24 2016-11-08 Globalfoundries Inc. Methods of forming strained epitaxial semiconductor material(S) above a strain-relaxed buffer layer
WO2016196011A1 (en) * 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing silicon germanium-on-insulator
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US11211259B2 (en) * 2018-04-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for embedded gettering in a silicon on insulator wafer
US11164873B2 (en) 2019-05-23 2021-11-02 Micron Technology, Inc. Apparatuses including laminate spacer structures, and related memory devices, electronic systems, and methods
CN110660654B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
DE60038793D1 (de) * 1999-03-12 2008-06-19 Ibm Für feldeffektanordnungen
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US20030199153A1 (en) * 2000-01-27 2003-10-23 Kovacic Stephen J. Method of producing SI-GE base semiconductor devices
US6555839B2 (en) * 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
US6583015B2 (en) * 2000-08-07 2003-06-24 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel MOSFET devices
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP3998408B2 (ja) * 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6724008B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
EP1415331A2 (en) * 2001-08-06 2004-05-06 Massachusetts Institute Of Technology Formation of planar strained layers
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006522469A (ja) * 2003-03-10 2006-09-28 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 格子整合されなかった基板上に応力緩和層構造を形成する方法及び電子素子及び／又は光導電素子内でのこのような層組織の使用
US7691688B2 (en) 2004-04-22 2010-04-06 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
KR100616543B1 (ko) 2004-04-28 2006-08-29 삼성전기주식회사 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP2006032962A (ja) * 2004-07-14 2006-02-02 Internatl Business Mach Corp <Ibm> 緩和ＳｉＧｅ層の形成方法
US7550309B2 (en) 2004-09-24 2009-06-23 Shin-Etsu Handotai Co., Ltd. Method for producing semiconductor wafer
JPWO2006033292A1 (ja) * 2004-09-24 2008-05-15 信越半導体株式会社 半導体ウェーハの製造方法
WO2006033292A1 (ja) * 2004-09-24 2006-03-30 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
JP4826475B2 (ja) * 2004-09-24 2011-11-30 信越半導体株式会社 半導体ウェーハの製造方法
JP2006135319A (ja) * 2004-11-01 2006-05-25 Internatl Business Mach Corp <Ibm> ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法
JP2006269999A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2007227887A (ja) * 2006-01-17 2007-09-06 Soi Tec Silicon On Insulator Technologies Sa 半導体材料で作られた基板の表面上または基板内の歪みを調節するプロセス
US7977221B2 (en) 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JP2010199609A (ja) * 2010-04-28 2010-09-09 Sumco Corp 歪シリコンｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
CN100583445C (zh) 2010-01-20
CN1492476A (zh) 2004-04-28
US20050130424A1 (en) 2005-06-16
CN100345246C (zh) 2007-10-24
US6841457B2 (en) 2005-01-11
TW200402803A (en) 2004-02-16
US7304328B2 (en) 2007-12-04
JP2009033196A (ja) 2009-02-12
JP4238087B2 (ja) 2009-03-11
TWI222684B (en) 2004-10-21
CN101101915A (zh) 2008-01-09
US20040012075A1 (en) 2004-01-22
JP4582487B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP4238087B2 (ja) ＳｉＧｅオンインシュレータ基板材料の製造方法
US7501318B2 (en) Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6946373B2 (en) Relaxed, low-defect SGOI for strained Si CMOS applications
KR100763676B1 (ko) 합금 용융점 근처에서의 어닐링에 의한 고품질 ｓｇｏｉ
US7067400B2 (en) Method for preventing sidewall consumption during oxidation of SGOI islands
JP4452132B2 (ja) シリコンの酸化による欠陥低減
US8053759B2 (en) Ion implantation for suppression of defects in annealed SiGe layers
US20060057403A1 (en) Use of thin SOI to inhibit relaxation of SiGe layers
JP2005516395A (ja) ひずみ緩和されたＳｉＧｅオン・インシュレータ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees