WO2006033292A1 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
WO2006033292A1
WO2006033292A1 PCT/JP2005/017120 JP2005017120W WO2006033292A1 WO 2006033292 A1 WO2006033292 A1 WO 2006033292A1 JP 2005017120 W JP2005017120 W JP 2005017120W WO 2006033292 A1 WO2006033292 A1 WO 2006033292A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
heat treatment
semiconductor wafer
temperature
wafer
Prior art date
Application number
PCT/JP2005/017120
Other languages
English (en)
French (fr)
Inventor
Isao Yokokawa
Nobuhiko Noto
Kiyoshi Mitani
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to JP2006536365A priority Critical patent/JP4826475B2/ja
Priority to US11/662,594 priority patent/US7550309B2/en
Priority to EP05783304.8A priority patent/EP1801854B1/en
Publication of WO2006033292A1 publication Critical patent/WO2006033292A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/30—Niobates; Vanadates; Tantalates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a method for manufacturing a semiconductor wafer, and more particularly to a method for manufacturing a semiconductor wafer having a SiGe layer on an SOI (Silicon On Insulator) wafer.
  • SOI Silicon On Insulator
  • MOSFETs Metal
  • Si silicon
  • SiGe silicon germanium
  • Oxide—Semiconductor devices such as semiconductor field effect transistors (oxide metal semiconductor field effect transistors) have been proposed.
  • the SiGe crystal since the SiGe crystal has a larger lattice constant than the Si crystal, tensile strain is generated in the Si layer epitaxially grown on the SiGe layer (hereinafter, such strain is generated).
  • the Si layer is called a strained Si layer. Due to the strain stress, the energy band structure of the Si crystal changes, and as a result, the energy band degeneracy is solved and a high energy carrier band is formed. Therefore, MOSFET using this strained Si layer as the channel region exhibits high-speed operating characteristics of about 1.3 to 8 times the normal level.
  • SiGe layer having a Ge composition ratio of X (0 ⁇ X ⁇ 1) may be referred to as a Si Ge layer.
  • an SOI wafer in which an insulating layer such as a BOX (Buried OXide) layer is formed on a silicon support layer and a silicon active layer (SOI layer) is formed thereon.
  • an insulating layer such as a BOX (Buried OXide) layer
  • SOI layer silicon active layer
  • C silicon active layer
  • the SiGe layer is epitaxially grown on the SOI wafer, and then an acid film is formed on the surface of the SiGe layer by an acid heat treatment to concentrate (oxidize and concentrate) to a desired Ge concentration.
  • a Si layer is epitaxially grown to create a strained Si layer. (E.g. N.
  • the thickness must be 130 nm or more in order to sufficiently relax the lattice so as to approach the original lattice constant determined by the Ge concentration.
  • An object of the present invention is to provide a method for manufacturing a semiconductor wafer in which the lattice relaxation of the SiGe layer of the SGOI wafer can be sufficiently performed by a short heat treatment, and the manufacturing cost can be reduced.
  • the present invention provides a method for manufacturing a semiconductor wafer, wherein at least a Si Ge layer (0 ⁇ X ⁇ 1) is epitaxially grown on an SOI wafer, and the epitaxial wafer is formed.
  • the Ge of the Si Ge layer grown epitaxially is concentrated to form a concentrated SiGe layer.
  • the oxidation heat treatment starts at least a force of 950 ° C. or lower in an acidic atmosphere, and the temperature is increased to 950 ° C. so that the formed Si Ge layer remains so as to remain.
  • a method of manufacturing a semiconductor wafer is provided.
  • a Si Ge layer is epitaxially grown on the SOI wafer, and Si is grown on the Si Ge layer.
  • a Si Ge layer having a lower Ge concentration than the Ge layer is formed. Then, concentrate the Ge in the Si Ge layer
  • the heat treatment When performing the oxidation heat treatment, if the heat treatment is started at 950 ° C. or lower, slip dislocation and warpage can be prevented from occurring in the wafer. While the temperature is raised to 950 ° C, If the oxygen is oxidized so that the formed Si Ge layer remains, the temperature rises up to 950 ° C.
  • the oxidation heat treatment is performed by raising the temperature to 950 ° C, and then raising the temperature to 1200 ° C or more in an argon or nitrogen atmosphere containing 5% or less of oxygen. After oxidizing the remaining Si Ge layer until it disappears,
  • the thickness of the Si Ge layer is preferably 5 nm to 50 nm.
  • the thickness of the Si Ge layer is 5 nm to 50 nm, the thickness of the Si Ge layer is 95
  • the thickness is sufficient to allow the Si Ge layer to remain so as to remain.
  • the film thickness uniformity of the oxide film formed by the oxidation heat treatment is good and the film thickness uniformity can be reduced without fear of the film thickness uniformity being lowered.
  • the Si Ge layer may be any force of single crystal, polycrystal, and amorphous.
  • the Si Ge layer can be used as a single crystal, polycrystal, or amorphous force. Slip occurs at the interface with the Si Ge layer at low temperatures up to ° C, and lattice relaxation is performed efficiently.
  • the thickness of the Si Ge layer is preferably less than 130 nm.
  • the force required to make the thickness of the SiGe layer 130 nm or more in order to sufficiently perform lattice relaxation According to the present invention, the Si Ge layer and the Si Ge layer can be used even at a low temperature up to 950 ° C.
  • the thickness of the 1-X X layer is less than 130 nm, sufficient lattice relaxation can be performed.
  • the X is preferably less than 0.2.
  • the oxidation heat treatment it is preferable to implant at least one of hydrogen ions, rare gas ions, group 4 element ions, and oxygen ions into the interface between the SOI layer and the BOX layer of the SOI wafer. .
  • the lattice relaxation of the SiGe layer can be reduced by the subsequent acid / acid heat treatment.
  • the lattice relaxation rate can be further improved.
  • a Si Ge layer is epitaxially grown on an SOI wafer, and S is formed thereon.
  • the Si Ge layer and the Si Ge layer are heated up to 950 ° C.
  • the Ge diffusion rate is low and the temperature is about 1000 ° C or lower. It is possible to control so that the acid does not proceed more than necessary. By controlling in this way, Ge that is not taken into the oxide film accumulates at the interface between the oxide film layer and the Si Ge layer without diffusing.
  • the remaining Si Ge layer can be oxidized until the remaining Si Ge layer disappears while preventing the crystallinity from being lowered by dissolution and recrystallization at a high temperature. Then the oxidizing atmosphere
  • FIG. 1 is a process diagram showing an example of a semiconductor wafer manufacturing process according to an embodiment of the present invention.
  • FIG. 2 is a process diagram showing an example of an acid heat treatment process according to an embodiment of the present invention.
  • the SiGe layers In SGOI wafers where SiGe layers are epitaxially grown on Si layers such as SOI wafers, the SiGe layers have a strain corresponding to the difference in lattice constant from the Si layers, so they are formed on them. Strain In order to give sufficient strain to the Si layer, the lattice constant force of the SiGe layer must be sufficiently relaxed to approach the original lattice constant determined by the Ge concentration. However, conventionally, in order to perform sufficient lattice relaxation, it has been necessary to increase the thickness of the SiGe layer or to perform a lattice relaxation heat treatment for a long time. As a result, the manufacturing time is prolonged, which increases the manufacturing cost.
  • the present inventors have intensively studied to solve these problems, shorten the production time, and reduce the production cost.
  • the lattice after the acid concentration is performed at 1200 ° C or higher than when the oxide film layer is formed.
  • the relaxation rate was higher.
  • the lattice relaxation rate is 0% when the lattice constant of the SiGe layer is the same as the lattice constant of Si and 100% when the lattice constant is the original lattice constant determined by the Ge concentration. This is a quantity representing the degree of.
  • the difference in the lattice relaxation rate requires slipping at the interface of the SiGe layer to relax the lattice, but the Si layer and the SiGe layer have a low temperature of 1000 ° C or lower. It was found that slipping at the interface occurred, but slipping at the interface between the oxide film layer and the SiGe layer was difficult to occur. It was also found that such interface slip occurs at a low temperature of 1000 ° C or lower even when a SiGe layer having a low Ge concentration is used instead of the Si layer.
  • Si Ge layer is epitaxially grown on the SOI wafer, and Si Ge is grown on the Si Ge layer.
  • the Si Ge layer is
  • the present inventors have completed the present invention by conceiving that lattice relaxation occurs even at a low temperature of 1000 ° C. or less at which no slip occurs at the interface between the oxide film layer and the lattice relaxation can be performed efficiently.
  • FIG. 1 is a process diagram showing an example of a semiconductor wafer manufacturing process according to an embodiment of the present invention.
  • an SOI wafer 10 is prepared.
  • This SOI wafer 10 is formed by sequentially laminating a silicon support layer 1, a BOX layer 2, and an SOI layer 3, and the characteristics thereof are not particularly limited.
  • any of conventional methods such as SIMOX (Separation by IMplanted OXygen) method or bonding method can be used.
  • the Si Ge layer 4 is epitaxially deposited on the SOI layer 3 with a desired thickness.
  • the thickness is not particularly limited, but it is preferably less than 130 nm, for example, a thickness of 70 nm. If the thickness of the conventional Si Ge layer 4 is not more than 130nm,
  • the force that was not able to sufficiently relax the lattice is not 130 nm in this way. Even full thickness of Si Ge layer can sufficiently relax the lattice. Thus, the thickness may be thin
  • X of 0.2 is preferable because misfit dislocations associated with lattice relaxation can be sufficiently suppressed.
  • the epitaxial growth can be performed by a CVD (Chemical Vapor Deposition) method, an MBE (Molecular Beam Epitaxy) method, or the like.
  • CVD Chemical Vapor Deposition
  • MBE Molecular Beam Epitaxy
  • SiH or a mixed gas of SiH C1 and GeH can be used as a source gas.
  • H is used as the gas.
  • growth conditions for example, temperature 600 to 1,000 ° C, pressure
  • the Si Ge layer 5 is formed on the Si Ge layer 4 with a desired thickness.
  • ⁇ satisfies ⁇ ⁇ .
  • ⁇ ⁇ is preferred.
  • Ge is accumulated at the interface between the Si Ge layer and the oxide film layer during the temperature rising process of the crystallization heat treatment.
  • the thickness is not particularly limited, but is preferably 5 nm to 50 nm, for example, 10 nm. Thus, if the thickness of the Si Ge layer is set to 5 nm to 50 nm, the thickness of the Si Ge layer becomes 950 at the time of the oxidation heat treatment described later.
  • the thickness is sufficient to oxidize so that the Si Ge layer remains.
  • the thickness uniformity of the oxide film formed by the oxidation heat treatment can be made good.
  • the Si Ge layer 5 is either a single crystal, a polycrystal, or an amorphous.
  • the lattice relaxation of the Si Ge layer 4 can be performed efficiently during the temperature rise process of the oxidizing heat treatment
  • the Si Ge layer 5 is a single crystal
  • It can be formed by epitaxial growth.
  • RCA cleaning which is a cleaning method, may be performed.
  • the SiGe layer has a higher etching rate with respect to RCA cleaning as the Ge concentration is higher.
  • hydrogen ions, rare gas ions (He ions, He ions, etc.) are present at the interface between the BOX layer 2 and SOI layer 3 of the wafer before the oxidation heat treatment.
  • Neon, Ar ions), Group 4 element ions (C ions, Si ions, Ge ions) and oxygen ions are preferably implanted.
  • the ion implantation amount can be set to 1 ⁇ 10 15 to 4 ⁇ 10 16 / cm 2 .
  • the implantation amount is 1 X 10 15 / cm 2 or less, it is difficult to expect the effect of improving the lattice relaxation rate by ion implantation.
  • the implantation amount is 4 X 10 16 Zcm 2 or more, the ion implantation layer peels off due to the oxidation heat treatment. There is a fear.
  • timing of performing the above ion implantation is not particularly limited as long as it is before the oxidation heat treatment, and before the growth of the Si Ge layer 4 (FIG. 1 (A)), after the growth of the Si Ge layer 4 (FIG. ), Si Ge
  • any of these may be used, but the surface is damaged by ion implantation.
  • an oxide film layer 6 is formed by an oxidation heat treatment, and Si G G
  • Such a process can be performed.
  • Fig. 2 is a process diagram showing an example of the temperature of each step in the acid heat treatment step according to the embodiment of the present invention, (a) to (e) showing each step, and the solid line is Indicates temperature.
  • step (a) an oxide film is formed on the surface of the Si Ge layer 5 so that Ge does not diffuse outwardly during the heat treatment.
  • the oxidation heat treatment is started from a temperature of 950 ° C or lower, for example, 650 ° C to 700 ° C under an oxidizing atmosphere, and the Si Ge layer 5 is left to remain while the temperature is raised to 950 ° C. ⁇
  • a film layer 6 is formed.
  • 100% dry oxygen can be introduced into the heat treatment furnace at a flow rate of 10 SLM, and the temperature can be raised at a rate of 10 ° C. Zmin.
  • 1 -Y Y Can be adjusted according to thickness.
  • the diameter is 300 mm or more. It is suitable for a wafer having a large diameter such as In addition, while raising the temperature to 950 ° C, If the Si Ge layer 5 is oxidized so that it remains, the Si Ge layer 5 is heated up to 950 ° C.
  • Si Ge layer 4 is the above Si
  • step (b) of Fig. 2 the Si Ge remaining after raising the temperature to 1200 ° C or higher in an argon or nitrogen atmosphere containing 5% or less of oxygen. Turn off layer 5
  • argon and oxygen are introduced into a heat treatment furnace at a flow rate of 25 SLM (Standard Litter per Minute) and 0.5 SLM, respectively, to replace the atmosphere, and the temperature is increased to 1200 ° C at a rate of 10 ° CZmin. And can.
  • the heating rate can be adjusted according to the thickness of the Si Ge layer 5 and the like. Use nitrogen instead of argon.
  • the diffusion rate of Ge is reduced.
  • control can be performed so that the acid does not progress more than necessary.
  • Ge is not taken into the oxide film, when the growth rate of the oxide film is faster than the diffusion rate of Ge, Ge does not diffuse and accumulates at the interface with the oxide film.
  • the high concentration Ge layer is formed. Dissolved and recrystallized, so that the crystal of Si Ge layer 4
  • the Si Ge layer 5 is oxidized and disappears, and is contained in it.
  • the diffused Ge diffuses into the Si Ge layer 4.
  • Ge diffuses in the SOI layer 3 and is consistent with the Si Ge layer 4.
  • the oxide film is subjected to an oxidation heat treatment by maintaining the temperature at 1200 ° C. or higher after the temperature rise and replacing the atmosphere with an oxidizing atmosphere. Thicken the layer 6 and concentrate the Ge solution to the desired Ge concentration.
  • 100% dry oxygen is introduced into a heat treatment furnace at a flow rate of 10 SLM to replace the atmosphere, and 1200 can be performed for 20 to 120 minutes.
  • Heat treatment temperature and heat treatment time depend on Si Ge layer 4 thickness, Ge concentration, etc.
  • the Ge of the Si Ge layer 4 can be concentrated to obtain a concentrated SiGe layer 7 having a desired Ge concentration.
  • lattice relaxation heat treatment of the concentrated SiGe layer 7 is performed in an argon or nitrogen atmosphere.
  • This step can be performed, for example, by introducing argon into the heat treatment furnace at a flow rate of 10 LSM and replacing the atmosphere at 1200 ° C. for 120 to 240 minutes.
  • the heat treatment temperature and heat treatment time can be adjusted according to the thickness of the concentrated SiGe layer 7 and the Ge concentration.
  • This lattice relaxation is mainly caused by the slip of the interface between the oxide film layer 6 and the concentrated SiGe layer 7 (viscous flow of the acid film).
  • Si Ge layer 4 and Si Ge layer 5 are examples of the interface between the oxide film layer 6 and the concentrated SiGe layer 7 (viscous flow of the acid film).
  • this lattice relaxation heat treatment enables sufficient lattice relaxation even in a short time.
  • step (d) If no lattice relaxation occurs in the temperature raising process, an extremely long heat treatment is required to achieve sufficient lattice relaxation by only the lattice relaxation heat treatment in step (d).
  • step (e) of FIG. 2 After sufficient lattice relaxation by lattice relaxation heat treatment, as shown in step (e) of FIG. 2, for example, the temperature is lowered at a rate of 5 ° C Zmin in an argon or nitrogen atmosphere, and about 650-700 ° C. When it becomes, the wafer is taken out from the heat treatment furnace.
  • the oxide film layer 6 formed on the surface is removed, and the SGOI wafer 20 is obtained.
  • the removal of the oxide film layer 6 can be performed, for example, by immersing the wafer in a 15% HF aqueous solution.
  • the SGOI wafer manufactured in this way has a thinner SiGe layer than the conventional one, which has been sufficiently lattice relaxed by a short heat treatment, and has a high lattice relaxation rate and high quality and low cost. SGOI ueha becomes.
  • the lattice relaxation rate can be evaluated using an X-ray diffraction method.
  • SiGe layer (ie X 0.15) and thickness 1 on the surface of SOI wafer with diameter 300mm, BOX layer thickness 150nm, SOI layer thickness 50nm fabricated by SIMOX method 1
  • the heat treatment atmosphere was replaced with argon containing 1% oxygen, and the temperature was increased from 1000 ° C to 1200 ° C at a rate of 10 ° C Zmin.
  • the temperature reached 1200 ° C, the thickness of the oxide film formed on the surface was 35 nm, and the Si layer on the surface was completely oxidized, It is thought that part of the Si Ge layer is also oxidized.
  • the temperature was raised to 1200 ° C, the atmosphere was replaced with 100% dry oxygen, and the temperature was maintained at 1200 ° C to perform acid / sodium enrichment for 40 minutes to form a concentrated SiGe layer.
  • the total thickness of the oxide film formed was about 180 nm.
  • the atmosphere was replaced with 100% argon, and a lattice relaxation heat treatment was performed for 240 minutes while maintaining the temperature at 1200 ° C. Then, the temperature was lowered at a rate of 5 ° CZmin, and when the temperature reached 700 ° C, the wafer was taken out of the heat treatment furnace, immersed in a 15% HF aqueous solution to remove the surface oxide film, and an SGOI wafer was obtained. .
  • the SGOI wafer thus obtained had a concentrated SiGe layer thickness of 50 nm and a Ge concentration of 20%. Also, when the lattice relaxation rate was evaluated by X-ray diffraction, the lattice relaxation rate was 60%, and sufficient lattice relaxation was performed even though the thickness of the SiGe layer before the oxidation heat treatment was as thin as 70 nm. I was able to. [0042] (Comparative Example 1)
  • Example 2 The same operation as in Example 1 except that the Si layer is not epitaxially grown on the Si Ge layer.
  • Example 1 Using an SOI wafer having the same specifications as in Example 1, the Si Ge layer and the same conditions as in Example 1 were used.
  • Example 2 The same fabrication as in Example 2 except that the Si layer is not epitaxially grown on the Si Ge layer.

Abstract

　本発明は半導体ウェーハの製造方法であって、少なくとも、ＳＯＩウェーハ上にＳｉ１－ＸＧｅＸ層（０＜Ｘ＜１）をエピタキシャル成長し、該エピタキシャル成長したＳｉ１－ＸＧｅＸ層上にＳｉ１－ＹＧｅＹ層（０≦Ｙ＜Ｘ）を形成した後、酸化熱処理により前記エピタキシャル成長したＳｉ１－ＸＧｅＸ層のＧｅを濃縮して濃縮ＳｉＧｅ層とする工程を含み、前記酸化熱処理は、少なくとも、酸化性雰囲気下で９５０°C以下から開始し、９５０°Cまで昇温する間は、前記形成したＳｉ１－ＹＧｅＹ層を残存させるように酸化させることを特徴とする半導体ウェーハの製造方法である。これによりＳＧＯＩウェーハのＳｉＧｅ層の格子緩和を短時間の熱処理で十分に行なうことができ、製造コストを下げることができる半導体ウェーハの製造方法が提供される。

Description

明 細 書
半導体ゥ ーハの製造方法
技術分野
[0001] 本発明は、半導体ゥエーハの製造方法に関するものであり、特に、 SOI (Silicon On Insulator)ゥエーハ上に SiGe層を有する半導体ゥエーハの製造方法に関する ものである。 背景技術
[0002] 近年、高速の半導体デバイスの需要に応えるため、 Si (シリコン)基板上に SiGe (シ リコンゲルマニウム）層を介してェピタキシャル成長させた Si層をチャネル領域に用い た高速の MOSFET (Metal— Oxide— Semiconductor Field Effect Transis tor:酸化物金属半導体電解効果トランジスター)などの半導体デバイスが提案され ている。
[0003] この場合、 SiGe結晶は Si結晶に比べて格子定数が大きいため、 SiGe層上にェピ タキシャル成長させた Si層には引っ張り歪みが生じて 、る（以下、このように歪みが生 じて ヽる Si層を歪み Si層と呼ぶ)。その歪み応力により Si結晶のエネルギーバンド構 造が変化し、その結果エネルギーバンドの縮退が解けキャリア移動度の高 、ェネル ギーバンドが形成される。従って、この歪み Si層をチャネル領域として用いた MOSF ETは通常の 1. 3〜8倍程度という高速の動作特性を示す。
[0004] 歪み Si層に生じる引っ張り歪みの大きさは、 SiGe層の Ge濃度が高くなるに従って 大きくなるので、 SiGe層の Ge濃度は重要なパラメータである。以下、 Ge組成比が X( 0<X< 1)の SiGe層を Si Ge層と記述する場合がある。
1 -X X
[0005] このような歪み Si層を形成する方法として、シリコン支持層上に BOX (Buried OXi de)層等の絶縁層を形成し、その上にシリコン活性層（SOI層）を形成した SOIゥエー ハを用いる方法がある。この方法では、 SOIゥエーハ上に SiGe層をェピタキシャル成 長させ、その後酸ィ匕熱処理により SiGe層の表面に酸ィ匕膜を形成することで所望の G e濃度に濃縮 (酸化濃縮)し、その上に Si層をェピタキシャル成長させて歪み Si層と する（例えば N. Sugiyama et al. , Extended Abstracts of the 2002 Int ernational Conference on Solid State Devices and Materials, Nagoy a, 2002, pp. 146— 147や、 T. Tezuka et al. , Appl. Phys. Lett. , Vol. 79 , No. 12, pp. 1798 - 1800, 17 September 2001参照）。また、 SOIゥエーノヽ 上に SiGe結晶層を形成し、さらに Si結晶層を形成したゥ ーハに酸ィ匕濃縮を行なう 方法も開示されて 、る（特開 2000 - 243946号公報参照)。このように絶縁膜上に S iGe層が形成されたゥエーハを、 SGOI (SiGe On Insulator)ゥエーハと記述する 場合がある。
なお、従来酸ィ匕熱処理において SiGe層を所望の Ge濃度に濃縮する際、その Ge 濃度により定まる本来の格子定数に近づく様に十分に格子緩和するには、その厚さ は 130nm以上でなければならないとの報告がある（手塚 他、日本結晶成長学会 バルタ成長分科会、第 61回研究会資料集、平成 16年 5月 28日、 p. 23参照)。 発明の開示
[0006] 本発明は、 SGOIゥ ーハの SiGe層の格子緩和を短時間の熱処理で十分に行な うことができ、製造コストを下げることができる半導体ゥヱーハの製造方法を提供する ことを目的とする。
[0007] 上記目的達成のため、本発明は、半導体ゥヱーハの製造方法であって、少なくとも 、 SOIゥエーハ上に Si Ge層（0<X< 1)をェピタキシャル成長し、該ェピタキシャ
1 -X X
ル成長した Si Ge層上に Si Ge層（0≤Y<X)を形成した後、酸化熱処理に
1 -X X 1 -Υ Υ
より前記ェピタキシャル成長した Si Ge層の Geを濃縮して濃縮 SiGe層とするェ
1 -X X
程を含み、前記酸化熱処理は、少なくとも、酸ィ匕性雰囲気下で 950°C以下力も開始 し、 950°Cまで昇温する間は、前記形成した Si Ge層を残存させるように酸ィ匕させ
1 -Y Y
ることを特徴とする半導体ゥエーハの製造方法を提供する。
[0008] このように、 SOIゥエーハ上に Si Ge層をェピタキシャル成長し、その上に Si
1 -X X 1 -X
Ge層より Ge濃度の薄い Si Ge層を形成する。その後、 Si Ge層の Geを濃縮
X 1 -Y Y 1 -X X
する酸化熱処理を行う際に、該熱処理を 950°C以下から開始すれば、ゥエーハにスリ ップ転位や反りが発生することを防止できる。また 950°Cまで昇温する間は、前記形 成した Si Ge層を残存させるように酸ィ匕させれば、 950°Cまでの昇温過程におい
1 -Y Y
て Si Ge層と Si Ge層との界面が常に存在する。そしてこの界面において 950
1 -X X 1 -Y Y
°C以下の低温においてもすべりが発生するので、 SiGe層と酸ィ匕膜層の界面ではす ベりが発生しない 950°C以下の温度で格子緩和が起こり、格子緩和を効率的に行な うことができる。
[0009] 前記半導体ゥエーハの製造方法にお!、て、前記酸化熱処理は、前記 950°Cまで昇 温した後、酸素を 5%以下含むアルゴン又は窒素雰囲気下で 1200°C以上に昇温し て前記残存する Si Ge層を消失させるまで酸化させた後、酸化性雰囲気下で前
1 -Y Y
記 Geの濃縮を行い、その後アルゴン又は窒素雰囲気下で前記濃縮 SiGe層の格子 緩和熱処理を行なうことが好まし 、。
[0010] このように、 950°Cまで昇温した後は、雰囲気を酸素を 5%以下含むアルゴン又は 窒素に置換して 1200°C以上に昇温すれば、 Geの拡散速度が低 、約 1000°C以下 の温度において酸ィ匕が必要以上に進まないよう制御できる。このように制御すれば、 酸ィ匕膜には取り込まれない Geが拡散せずに酸ィ匕膜層と Si Ge層との界面に蓄積
1 -X X
してその後の高温下で溶解、再結晶化して結晶性を低下させることを防止しながら、 残存する Si Ge層を消失させるまで酸ィ匕させることができる。その後、酸化性雰囲
1 -Y Y
気下で Geの濃縮、すなわち酸化濃縮を行い、その後アルゴン又は窒素雰囲気下で 濃縮 SiGe層の格子緩和熱処理を行なえば、昇温過程で格子緩和が起こって 、るの で格子緩和熱処理が短時間であっても十分に格子緩和がされる。従って熱処理時 間を短縮でき、製造コストを下げることができる。
[0011] この場合、前記 Si Ge層の厚さを 5nmから 50nmとすることが好ましい。
1 -Y Y
このように、 Si Ge層の厚さを 5nmから 50nmとすれば、酸化熱処理の際に、 95
1 -Y Y
0°Cまで昇温する間は Si Ge層を残存させるように酸ィ匕させるために十分な厚さと
1 -Y Y
でき、かつ酸化熱処理により形成される酸化膜の膜厚均一性が良好で、膜厚均一性 が低下するおそれがな 、厚さとできる。
[0012] また、前記 Si Ge層を、単結晶、多結晶、アモルファスのいずれ力とすることが
1 -Y Y
できる。
このように、 Si Ge層を単結晶、多結晶、アモルファスのいずれ力としても、 950 °Cまでの低温で Si Ge層との界面にすべりが発生し、格子緩和を効率的に行なう
1 -X X
ことができる。
[0013] また、前記 Si Ge層の厚さを 130nm未満とすることが好ましい。
1 -X X
従来、格子緩和を十分に行なうには SiGe層の厚さを 130nm以上とする必要がある とされていた力 本発明によれば、 950°Cまでの低温でも Si Ge層と Si Ge層
1 -X X 1 -Υ Υ との界面ですべりが発生し、効率的に格子緩和を行なうことができるので、 Si Ge
1 -X X 層の厚さを 130nm未満としても格子緩和を十分に行なうことができる。
[0014] また、前記 Yを 0とすることが好ましい。
このように、前記 Yを 0、すなわち Si Ge層を Si層とすれば、 Geが酸化膜層との
1 -Y Y
界面に蓄積するのをより確実に防止でき、結晶性を低下させることを防止できる。
[0015] また、前記 Xを 0. 2未満とすることが好ましい。
このように、 Xを 0. 2未満、すなわち Geの濃度を 20%未満とすれば、格子緩和に 伴い Si Ge層と SOI層等との結晶性界面で発生するミスフィット転位が十分に少
1 -X X
ない Si Ge層とすることができる。
1 -X X
[0016] また、前記酸化熱処理の前に、前記 SOIゥヱーハの SOI層と BOX層の界面に水素 イオン、希ガスイオン、 4族元素イオン、酸素イオンの少なくとも一種類を注入しておく ことが好ましい。
このように、 SOI層と BOX層の界面に水素イオン、希ガスイオン、 4族元素イオン、 酸素イオンの少なくとも一種類を注入しておけば、その後の酸ィ匕熱処理による SiGe 層の格子緩和を促進することができ、格子緩和率を一層向上させることができる。
[0017] 本発明に従い、 SOIゥエーハ上に Si Ge層をェピタキシャル成長し、その上に S
1 -X X
i Ge層より Ge濃度の薄い Si Ge層を形成した後、 Si Ge層の Geを濃縮す
1 -X X 1 -Y Y 1 -X X
る酸化熱処理を行う際に、該熱処理を 950°C以下から開始すれば、ゥエーハにスリツ プ転位や反りが発生することを防止できる。また 950°Cまで昇温する間は、 Si Ge
1 -Y Y 層を残存させるように酸化させれば、 950°Cまでの昇温過程において Si Ge層と
1 -X X
Si Ge層との界面が常に存在し、この界面においてすべりが発生するので、 SiGe
1 -Y Y
層と酸ィ匕膜層の界面ではすべりが発生しない 950°C以下の低温においても格子緩 和が起こり、格子緩和を効率的に行なうことができる。これによりその後の格子緩和熱 処理の時間短縮ができ、製造コストを下げることができる。
また、 950°Cまで昇温した後は、雰囲気を酸素を 5%以下含むアルゴン又は窒素に 置換して 1200°C以上に昇温すれば、 Geの拡散速度が低い約 1000°C以下の温度 において酸ィ匕が必要以上に進まないよう制御できる。このように制御すれば、酸ィ匕膜 には取り込まれない Geが拡散せずに酸ィ匕膜層と Si Ge層との界面に蓄積してそ
1 -X X
の後の高温下で溶解、再結晶化して結晶性を低下させるようなことを防止しながら、 残存する Si Ge層を消失させるまで酸ィ匕させることができる。その後、酸化性雰囲
1 -Y Y
気下で Geの酸ィ匕濃縮を行った後にアルゴン又は窒素雰囲気下で濃縮 SiGe層の格 子緩和熱処理を行なえば、昇温過程で格子緩和が起こって 、るので格子緩和熱処 理が短時間であっても十分に格子緩和がされる。従って熱処理時間を短縮でき、製 造コストを下げることができる。 図面の簡単な説明
[0019] [図 1]本発明の実施形態に従った半導体ゥ ーハの製造工程の一例を示す工程図 である。
[図 2]本発明の実施形態に従った酸ィ匕熱処理工程の一例を示す工程図である。 発明を実施するための最良の形態
[0020] 以下、本発明につ 、て詳述する。
SOIゥエーハ等の Si層上に SiGe層をェピタキシャル成長させた SGOIゥエーハに おいては、 SiGe層は Si層との格子定数の差に応じた歪みを有しているので、その上 に形成する歪み Si層に十分な歪みを与えるためには、 SiGe層の格子定数力 Ge濃 度により定まる本来の格子定数に近づく様に、その格子緩和が十分に行なわれるこ とが必要である。しかし、従来、十分な格子緩和を行なうためには、 SiGe層の厚さを 厚くしたり、格子緩和熱処理を長時間行なうこと等が必要であった。そのため製造時 間が長くなり、製造コストを上昇させる原因となっていた。
[0021] 本発明者らは、これらの課題を解決して製造時間を短縮し、製造コストを低下させる ために鋭意検討を行なった。その結果、 SiGe層上に Si層が形成されている場合は、 酸化膜層が形成されている場合よりも、 1200°C以上で行なう酸ィ匕濃縮の後の格子 緩和率が高くなることを見出した。ここで、格子緩和率とは、 SiGe層の格子定数が Si の格子定数と同じである場合を 0%、 Ge濃度により定まる本来の格子定数である場 合を 100%として、相対的に格子緩和の程度を表す量である。そして、その理由を検 証した結果、格子緩和率の違いは、格子緩和するのには SiGe層の界面でのすべり が必要であるが、 1000°C以下の低温においては Si層と SiGe層の界面でのすべりは 発生するものの、酸ィ匕膜層と SiGe層の界面のすべりは発生しにくいことに起因するこ とが判明した。また、このような界面のすべりは、 Si層の代わりに Ge濃度が低い SiGe 層とした場合でも、 1000°C以下の低温において発生することが判明した。
[0022] そして、 SOIゥエーハ上に Si Ge層をェピタキシャル成長し、その上に Si Ge
l -X X 1 -X X 層より Ge濃度の薄い Si Ge層（Si層を含む: Y=0)を形成し、その後、 Si Ge
1 -Υ Υ 1 -Χ X 層の Geを濃縮する酸化熱処理を行う際に、 950°Cまで昇温する間は Si Ge層を
1 -Y Y 残存させるように酸化させれば、 950°Cまでの昇温過程において Si Ge層と Si
1 -X X 1 -Y
Ge層との界面が常に存在し、この界面においてすべりが発生するので、 SiGe層と
Y
酸ィ匕膜層の界面でのすべりが発生しない 1000°C以下の低温においても格子緩和 が起こり、効率的に格子緩和ができることに想到し、本発明を完成させた。
[0023] 以下では、本発明の実施の形態について図を用いて説明するが、本発明はこれに 限定されるものではない。
図 1は、本発明の実施形態に従った半導体ゥヱーハの製造工程の一例を示す工程 図である。
まず、図 1 (A)に示すように、 SOIゥエーハ 10を準備する。この SOIゥエーハ 10は、 シリコン支持層 1、 BOX層 2、 SOI層 3が順次積層されたものであり、その特性につい ては特に限定はない。また従来法、例えば SIMOX (Separation by IMplanted OXygen)法や貼り合わせ法により作製されたいずれのものも用いることができる。
[0024] 次に、図 1 (B)に示すように、 SOI層 3上に Si Ge層 4を所望の厚さでェピタキシ
1 -X X
ャル成長させる。 Xは、 0く Xく 1を満たすものとし、例えば X=0. 15とできる。また、 厚さは特に限定されないが、 130nm未満とするのが好ましぐ例えば厚さ 70nmとで きる。従来 Si Ge層 4の厚さは 130nm以上でなければ後の酸化熱処理において
1 -X X
十分に格子緩和できないとされていた力 本発明においては、このように 130nm未 満の厚さの Si Ge層でも十分に格子緩和ができる。このように厚さが薄くてもよい
1 -X X
ので、ェピタキシャル成長の時間を短縮できる。なお、 Xく 0. 2であれば格子緩和に 伴うミスフィット転位が十分に抑制されたものとできるので好ましい。
[0025] ェピタキシャル成長は、 CVD (Chemical Vapor Deposition)法や MBE (Mole cular Beam Epitaxy)法などにより行うことができる。 CVD法の場合は、例えば、 原料ガスとして SiH又は SiH C1と GeHとの混合ガスを用いることができる。キャリア
4 2 2 4
ガスとしては Hが用いられる。成長条件としては、例えば温度 600〜1, 000°C、圧
2
力 lOOTorr (1. 33 X 104Pa)以下とすればよ!ヽ。
[0026] 次に、図 1 (C)に示すように、 Si Ge層 4上に Si Ge層 5を所望の厚さで形成
1 -X X 1 -Y Y
する。 γは、 ο≤γ<χを満たすものとする。 γは Xより小さければよいが、 γ=οとする のが好ましい。このように、 Υを 0、すなわち Si Ge層を Si層とすれば、後述する酸
1 -Y Y
化熱処理の昇温過程において、 Geが Si Ge層と酸ィ匕膜層との界面に蓄積するこ
1 -X X
とがより確実に防止でき、結晶性を低下させることが防止できる。また、厚さは特に限 定されないが、 5nmから 50nmとするのが好ましぐ例えば 10nmとできる。このように 、 Si Ge層の厚さを 5nmから 50nmとすれば、後述する酸化熱処理の際に、 950
1 -Y Y
°Cまで昇温する間は Si Ge層を残存させるように酸化させるために十分な厚さと
1 -Y Y
でき、かつ酸化熱処理により形成される酸化膜の膜厚均一性が良好な厚さとできる。
[0027] また、この場合、 Si Ge層 5は、単結晶、多結晶、アモルファスのいずれかであ
1 -Y Y
れば、 950°C以下の低温であっても Si Ge層 4との界面ですべりが発生し、後述
1 -X X
する酸化熱処理の昇温過程で Si Ge層 4の格子緩和を効率的に行うことができる
1 -X X
ので好ましい。この場合、例えば Si Ge層 5を単結晶とするならば、前記と同様に
1 -Y Y
ェピタキシャル成長させて形成することができる。
[0028] なお、 Si Ge層 5形成の後、 Si Ge層 5の表面にシリコンゥエーハの標準的な
1 -Y Y 1 -Y Y
洗浄法である RCA洗浄を行なっても良い。 SiGe層は Ge濃度が高いほど RCA洗浄 に対してエッチングレートが速ぐ Si層と比較して面粗れが起き易いが、 Si Ge層
1 -Y Y
5は Si Ge層 4よりも Ge濃度が小さいので、 Si Ge層 4の表面を直接洗浄する
1 -X X 1 -X X
場合よりも面粗れの影響を抑制することができる。特に Si Ge層 5が Si層であれば
1 -Y Y
、面粗れが発生せず好ましい。 [0029] さらに、酸ィ匕熱処理による格子緩和を効果的に行うためには、酸化熱処理前のゥ ーハの BOX層 2と SOI層 3の界面に、水素イオン、希ガスイオン（Heイオン、 Neィォ ン、 Arイオン）、 4族元素イオン（Cイオン、 Siイオン、 Geイオン）、酸素イオンの少なく とも一種類を注入しておくことが好ましい。この場合のイオン注入量は、 1 X 1015〜4 X 1016/cm2とすることができる。注入量が 1 X 1015/cm2以下では、イオン注入によ る格子緩和率の向上効果が望み難くなり、 4 X 1016Zcm2以上では、酸化熱処理に よりイオン注入層が剥離してしまう恐れがある。
また、上記のイオン注入を行うタイミングは、酸化熱処理前であれば特に限定され ず、 Si Ge層 4の成長前（図 1 (A) )、 Si Ge層 4の成長後（図 1 (B) )、 Si Ge
1 -X X 1 -X X 1 -Y 層 5の成長後（図 1 (C) )、のいずれでもよいが、イオン注入により表面にダメージが
Υ
発生し、それがその後の層成長の際に異常成長などの原因となる可能性があるので
、 Si Ge層 5の成長後に行うことが好ましい。
1 -Y Y
[0030] 次に、図 1 (D)〜(F)に示すように、酸化熱処理により酸化膜層 6を形成し、 Si G
1 -X e層 4の Geを濃縮して濃縮 SiGe層 7とする。この酸化熱処理は、例えば図 2に示す
X
ような工程で行なうことができる。
[0031] 図 2は、本発明の実施形態に従った酸ィ匕熱処理工程における各工程の温度の一 例を示す工程図であり、（a)〜(e)は各工程を示し、実線は温度を示す。
この酸ィ匕熱処理においては、まず最初に、熱処理中に Geが表面力 外方拡散しな いように Si Ge層 5の表面に酸化膜を形成する。このとき工程 (a)に示すように、
1 -Y Y
酸化性雰囲気下で例えば 650°C〜700°Cのように 950°C以下の温度から酸化熱処 理を開始し、 950°Cまで昇温する間は Si Ge層 5を残存させるように酸ィ匕させる（
1 -Y Y
図 1 (D) )。これによつて、 Si Ge層 5の表面には Geの外方拡散を防止する酸ィ匕
1 -Y Y
膜層 6が形成される。この場合、例えばドライ酸素 100%を流量 10SLMで熱処理炉 に導入し、 10°CZminの速度で昇温するものとできる。昇温速度は Si Ge層 5の
1 -Y Y 厚さ等に応じて調整できる。
[0032] このように、酸化熱処理を行う際に、該熱処理を 950°C以下から開始すれば、ゥェ ーハにスリップ転位や反りが発生することを防止できるので、例えば直径 300mmや それ以上のような大口径のゥエーハに好適である。また、 950°Cまで昇温する間は、 Si Ge層 5を残存させるように酸化させれば、 950°Cまでの昇温過程において Si
1 -Y Y 1
Ge層 4と Si Ge層 5との界面が常に存在し、この界面においてすべりが発生
-X X 1 -Y Y
する。さらに SOI層 3との界面においてもすべりが発生する。一方、 SiGe層と酸化膜 層の界面では酸ィ匕膜の粘性流動によるすべりが発生するのは、 950°Cより高温が必 要となるので、本発明では 950°C以下の低温においても、 Si Ge層 4は上記の Si
1 -X X 1
Ge層 5との界面において発生するすべりにより格子緩和が起こり、効率的に格子
-Y Y
緩和ができる。
[0033] こうして 950°Cまで昇温した後、図 2の工程 (b)に示すように、酸素を 5%以下含む アルゴン又は窒素雰囲気下で 1200°C以上に昇温して残存する Si Ge層 5を消
1 -Y Y 失させるまで酸化させる（図 1 (E) )。この工程は、例えばアルゴンと酸素をそれぞれ 2 5SLM (Standard Litter per Minute)、0. 5SLMの流量で熱処理炉に導入し て雰囲気を置換し、 10°CZminの速度で 1200°Cまで昇温するものとできる。昇温速 度は Si Ge層 5の厚さ等に応じて調整できる。また、アルゴンの代わりに窒素を用
1 -Y Y
いてもよい。
[0034] このように、 950°Cまで昇温した後は、雰囲気を酸素を 5%以下含むアルゴン又は 窒素に置換して 1200°C以上に昇温すれば、 Geの拡散速度が低 、 1000°C以下の 温度において、酸ィ匕が必要以上に進まないよう制御できる。 Geは酸ィ匕膜に取り込ま れないので、酸化膜の成長速度が Geの拡散速度より速い場合、 Geが拡散せず酸化 膜との界面に蓄積されてしまう。すなわち、極めて Ge濃度の高い層が界面付近に形 成されるので、このような Ge高濃度層が形成された状態で酸ィ匕温度が 1200°C以上 の高温にすると、 Ge高濃度層が溶解、再結晶化し、これにより Si Ge層 4の結晶
1 -X X
性が極端に低下するおそれがあるが、本発明によれば、 950°C付近での雰囲気の置 換により、そのようなおそれがないものとできる。なお、雰囲気をアルゴン又は窒素 10 0%とすると、表面の酸ィ匕膜層 6がエッチングされてしまうおそれがあるため、 5%以下 の酸素を含むものとする。
この昇温過程において、 Si Ge層 5は酸化されて消失し、その中に含有されて
1 -Y Y
いた Geは Si Ge層 4に拡散する。また SOI層 3に Geが拡散し、 Si Ge層 4と一
1 -X X 1 -X X 体化する。 [0035] 次に、図 2の工程 (c)に示すように、昇温後の 1200°C以上の温度に保持して雰囲 気を酸化性雰囲気に置換して酸化熱処理を行い、酸化膜層 6を厚くして所望の Ge 濃度となるように Geの酸ィ匕濃縮を行う。この工程は、例えばドライ酸素 100%を 10S LMの流量で熱処理炉に導入して雰囲気を置換し、 1200でで20〜120分行なぅも のとできる。熱処理温度や熱処理時間は Si Ge層 4の厚さや Geの濃度等に応じ
1 -X X
て調整できる。また、この工程は高温で行なうので、 Geの拡散速度は十分に速くなる 。従って、特に酸ィ匕膜の成長速度を制御しなくても Geの蓄積は起こらない。こうして、 Si Ge層 4の Geを濃縮して、所望の Ge濃度を有する濃縮 SiGe層 7とすることがで
1 -X X
きる（図 1 (F) )。
[0036] 次に、図 2の工程 (d)に示すように、アルゴン又は窒素雰囲気下で濃縮 SiGe層 7の 格子緩和熱処理を行なう。この工程は、例えばアルゴンを 10LSMの流量で熱処理 炉に導入して雰囲気を置換し、 1200°Cで 120〜240分行なうものとできる。熱処理 温度や熱処理時間は濃縮 SiGe層 7の厚さや Geの濃度等に応じて調整できる。この 格子緩和は主に酸ィ匕膜層 6と濃縮 SiGe層 7との界面のすべり（酸ィ匕膜の粘性流動） により発生するものである。本発明では、昇温過程でも Si Ge層 4と Si Ge層 5
1 -X X 1 -Υ Υ
、及び Si Ge層 4と SOI層 3との界面におけるすべりを利用した格子緩和を発生さ
1 -X X
せているので、この格子緩和熱処理により、短時間でも十分な格子緩和が可能となる
。昇温過程で格子緩和を発生させていない場合、工程 (d)の格子緩和熱処理だけで 格子緩和を十分なものとするためには極めて長時間の熱処理が必要とされる。
そして、格子緩和熱処理により十分に格子緩和を行なったら、図 2の工程 (e)に示 すように、例えばアルゴン又は窒素雰囲気下で 5°CZminの速度で降温し、 650-7 00°C程度になったら熱処理炉からゥエーハを取り出す。
[0037] 最後に、図 1 (G)に示すように、表面に形成された酸化膜層 6を除去し、 SGOIゥヱ ーハ 20が得られる。酸ィ匕膜層 6の除去は、例えば 15%の HF水溶液にゥエーハを浸 漬することで行なうことができる。このように製造された SGOIゥエーハは、従来のもの よりも薄い SiGe層を有しそれが短時間の熱処理で十分に格子緩和されたものであり 、格子緩和率が高ぐ高品質かつ低コストの SGOIゥエーハとなる。なお、格子緩和率 は、 X線回折法を用いて評価できる。 [0038] 以下、本発明の実施例及び比較例により本発明を具体的に説明するが、本発明は これらに限定されるものではない。
(実施例 1)
SIMOX法により作製した直径 300mm、 BOX層の厚さ 150nm、 SOI層の厚さ 50 nmの SOIゥエーハの表面に、厚さ 70nmの Si Ge 層（つまり X=0. 15)と厚さ 1
0. 85 0. 15
Onmの Si層（つまり Y=0)を、 SiHと GeHを原料ガスとして CVD法により成長温度
4 4
650°Cで順次ェピタキシャル成長した。次に、このゥエーハを 700°Cで熱処理炉に投 入し、酸化熱処理を開始した。まず、ドライ酸素雰囲気下で 700°Cから 1000°Cまで、 10°CZminの速度で昇温した。同条件で別途行なったテストにより、温度が 950°C に到達した時点にぉ 、て、表面に形成された酸ィ匕膜の厚さを測定したところ 15nmで あつたので、表面の Si層は約 7nmだけ酸化され、約 3nmは Si層として残存している と考えられる。
[0039] 次に熱処理雰囲気を酸素を 1%含んだアルゴンに置換し、 1000°Cから 1200°Cま で、 10°CZminの速度で昇温した。同条件で別途行なったテストにより、温度が 120 0°Cに到達した時点において、表面に形成された酸ィ匕膜の厚さは 35nmであり、表面 の Si層は完全に酸ィ匕され、 Si Ge 層の一部も酸ィ匕されていると考えられる。
0. 85 0. 15
[0040] 1200°Cまで昇温したところで、雰囲気をドライ酸素 100%に置換し、温度を 1200 °Cに保持して 40分の酸ィ匕濃縮を行ない、濃縮 SiGe層を形成した。これにより形成さ れた酸化膜のトータルの厚さは約 180nmになった。
次に、雰囲気をアルゴン 100%に置換し、 1200°Cに保持して 240分の格子緩和熱 処理を行なった。そして、 5°CZminの速度で降温し、 700°Cになったところで熱処理 炉からゥエーハを取り出し、 15%の HF水溶液に浸漬して表面の酸ィ匕膜を除去し、 S GOIゥエーハを得た。
[0041] このようにして得た SGOIゥエーハは、濃縮 SiGe層の厚さが 50nm、 Ge濃度が 20 %であった。また、 X線回折法で格子緩和率を評価したところ、格子緩和率は 60% であり、酸化熱処理前の SiGe層の厚さが 70nmと薄かったのにもかかわらず、十分 な格子緩和を行なうことができた。 [0042] (比較例 1)
Si Ge 層の上に Si層をェピタキシャル成長しない以外は、実施例 1と同じ作
0. 85 0. 15
製条件で SGOIゥエーハを得た。しかし、 X線回折法で格子緩和率を評価したところ 、格子緩和率は 30%であり、実施例 1よりも低く不十分であった。
[0043] (実施例 2)
実施例 1と同一仕様の SOIゥエーハを用いて実施例 1と同一条件で Si Ge 層及
0.85 0.15 び Si層の成長を行った。その後、 SOI層と BOX層の界面近傍を狙って H+イオンを 3 X 1016/cm2の注入量で注入した。さらに酸化熱処理及び酸化膜除去を行い、濃縮 SiGe層の厚さが 50nm、 Ge濃度が 20%の SGOIゥエーハを得た。 X線回折法で濃 縮 SiGe層の格子緩和率を評価したところ、格子緩和率は 70%であり、水素イオン注 入を行って 、な 、実施例 1の SGOIゥエーハに比べて格子緩和率が向上して 、ること が確認できた。
[0044] (比較例 2)
Si Ge 層の上に Si層をェピタキシャル成長しない以外は、実施例 2と同じ作製
0.85 0.15
条件で SGOIゥエーハを得た。しかし、 X線回折法で格子緩和率を評価したところ格 子緩和率は 43%であり、比較例 1に比べて向上はしている力 実施例 1及び実施例 2 と比較するとかなり低く不十分であった。
[0045] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単な る例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一 な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技 術的範囲に包含される。

Claims

請求の範囲
[1] 半導体ゥ ーハの製造方法であって、少なくとも、 SOIゥ ーハ上に Si Ge層（0
1 -X X く Xく 1)をェピタキシャル成長し、該ェピタキシャル成長した Si Ge層上に Si
1 -X X 1 -Y
Ge層（0≤Y<X)を形成した後、酸化熱処理により前記ェピタキシャル成長した Si
Y 1
Ge層の Geを濃縮して濃縮 SiGe層とする工程を含み、前記酸化熱処理は、少な
-X X
くとも、酸ィ匕性雰囲気下で 950°C以下から開始し、 950°Cまで昇温する間は、前記形 成した Si Ge層を残存させるように酸ィ匕させることを特徴とする半導体ゥエーハの
1 -Y Y
製造方法。
[2] 請求項 1に記載の半導体ゥエーハの製造方法にお!、て、前記酸化熱処理は、前記 950°Cまで昇温した後、酸素を 5%以下含むアルゴン又は窒素雰囲気下で 1200°C 以上に昇温して前記残存する Si Ge層を消失させるまで酸ィヒさせた後、酸化性
1 -Y Y
雰囲気下で前記 Geの濃縮を行 、、その後アルゴン又は窒素雰囲気下で前記濃縮 S iGe層の格子緩和熱処理を行なうことを特徴とする半導体ゥエーハの製造方法。
[3] 前記 Si Ge層の厚さを 5nmから 50nmとすることを特徴とする請求項 1又は請求
1 -Y Y
項 2に記載の半導体ゥ ーハの製造方法。
[4] 前記 Si Ge層を、単結晶、多結晶、アモルファスのいずれかとすることを特徴と
1 -Y Y
する請求項 1乃至請求項 3のいずれか一項に記載の半導体ゥ ーハの製造方法。
[5] 前記 Si Ge層の厚さを 130nm未満とすることを特徴とする請求項 1乃至請求項
1 -X X
4のいずれか一項に記載の半導体ゥ ーハの製造方法。
[6] 前記 Yを 0とすることを特徴とする請求項 1乃至請求項 5のいずれか一項に記載の 半導体ゥ ーハの製造方法。
[7] 前記 Xを 0. 2未満とすることを特徴とする請求項 1乃至請求項 6のいずれか一項に 記載の半導体ゥエーハの製造方法, 前記酸化熱処理の前に、前記 SOIゥヱーハの SOI層と BOX層の界面に水素ィォ ン、希ガスイオン、 4族元素イオン、酸素イオンの少なくとも一種類を注入しておくこと を特徴とする請求項 1乃至請求項 7のいずれか一項に記載の半導体ゥ ーハの製造 方法。
PCT/JP2005/017120 2004-09-24 2005-09-16 半導体ウェーハの製造方法 WO2006033292A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006536365A JP4826475B2 (ja) 2004-09-24 2005-09-16 半導体ウェーハの製造方法
US11/662,594 US7550309B2 (en) 2004-09-24 2005-09-16 Method for producing semiconductor wafer
EP05783304.8A EP1801854B1 (en) 2004-09-24 2005-09-16 Method for manufacturing semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-278088 2004-09-24
JP2004278088 2004-09-24

Publications (1)

Publication Number Publication Date
WO2006033292A1 true WO2006033292A1 (ja) 2006-03-30

Family

ID=36090052

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017120 WO2006033292A1 (ja) 2004-09-24 2005-09-16 半導体ウェーハの製造方法

Country Status (6)

Country Link
US (1) US7550309B2 (ja)
EP (1) EP1801854B1 (ja)
JP (1) JP4826475B2 (ja)
KR (1) KR20070051914A (ja)
CN (1) CN100508125C (ja)
WO (1) WO2006033292A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008120627A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd ゲルマニウム系エピタキシャル膜の成長方法
US7759228B2 (en) 2005-06-13 2010-07-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935194B1 (fr) * 2008-08-22 2010-10-08 Commissariat Energie Atomique Procede de realisation de structures geoi localisees, obtenues par enrichissement en germanium
CN102437129B (zh) * 2011-08-29 2014-09-03 上海华力微电子有限公司 一种局部化soi和goi器件结构及其工艺集成方法
CN103165448B (zh) * 2011-12-08 2016-01-06 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN102623386A (zh) * 2012-04-12 2012-08-01 厦门大学 具有张应变的绝缘体上锗薄膜的制备方法
CN103681447A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 Soi衬底制作方法及soi衬底
CN103811325B (zh) * 2012-11-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
CN103646909B (zh) * 2013-12-24 2016-01-20 中国科学院上海微系统与信息技术研究所 绝缘体上锗goi结构的制备方法
US9818761B2 (en) 2015-06-25 2017-11-14 International Business Machines Corporation Selective oxidation for making relaxed silicon germanium on insulator structures
CN112908849A (zh) * 2021-01-28 2021-06-04 上海华力集成电路制造有限公司 一种形成SiGe沟道的热处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004040122A (ja) * 2002-07-16 2004-02-05 Internatl Business Mach Corp <Ibm> ＳｉＧｅオンインシュレータ基板材料及びその製造方法
JP2004363199A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2004363197A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2004363198A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2005050984A (ja) * 2003-06-02 2005-02-24 Sumitomo Mitsubishi Silicon Corp 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369438B1 (en) 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
WO2004044996A1 (ja) * 2002-11-12 2004-05-27 National Institute Of Advanced Industrial Science And Technology 熱電変換材料薄膜とセンサ素子及びその製造方法
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004040122A (ja) * 2002-07-16 2004-02-05 Internatl Business Mach Corp <Ibm> ＳｉＧｅオンインシュレータ基板材料及びその製造方法
JP2004363199A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2004363197A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2004363198A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2005050984A (ja) * 2003-06-02 2005-02-24 Sumitomo Mitsubishi Silicon Corp 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1801854A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759228B2 (en) 2005-06-13 2010-07-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2008120627A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd ゲルマニウム系エピタキシャル膜の成長方法

Also Published As

Publication number Publication date
JP4826475B2 (ja) 2011-11-30
EP1801854A4 (en) 2010-10-06
EP1801854A1 (en) 2007-06-27
CN100508125C (zh) 2009-07-01
KR20070051914A (ko) 2007-05-18
JPWO2006033292A1 (ja) 2008-05-15
US7550309B2 (en) 2009-06-23
EP1801854B1 (en) 2015-06-24
CN101027755A (zh) 2007-08-29
US20080003785A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
WO2006033292A1 (ja) 半導体ウェーハの製造方法
US7208354B2 (en) Deposition of silicon germanium on silicon-on-insulator structures and bulk substrates
US6326667B1 (en) Semiconductor devices and methods for producing semiconductor devices
JP3970011B2 (ja) 半導体装置及びその製造方法
JP4306266B2 (ja) 半導体基板の製造方法
JP4617820B2 (ja) 半導体ウェーハの製造方法
JP2006270000A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JP4212228B2 (ja) 半導体装置の製造方法
JPH10256169A (ja) 半導体装置の製造方法
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JP2003128494A (ja) 半導体装置の製造方法及び半導体装置
JP2004179462A (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP2006237235A (ja) 半導体ウェーハの製造方法
KR100729372B1 (ko) 반도체 기판 및 그 제조방법
US20090047526A1 (en) Method for Manufacturing Semiconductor Wafer
JP2004146472A (ja) 半導体装置及び半導体装置製造方法
JPH05235005A (ja) 半導体基板及びその製造方法
JP4557505B2 (ja) 半導体基板の製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP4585464B2 (ja) 半導体装置の製造方法
KR20010038202A (ko) 반도체박막을 저온성장하는 방법
KR100198618B1 (ko) 반도체기판의 제조방법
JPH07226516A (ja) 半導体装置およびその製造方法
WO2006011517A1 (ja) 半導体基板の製造方法および半導体基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006536365

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2005783304

Country of ref document: EP

Ref document number: 11662594

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077006272

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580032510.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005783304

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11662594

Country of ref document: US