JP2008120627A - ゲルマニウム系エピタキシャル膜の成長方法 - Google Patents

ゲルマニウム系エピタキシャル膜の成長方法 Download PDF

Info

Publication number
JP2008120627A
JP2008120627A JP2006305655A JP2006305655A JP2008120627A JP 2008120627 A JP2008120627 A JP 2008120627A JP 2006305655 A JP2006305655 A JP 2006305655A JP 2006305655 A JP2006305655 A JP 2006305655A JP 2008120627 A JP2008120627 A JP 2008120627A
Authority
JP
Japan
Prior art keywords
epitaxial film
based epitaxial
substrate
growing
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006305655A
Other languages
English (en)
Other versions
JP4943820B2 (ja
Inventor
Shoji Akiyama
昌次 秋山
Yoshihiro Kubota
芳宏 久保田
Atsuo Ito
厚雄 伊藤
Koichi Tanaka
好一 田中
Makoto Kawai
信 川合
Yuuji Tobisaka
優二 飛坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2006305655A priority Critical patent/JP4943820B2/ja
Publication of JP2008120627A publication Critical patent/JP2008120627A/ja
Application granted granted Critical
Publication of JP4943820B2 publication Critical patent/JP4943820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高品質なGe系エピタキシャル膜を大面積で得ること
【解決手段】Si基板10の主面上にGeの膜をCVD法でエピタキシャル成長させる。Geエピタキシャル膜11中にはSi基板10との界面から高密度の欠陥(貫通転位)12が導入されるが、Geエピタキシャル膜11に700乃至900℃の熱処理を施して貫通転位12をSi基板界面近傍のループ転位状欠陥12´に変化させる。続いて、Geエピタキシャル膜11の表面側からGeをイオン注入をおこなう。このGeイオン注入により、Geエピタキシャル膜表面領域の単結晶性を維持しつつ、Si基板10との界面近傍のGeエピタキシャル膜11のGe結合状態が崩れてアモルファス領域13が形成されることとなる。これに続いて、700乃至900℃の温度範囲で熱処理を施すと、Geエピタキシャル膜11の表面付近の単結晶部分が種となり、アモルファス領域13が単結晶化する。
【選択図】図1

Description

本発明は、ゲルマニウム(Ge)やSiGe混晶などのゲルマニウム系エピタキシャル膜の成長方法に関する。
近年、有用な半導体材料としてゲルマニウム(Ge)が再び脚光を浴びている。その理由は、Ge結晶中のキャリア移動度はシリコン(Si)と比較して電子移動度で約2倍、ホール移動度で約4倍と速く、高速動作の半導体デバイス設計に有利であるためである。また、光デバイス用材料としてみた場合にも、Siと比較して、1.6μm以下の波長で高い吸収係数を有するため、太陽電池用材料や、1.55μm帯の光通信用受光素子の材料としても有望である。
しかし、GeはSiと異なり、大口径の(単結晶)基板を得ることが極めて困難であること、Geが希少な元素であることなどの難点もある。このような背景の下に、Siウェーハ上にGe濃度を少しずつ変化させた(高めた)Si1-xGex層を何層にも堆積させ、最終的にGe層をエピ成長させる手法も提案されている(例えば、非特許文献1)。しかしながら、このような手法では、エピタキシャル成長を何度も繰り返す必要があり、得られるGe結晶は極めてコストの高いものとならざるを得ない。
また、近年では、Siウェーハ上にGeを直接エピタキシャル成長を行って、そのGeエピタキシャル膜に熱処理を加えて転位欠陥を低減する方法も提案されている(非特許文献2)。しかし、この方法によって得られたGeエピタキシャル膜の欠陥密度は、依然として高いものであることが知られている。
R. People, "Physics and applications of GexSi1-x/Si strained layer structures," IEEE Journal of Quantum Electronics, QE-22, 1696(1986). Luan et. al., "High efficiency photodetectors based on high quality epitaxial germanium grown on silicon substrate" Optical Materials, vol.17, pp.71-73, 2001. M. Halbwax et al., "UHV-CVD growth and annealing of thin fully relaxed Ge films on (001)Si," Optical Materials, 27(2005), pp.822-825.
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、比較的簡便な手法により、高品質なGe系エピタキシャル膜を大面積で得る手法を提供することにある。
本発明は、このような課題を解決するために、本発明のゲルマニウム系エピタキシャル膜の成長方法は、シリコン(Si)基板上にゲルマニウム(Ge)系エピタキシャル膜を化学気相堆積法で成長させるステップAと、前記Ge系エピタキシャル膜に700乃至900℃の温度範囲で第1の熱処理を施すステップBと、前記Ge系エピタキシャル膜の表面側からGeをイオン注入するステップCと、前記イオン注入後のGe系エピタキシャル膜に700乃至900℃の温度範囲で第2の熱処理を施すステップDとを備えている。
好ましくは、前記ステップAは、膜厚50nm以下のSiGe混晶のバッファ層を予め成長させるサブステップを備えている。
また、好ましくは、前記第1および第2の熱処理時の雰囲気ガスの少なくとも一方が、不活性ガスまたは酸素ガスの何れか若しくはこれらの混合ガスである。
さらに、前記イオン注入時のドーズ量は、1×1015以上1×1017atoms/cm2以下とすることが好ましい。
本発明のGOI(Ge on Insulator)基板の製造方法は、上述の方法で得られたGe系エピタキシャル膜の表面側から水素イオンを注入する第1のステップと、前記Ge系エピタキシャル膜および絶縁性の支持基板の少なくとも一方の主面に表面活性化処理を施す第2のステップと、前記Ge系エピタキシャル膜と前記支持基板の主面同士を100℃以上400℃以下の温度で貼り合わせる第3のステップと、前記Ge系エピタキシャル膜と支持基板の貼り合わせ界面に外部衝撃を付与して前記Ge系エピタキシャル膜の水素イオン注入界面に沿ってGe系結晶を剥離して前記支持基板の主面上にGe系薄膜を形成する第4のステップとを備えている。
本発明によれば、基板として大口径なものが得られるシリコンを用い、この基板上にGe系結晶をエピタキシャル成長させ、イオン注入法を利用して表面領域の単結晶性を維持しつつ基板との界面近傍領域をアモルファス化させ、熱処理を施すことでGeエピタキシャル膜全体を再結晶化(単結晶化)することとしたので、比較的簡便な手法により、高品質なGe系エピタキシャル膜を大面積で得ることが可能となる。
また、上述の方法で得られたGe系エピタキシャル膜を絶縁性の支持基板上に貼り合わせ法で転写することとしたので、低コストのGOI基板の提供が可能となる。
以下に、Ge系エピタキシャル膜をGe膜とする実施例により、本発明のプロセス例について説明するが、Ge膜に限らずSiGe混晶膜であっても同様のプロセスで実施可能である。
図1(A)乃至(E)は、本発明のゲルマニウム系エピタキシャル膜の成長方法を説明するための図である。これらの図中、符号10はゲルマニウム(Ge)を化学気相堆積法(CVD法)でエピタキシャル成長させるためのシリコン(Si)基板である。このSi基板10は、例えば、CZ法(チョクラルスキ法)により育成された一般に市販されているSi基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるGeエピタキシャル膜が供されるデバイスの設計値やプロセス等に依存して適宜選択される。
このSi基板10の主面上に、水素ガスをキャリアガスとして、真空雰囲気中にゲルマン(GeH4)の高純度ガスを導入してGeの膜をCVD法でエピタキシャル成長させる。このGeエピタキシャル膜11中にはSi基板10との界面から高密度の欠陥(貫通転位)12が導入されるが(図1(A))、このような貫通転位を含むGeエピタキシャル膜11に適当な熱処理を施して貫通転位12が運動するためのエネルギを付与すると、貫通転位12はSi基板界面近傍のループ転位状欠陥に変化する現象が知られている(非特許文献3参照)。
そこで、本発明では、Geエピタキシャル膜11に700乃至900℃の温度範囲で熱処理を施すこととしている(図1(B))。なお、この熱処理時の雰囲気ガスは、窒素やアルゴンなどの不活性ガスまたは酸素ガスの何れか、若しくはこれらの混合ガスとする。
続いて、Geエピタキシャル膜11の表面側から、例えばドーズ量1×1015〜1×1017atoms/cm2で、Geをイオン注入をおこなう(図1(c))。このGeイオン注入により、Geエピタキシャル膜表面領域の単結晶性を維持しつつ、Si基板10との界面近傍のGeエピタキシャル膜11のGe結合状態が崩れてアモルファス領域13が形成されることとなる(図1(D))。
これに続いて、700乃至900℃の温度範囲で第2の熱処理を施すと、Geエピタキシャル膜11の表面付近の単結晶部分が種となり、アモルファス領域13が単結晶化する(図1(E))。なお、この熱処理時の雰囲気ガスは、窒素やアルゴンなどの不活性ガスまたは酸素ガスの何れか、若しくはこれらの混合ガスとする。このようにして得られたGeエピタキシャル膜11は、貫通転位、ループ転位ともにその密度が低く、高品質なGe膜である。
なお、Si基板上にGeをエピタキシャル成長するに先立ち、予め膜厚50nm以下のSiGe混晶のバッファ層を成長させておくこととすると、更に低欠陥レベルのGe膜を得ることが可能である。このようなバッファ層は、Geエピタキシャル膜がコヒーレント成長するように、例えばGe0.88Si0.12などの組成とする。
本実施例は、本発明のゲルマニウムエピタキシャル膜の成長方法で得られたGeエピタキシャル膜を用いてGOI(Ge on Insulator)基板を製造する方法に関する。
図2は、本発明のGOI基板の製造方法を説明するための図で、図2(A)に図示された基板は、実施例1で作製されたGeエピタキシャル膜11を主面に備えるSi基板10である。
先ず、Geエピタキシャル膜11の表面側から水素イオンを注入し、Si基板10との界面近傍領域に水素イオン注入層を形成する(図2(A))。この水素イオン注入により、Geエピタキシャル膜11の表面から所定の深さ(平均イオン注入深さL)にイオン注入層(ダメージ層)14が形成され、イオン注入界面15が形成される。
この際のイオン注入条件は、どの程度の厚さのGe薄膜を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さLを0.5μm以下とし、イオン注入条件を、ドーズ量1×1016〜5×1017atoms/cm2、加速電圧50〜100keVなどとする。
このようにしてイオン注入層14を形成したGeエピタキシャル膜11と、後にハンドルウエーハとなる絶縁性の支持基板20の少なくとも一方の主面(接合面)に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図2(B))。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものであり、Geエピタキシャル膜11と支持基板20の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
このような表面処理が施されたGeエピタキシャル膜11と支持基板20の主面を接合面として密着させ、100℃以上400℃以下の温度で熱処理を施して貼り合わせる(図2(C))。上述したように、Geエピタキシャル膜11と支持基板20の少なくとも一方の主面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、上述の比較的低温の熱処理でも、後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。なお、より高い貼り合せ強度をもたせたいような場合には、必要に応じて、貼り合わせ後に一旦100℃未満の温度とし、再度、Geエピタキシャル膜11と支持基板20を貼り合わせた状態で100℃以上400℃以下の温度の熱処理が繰り返される。
本発明で上記の熱処理温度が400℃以下と設定される理由は、400℃を超える温度で熱処理を施すと、水素イオン注入界面でマイクロキャビティと呼ばれる微小な空洞が発生し、これが熱的に剥離する現象が生じる結果、剥離後のGe薄膜の表面荒れや基板割れにつながるためである。
なお、支持基板20が石英基板である場合には、この熱処理温度の上限値を350℃とすることが好ましい。これは、Siと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量とSi基板10ならびに石英基板20の厚みを考慮したものである。Si基板10と石英基板20の厚みが概ね同程度である場合、Siの熱膨張係数(2.33×10-6)と石英の熱膨張係数(0.6×10-6)の間に大きな差異があるために、350℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合にはSi基板や石英基板が割れてしまうということが生じ得る。このため、熱処理温度の上限を350℃と選択し、より好ましくは100〜300℃の温度範囲で熱処理を施す。
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面15に沿ってGeエピタキシャル膜の剥離を行ってGe薄膜16を得(図2(D))、さらにこのGe薄膜16の表面に最終表面処理(CMP研磨等)を施して水素イオン注入起因のダメージを除去すれば、Ge薄膜16をその表面に有するGOI基板が得られる(図2(E))。
本発明は、比較的簡便な手法により、高品質なGe系エピタキシャル膜を大面積で得ることを可能とする。
本発明のゲルマニウム系エピタキシャル膜の成長方法を説明するための図である。 本発明のGOI基板の製造方法を説明するための図である。
符号の説明
10 Si基板
11 Geエピタキシャル膜
12 欠陥
13 Geアモルファス領域
14 イオン注入層
15 イオン注入界面
16 Ge薄膜
20 支持基板

Claims (6)

  1. シリコン(Si)基板上にゲルマニウム(Ge)系エピタキシャル膜を化学気相堆積法で成長させるステップAと、
    前記Ge系エピタキシャル膜に700乃至900℃の温度範囲で第1の熱処理を施すステップBと、
    前記Ge系エピタキシャル膜の表面側からGeをイオン注入するステップCと、
    前記イオン注入後のGe系エピタキシャル膜に700乃至900℃の温度範囲で第2の熱処理を施すステップDと、
    を備えているゲルマニウム系エピタキシャル膜の成長方法。
  2. 前記ステップAは、膜厚50nm以下のSiGe混晶のバッファ層を予め成長させるサブステップを備えている請求項1に記載のゲルマニウム系エピタキシャル膜の成長方法。
  3. 前記第1の熱処理時の雰囲気ガスが、不活性ガスまたは酸素ガスの何れか若しくはこれらの混合ガスである請求項1又は2に記載のゲルマニウム系エピタキシャル膜の成長方法。
  4. 前記第2の熱処理時の雰囲気ガスが、不活性ガスまたは酸素ガスの何れか若しくはこれらの混合ガスである請求項1乃至3の何れか1項に記載のゲルマニウム系エピタキシャル膜の成長方法。
  5. 前記イオン注入時のドーズ量が、1×1015以上1×1017atoms/cm2以下である請求項1乃至4の何れか1項に記載のゲルマニウム系エピタキシャル膜の成長方法。
  6. 請求項1乃至5の何れか1項に記載の方法で得られたGe系エピタキシャル膜の表面側から水素イオンを注入する第1のステップと、
    前記Ge系エピタキシャル膜および絶縁性の支持基板の少なくとも一方の主面に表面活性化処理を施す第2のステップと、
    前記Ge系エピタキシャル膜と前記支持基板の主面同士を100℃以上400℃以下の温度で貼り合わせる第3のステップと、
    前記Ge系エピタキシャル膜と支持基板の貼り合わせ界面に外部衝撃を付与して前記Ge系エピタキシャル膜の水素イオン注入界面に沿ってGe系結晶を剥離して前記支持基板の主面上にGe系薄膜を形成する第4のステップと、
    を備えているGOI(Ge on Insulator)基板の製造方法。
JP2006305655A 2006-11-10 2006-11-10 GOI(GeonInsulator)基板の製造方法 Active JP4943820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006305655A JP4943820B2 (ja) 2006-11-10 2006-11-10 GOI(GeonInsulator)基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006305655A JP4943820B2 (ja) 2006-11-10 2006-11-10 GOI(GeonInsulator)基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008120627A true JP2008120627A (ja) 2008-05-29
JP4943820B2 JP4943820B2 (ja) 2012-05-30

Family

ID=39505784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006305655A Active JP4943820B2 (ja) 2006-11-10 2006-11-10 GOI(GeonInsulator)基板の製造方法

Country Status (1)

Country Link
JP (1) JP4943820B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793360B2 (en) 2008-08-27 2017-10-17 Soitec Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047978A (ja) * 2002-07-11 2004-02-12 Sharp Corp シリコン基板上にSi1−xGex膜を製造する方法
WO2005055290A2 (en) * 2003-12-05 2005-06-16 International Business Machines Corporation Method of fabricating a strained semiconductor-on-insulator substrate
WO2006033292A1 (ja) * 2004-09-24 2006-03-30 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
WO2006043471A1 (ja) * 2004-10-20 2006-04-27 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
WO2006051730A1 (ja) * 2004-11-10 2006-05-18 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047978A (ja) * 2002-07-11 2004-02-12 Sharp Corp シリコン基板上にSi1−xGex膜を製造する方法
WO2005055290A2 (en) * 2003-12-05 2005-06-16 International Business Machines Corporation Method of fabricating a strained semiconductor-on-insulator substrate
WO2006033292A1 (ja) * 2004-09-24 2006-03-30 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
WO2006043471A1 (ja) * 2004-10-20 2006-04-27 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
WO2006051730A1 (ja) * 2004-11-10 2006-05-18 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793360B2 (en) 2008-08-27 2017-10-17 Soitec Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters

Also Published As

Publication number Publication date
JP4943820B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
US7855127B2 (en) Method for manufacturing semiconductor substrate
JP4446424B2 (ja) 緩和SiGe基板の製造方法
US6780796B2 (en) Method of forming relaxed SiGe layer
US7226504B2 (en) Method to form thick relaxed SiGe layer with trench structure
US6100165A (en) Method of manufacturing semiconductor article
US7935611B2 (en) Method for manufacturing substrate for photoelectric conversion element
US7615471B2 (en) Method for producing a tensioned layer on a substrate, and a layer structure
KR20070059157A (ko) 반도체 웨이퍼의 제조방법
US20080116483A1 (en) High-quality sgoi by annealing near the alloy melting point
JP2006135319A (ja) ヘテロ集積型歪みシリコンn型MOSFET及びp型MOSFET及びその製造方法
JP2006140453A (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
JP2000077287A (ja) 結晶薄膜基板の製造方法
JP2003178975A (ja) 半導体装置及びその製造方法
TWI699832B (zh) 製造絕緣體覆矽鍺之方法
Yang et al. In situ relaxed Si 1− x Ge x epitaxial layers with low threading dislocation densities grown on compliant Si-on-insulator substrates
JP2006080510A (ja) ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ge含有量が高い緩和Si1−XGeX(0<x<1)層を形成する方法
JP5465830B2 (ja) 貼り合わせ基板の製造方法
JP2004103805A (ja) 半導体基板の製造方法、半導体基板及び半導体装置
US20050181592A1 (en) Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
JP4943820B2 (ja) GOI(GeonInsulator)基板の製造方法
JP2010251523A (ja) 部分soiウェーハの製造方法
JP2010199338A (ja) 貼り合わせウェーハの製造方法
WO2010147081A1 (ja) Ge膜付きSOI基板の製造方法及びGe膜付きSOI基板
JP5830255B2 (ja) 半導体基板の製造方法
JP2007250676A (ja) 異種材料の積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120301

R150 Certificate of patent or registration of utility model

Ref document number: 4943820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3