JP2006140453A - 直接ウェハ結合による低欠陥のゲルマニウム膜の製造 - Google Patents

直接ウェハ結合による低欠陥のゲルマニウム膜の製造 Download PDF

Info

Publication number
JP2006140453A
JP2006140453A JP2005293067A JP2005293067A JP2006140453A JP 2006140453 A JP2006140453 A JP 2006140453A JP 2005293067 A JP2005293067 A JP 2005293067A JP 2005293067 A JP2005293067 A JP 2005293067A JP 2006140453 A JP2006140453 A JP 2006140453A
Authority
JP
Japan
Prior art keywords
thin film
germanium
wafer
germanium thin
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005293067A
Other languages
English (en)
Other versions
JP4651099B2 (ja
Inventor
Jer-Shen Maa
ジェー−シェン マー
Jong-Jan Lee
ジョン−ジャン リー
Douglas J Tweet
ジェイ． トゥイート ダグラス
Sheng Teng Hsu
シェン テン スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2006140453A publication Critical patent/JP2006140453A/ja
Application granted granted Critical
Publication of JP4651099B2 publication Critical patent/JP4651099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】絶縁体またはシリコン基板上に低欠陥のゲルマニウム膜を製造する方法を提供する。
【解決手段】本発明による方法は、シリコンウェハを準備すること、二つの工程のＣＶＤプロセスを用いてゲルマニウム膜を形成すること、多重サイクルプロセスを用いてゲルマニウム薄膜をアニーリングすること、水素イオンを注入することと、テトラエトキシシラン酸化物（ＴＥＯＳ）層を堆積かつ滑らかにすること、カウンタウェハを準備することと、ゲルマニウム薄膜をカウンタウェハに結合して結合構造を形成すること、少なくとも３７５℃の温度で結合構造をアニーリングして結合ウェハのスプリットを助長すること、結合構造をスプリットしてゲルマニウム薄膜を露出すること、ゲルマニウム薄膜の表面からゲルマニウム薄膜の欠陥区域部分とともに残留するシリコンを除去すること、および所望の最終デバイス内に低欠陥のゲルマニウム薄膜を組み込むことを含む。
【選択図】図１Ａ

Description

本発明は、ディスプレイと、センサと、モバイルデバイスアプリケーションとにおいて使用する様々な基板に結合するゲルマニウム薄膜の製造に関する。
ゲルマニウムは、シリコンよりはるかに高い電子移動度およびホール移動度を有するため、将来の高速ＣＭＯＳデバイスにおいてシリコンを置換するものと考えられている（Ｒｉｔｅｎｏｕｒらによる「Ｅｐｉｔａｘｉａｌ Ｓｔｒａｉｎｅｄ Ｇｅｒｍａｎｉｕｍ ｐ−ＭＯＳＦＥＴｓ ｗｉｔｈ ＨｆＯ２ Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃ ａｎｄ ＴａＮ Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２００３、ｐ ０３〜４３３、Ｃｈｕｉらによる「Ａ Ｇｅｒｍａｎｉｕｍ ＮＭＯＳＦＥＴ Ｐｒｏｃｅｓｓ Ｉｎｔｅｇｒａｔｉｎｇ Ｍｅｔａｌ Ｇａｔｅ ａｎｄ Ｉｍｐｒｏｖｅｄ Ｈｉ−ｋ Ｄｉｅｌｅｃｔｒｉｃｓ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２００３、ｐ ０３〜４３７、Ｌｏｗらによる「Ｇｅｒｍａｎｉｕｍ ＭＯＳ： Ａｎ Ｅｖａｌｕａｔｉｏｎ ｆｒｏｍ Ｃａｒｒｉｅｒ Ｑｕａｎｔｉｚａｔｉｏｎ ａｎｄ Ｔｕｎｎｅｌｉｎｇ Ｃｕｒｒｅｎｔ」、２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ、ｐ１１７〜１１８、およびＢａｉらによる「Ｇｅ ＭＯＳ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｗｉｔｈ ＣＶＤ ＨｆＯ２ Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃｓ ａｎｄ ＴａＮ Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅ」、２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ、ｐ１２１）。電流漏れが低いのと同時に高性能であるＭＯＳ電界効果トランジスタを得るためには、ゲルマニウム−オン−絶縁体が特に所望される（Ｈｕａｎｇらによる「Ｖｅｒｙ Ｌｏｗ Ｄｅｆｅｃｔｓ ａｎｄ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｇｅ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ ｐ−ＭＯＳＦＥＴｓ ｗｉｔｈ Ａｌ２Ｏ３ Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃｓ」、２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ、ｐ１１９、および、Ｔａｋａｇｉの「Ｒｅ−ｅｘａｍｉｎａｔｉｏｎ ｏｆ Ｓｕｂｂａｎｄ Ｓｔｒｕｃｔｕｒｅ Ｅｎｇｉｎｅｅｒｉｎｇ ｉｎ Ｕｌｔｒａ−Ｓｈｏｒｔ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴｓ ｕｎｄｅｒ Ｂａｌｌｉｓｔｉｃ Ｃａｒｒｉｅｒ Ｔｒａｎｓｐｏｒｔ」、２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ、ｐ１１５）。シリコン上に直接成長した純ゲルマニウムもまた、シリコン技術との互換性があり、かつ、最高１．５５μｍの近赤外における高い吸収があるので、近赤外光検出器への候補として最良である。光通信のための低費用モノリシックトランシーバにおけるアプリケーションを潜在的に有する（Ｃｏｌａｃｅらによる「Ｅｆｆｉｃｉｅｎｔ ｈｉｇｈ−ｓｐｅｅｄ ｎｅａｒ−ｉｎｆｒａｒｅｄ Ｇｅ ｐｈｏｔｏｄｅｃｔｏｒｓ ｉｎｔｅｇｒａｔｅｄ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ」、Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ．、２０００、７６、１２３１、Ｆａｍａらによる「Ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ｇｅｒｍａｎｉｕｍ−ｏｎ−ｓｉｌｉｃｏｎ ｄｅｔｅｃｔｏｒｓ ｆｏｒ ｏｐｔｉｃａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」、Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ、２００２、８１、５８６、Ｈａｒｔｍａｎｎらによる「Ｒｅｄｕｃｅｄ ｐｒｅｓｓｕｒｅ−ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｇｅ ｔｈｉｃｋ ｌａｙｅｒｓ ｏｎ Ｓｉ （００１） ｆｏｒ １．３−１．５５−ｕｍ ｐｈｏｔｏｄｅｔｅｃｔｉｏｎ」、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、２００４、９５、５９０５、および、米国特許第６，６４５，８３１号Ｂ１、Ｓｈａｈｅｅｎらの２００３年１１月１１日に許可された「Ｔｈｅｒｍａｌｌｙ Ｓｔａｂｌｅ Ｃｒｙｓｔａｌｌｉｎｅ Ｄｅｆｅｃｔ−Ｆｒｅｅ Ｇｅｒｍａｎｉｕｍ Ｂｏｎｄｅｄ ｔｏ Ｓｉｌｉｃｏｎ ａｎｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ」）。プロセス互換性のおかげで、高速デバイスを多くの潜在的なアプリケーションのためにゲルマニウムベース光検出器と統合することが可能である。
Ｓｈａｈｅｅｎらは、シリコン上または二酸化シリコン上にゲルマニウムウェハを結合することによってゲルマニウム膜を形成する方法を開示した。所望の厚さを得るためには、薄化工程が必要である（米国特許第６,６４５,８３１号Ｂ１、上記文献）。Ｈｕａｎｇらもまた、Ｇｅ−オン−酸化物のｐ−ＭＯＳＦＥＴの性能を報告し、ここでＧｅ−オン−酸化物膜は、ＳｉＯ２／ＧｅウェハとＳｉＯ２／Ｓｉウェハとを直接ウェハ結合することと、後に続くバックサイドＧｅをエッチバックすることとによって得られた（Ｈｕａｎｇらの上記文献）。これら全てが、高品質のゲルマニウムウェハの使用を必要とする。しかしながら、ゲルマニウムウェハは、機械的性質および熱的性質が悪く、高品質のゲルマニウムウェハの供給は依然として限られている。
Ｎａｋａｈａｒａｉらは、Ｇｅ−オン−絶縁体を製造するＧｅ凝縮技術を報告した（Ｎａｋａｈａｒａｌらによる「Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ７−ｎｍ−ｔｈｉｃｋ ｓｔｒａｉｎｅｄ Ｇｅ−ｏｎ−ｉｎｓｕｌａｔｏｒ ｌａｙｅｒ ｆａｂｒｉｃａｔｅｄ ｂｙ Ｇｅ−ｃｏｎｄｅｎｓａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ」、Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ、２００３、８３、３５１６）。しかしながら、７ｎｍの厚さを有するゲルマニウム層のみが形成され、この膜は圧縮歪みを受けていた。光吸収を上昇させるためにより厚い厚さを必要とする光検出器アプリケーションにこの技術を適用することは困難である。
Ｌｉｕらは、絶縁体上ゲルマニウムを製造する液相エピタキシ技術を報告した（Ｌｉｕらによる「Ｈｉｇｈ−ｑｕａｌｉｔｙ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ Ｇｅ ｏｎ ｉｎｓｕｌａｔｏｒ ｂｙ ｌｉｑｕｉｄ−ｐｈａｓｅ ｅｐｉｔａｘｙ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ」、Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ、２００４、８４、２５６３）。この技術は、所定のシーディング領域において再結晶を開始するために慎重な温度調節が要求される。
バルクゲルマニウムウェハの使用を避ける可能性のあるアプローチは、エピタキシャルゲルマニウム層をシリコンウェハ上に成長させ、その後に、直接ウェハ結合技術によってゲルマニウム層を絶縁体、ガラス、またはシリコン基板に移転させることである。
ゲルマニウムとシリコンとの間に大きい格子不整合、すなわち、４．２％の格子不整合があるために、高速デバイス向けの妥当な平坦性を有し、かつ、欠陥密度が低いゲルマニウム膜をシリコン上に製造することは困難である。Ｒｉｔｅｎｏｕｒらの上記文献は、薄いゲルマニウム層を厚い緩和ＳｉＧｅバッファ層上に成長させることによって、エピタキシャル歪みゲルマニウムｐ−ＭＯＳＦＥＴで研究報告した。Ｈｏｆｍａｎｎらは、（１１１）シリコン上の界面活性剤を媒介とするエピタキシによって、１μｍの厚さを有する緩和ゲルマニウム層を成長させることができた（Ｈｏｆｍａｎｎらによる「Ｓｕｒｆａｃｔａｎｔ−ｇｒｏｗｎ ｌｏｗ−ｄｏｐｅｄ ｇｅｒｍａｎｉｕｍ ｌａｙｅｒｓ ｏｎ ｓｉｌｉｃｏｎ ｗｉｔｈ ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｉｅｓ」、Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ、１９９８、３２１、１２５）。Ｌｕａｎらによる「Ｈｉｇｈ−ｑｕａｌｉｔｙ Ｇｅ ｅｐｉｌａｙｅｒｓ ｏｎ Ｓｉ ｗｉｔｈ ｌｏｗ ｔｈｒｅａｄｉｎｇ−ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｉｅｓ」、Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ、１９９９、７５、２９０９は、はじめに３５０℃で堆積し、次いで６００℃で堆積することによって、単結晶シリコン上にゲルマニウムエピ層を堆積する技術を報告した。この２つのステップのプロセスは、２００３年３月２５日に許可されたＨｅｒｎａｎｄｅｚらによる米国特許第６,５３７,３７０号Ｂ１、「Ｐｒｏｃｅｓｓ ｆｏｒ ｏｂｔａｉｎｉｎｇ ａ ｌａｙｅｒ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｇｅｒｍａｎｉｕｍ ｏｎ ａ ｓｕｂｓｔｒａｔｅ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ， ａｎｄ ｐｒｏｄｕｃｔｓ ｏｂｔａｉｎｅｄ」においても開示されている。２００３年１０月２１日に許可されたＬｕａｎらによる米国特許第６,６３５,１１０号Ｂ１、「Ｃｙｃｌｅ ｔｈｅｒｍａｌ ａｎｎｅａｌ ｆｏｒ ｄｉｓｌｏｃａｔｉｏｎ ｒｅｄｕｃｔｉｏｎ」は、ゲルマニウム膜の欠陥密度を低減させるサイクルアニーリングの技術を開示する。同様の技術を用いて、いくつかのグループは、近赤外のゲルマニウム光検出器の製造における従来技術（ｐｒｅｃｅｄｉｎｇ ｔｅｃｈｎｉｑｕｅ）の使用を報告した（Ｃｏｌａｃｅらによる「Ｅｆｆｉｃｉｅｎｔ ｈｉｇｈ−ｓｐｅｅｄ ｎｅａｒ−ｉｎｆｒａｒｅｄ Ｇｅ ｐｈｏｔｏｄｅｃｔｏｒｓ ｉｎｔｅｇｒａｔｅｄ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ」Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ．、２０００、７６、１２３１、Ｆａｍａらによる「Ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ｇｅｒｍａｎｉｕｍ−ｏｎ−ｓｉｌｉｃｏｎ ｄｅｔｅｃｔｏｒｓ ｆｏｒ ｏｐｔｉｃａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」、Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ、２００２、８１、５８６、および、Ｈａｒｔｍａｎｎらによる「Ｒｅｄｕｃｅｄ ｐｒｅｓｓｕｒｅ−ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｇｅ ｔｈｉｃｋ ｌａｙｅｒｓ ｏｎ Ｓｉ（００１） ｆｏｒ １．３−１．５５−μｍ ｐｈｏｔｏｄｅｔｅｃｔｉｏｎ」Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、２００４、９５、５９０５）。
サイクルアニーリングは、ゲルマニウム／シリコン界面の近傍に集中する欠陥を低減させる。しかしながら、この欠陥区域はゲルマニウム膜の底辺にあるので、これを完全に除去することは困難である。
本発明の１つの目的は、ＣＶＤによって形成されたゲルマニウム膜の直接ウェハ結合によって、ガラスといった絶縁体上またはシリコン基板上に低欠陥のゲルマニウム膜を製造する方法を提供することにある。
本発明の方法の別の目的は、ゲルマニウム薄膜を多重サイクルアニーリングすることにより、欠陥を低減させ、さらに処理され得る場所に欠陥濃度を集中させる技術を提供することにある。
（要旨）
低欠陥のゲルマニウム薄膜を製造する方法は、ゲルマニウム堆積のためにシリコンウェハを準備することと、２つのステップのＣＶＤプロセスを用いてゲルマニウム膜を形成することであって、第１のＣＶＤステップは約２５０℃〜３００℃の間の温度で行われることにより、連続的なゲルマニウム膜を形成し、第２のＣＶＤステップは約７００℃の温度で行われることにより、緩和ゲルマニウム薄膜を形成する、ことと、緩和ゲルマニウム薄膜上にゲルマニウム層を堆積することと、多重サイクルプロセスを用いてゲルマニウム薄膜をアニーリングすることであって、第１のサイクルは約８４０℃〜９００℃の間の比較的高い温度で行われ、第２のサイクルは約７５０℃〜８４０℃の間の比較的低い温度で行われ、第１および第２のサイクルは、約１０サイクル〜４０サイクルの間で変わることにより、ゲルマニウム／シリコン界面近傍の領域におけるゲルマニウム薄膜に欠陥を集中させる、ことと、水素イオンを注入することと、テトラエトキシシラン酸化物（ＴＥＯＳ）層を堆積することと、ＴＥＯＳ層をＣＭＰによって滑らかにすることと、ＴＥＯＳ層を洗浄することと、カウンタウェハ（ｃｏｕｎｔｅｒ ｗａｆｅｒ）を準備することと、ゲルマニウム薄膜をカウンタウェハに結合（ｂｏｎｄｉｎｇ）して、結合構造を形成することと、少なくとも３７５℃の温度で結合構造をアニーリングして、結合ウェハをスプリットすることを助長することと、結合構造をスプリットして、ゲルマニウム薄膜を露出することと、ゲルマニウム薄膜の欠陥区域の部分とともにゲルマニウム薄膜の表面から残留するシリコンを除去することと、低欠陥のゲルマニウム薄膜を所望の最終製品のデバイス内に組み込むこととを包含する。
本発明は、さらに以下の手段を提供する。
（項目１）
低欠陥のゲルマニウム薄膜を製造する方法であって、
ゲルマニウム堆積のためにシリコンウェハを準備することと、
２つのステップのＣＶＤプロセスを用いてゲルマニウム膜を形成することであって、第１のＣＶＤステップは約２５０℃〜３００℃の間の温度で行われることにより、連続的なゲルマニウム膜を形成し、第２のＣＶＤステップは約７００℃の温度で行われることにより、緩和ゲルマニウム薄膜を形成する、ことと、
該緩和ゲルマニウム薄膜上にゲルマニウム層を堆積することと、
多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングすることであって、第１のサイクルは約８４０℃〜９００℃の間の比較的高い温度で行われ、第２のサイクルは約７５０℃〜８４０℃の間の比較的低い温度で行われ、該第１および該第２のサイクルは、約１０サイクル〜４０サイクルの間で変わることにより、該ゲルマニウム／シリコン界面近傍の領域における該ゲルマニウム薄膜に欠陥を集中させる、ことと、
水素イオンを注入することと、
テトラエトキシシラン酸化物（ＴＥＯＳ）層を堆積することと、
該ＴＥＯＳ層をＣＭＰによって滑らかにすることと、
該ＴＥＯＳ層を洗浄することと、
カウンタウェハを準備することと、
該ゲルマニウム薄膜を該カウンタウェハに結合して、結合構造を形成することと、
少なくとも３７５℃の温度で該結合構造をアニーリングして、該結合ウェハをスプリットすることを助長することと、
該結合構造をスプリットして、該ゲルマニウム薄膜を露出することと、
該ゲルマニウム薄膜の欠陥区域の部分とともに、該ゲルマニウム薄膜の表面から残留するシリコンを除去することと、
該低欠陥のゲルマニウム薄膜を所望の最終製品のデバイス内に組み込むことと
を包含する、方法。
（項目２）
上記シリコンウェハを準備することは、ＤＨＦ内に上記シリコンウェハを浸し、その後に、急速なリンス／ドライサイクルが続く、項目１に記載の方法。
（項目３）
上記第１のＣＶＤステップの前にバッファシリコン層を堆積することを包含する、項目１に記載の方法。
（項目４）
上記多重サイクルプロセスの各サイクルは、約１分〜５分間の持続時間を有する、項目１に記載の方法。
（項目５）
上記カウンタウェハを準備することは、酸化シリコンウェハと、ガラスウェハと、シリコンウェハとからなるカウンタウェハの群から得られるカウンタウェハを準備することを包含する、項目１に記載の方法。
（項目６）
上記ゲルマニウム薄膜がガラスに結合されるものである場合、誘電体膜を該ガラスの表面に塗布し、該ゲルマニウム薄膜がシリコンに結合されるものである場合、ＣＭＰによって該ゲルマニウム薄膜の表面を滑らかにする、項目５に記載の方法。
（項目７）
上記カウンタウェハを希薄ＳＣ−１溶液内で洗浄することにより、親水性表面を該カウンタウェハ上に形成することをさらに包含する、項目５に記載の方法。
（項目８）
上記残留するシリコンを上記ゲルマニウム薄膜の表面から該ゲルマニウム薄膜の欠陥区域の部分とともに除去することは、ＣＭＰと、ドライエッチングと、ウェットエッチングとエッチングステップを組み合わせたものとからなる除去技術の群から得られる除去技術を用いて除去することを包含する、項目１に記載の方法。
（項目９）
上記多重サイクルプロセスを用いて上記ゲルマニウム薄膜をアニーリングする前に、窒化物層をＣＶＤすることと、
該多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングした後に、該窒化物層を除去することと
を包含する、項目１に記載の方法。
（項目１０）
低欠陥のゲルマニウム薄膜を製造する方法であって、
ゲルマニウム堆積のためにシリコンウェハを準備することと、
２つのステップのＣＶＤプロセスを用いてゲルマニウム膜を形成することであって、第１のＣＶＤステップは約２５０℃〜３００℃の間の温度で行われることにより、連続的なゲルマニウム膜を形成し、第２のＣＶＤステップは約７００℃の温度で行われることにより、緩和ゲルマニウム薄膜を形成する、ことと、
該緩和ゲルマニウム薄膜上にゲルマニウム層を堆積することと、
多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングすることであって、第１のサイクルは約８４０℃〜９００℃の間の比較的高い温度で行われ、第２のサイクルは約７５０℃〜８４０℃の間の比較的低い温度で行われ、該第１および該第２のサイクルは、約１０サイクル〜４０サイクルの間で変わることにより、該ゲルマニウム／シリコン界面近傍の領域における該ゲルマニウム薄膜に欠陥を集中させ、該多重サイクルプロセスの各サイクルは約１分〜５分間の持続時間を有する、ことと、
水素イオンを注入することと、
テトラエトキシシラン酸化物（ＴＥＯＳ）層を堆積することと、
該ＴＥＯＳ層をＣＭＰによって滑らかにすることと、
該ＴＥＯＳ層を洗浄することと、
カウンタウェハを準備することと、
該ゲルマニウム薄膜を該カウンタウェハに結合して、結合構造を形成することと、
少なくとも３７５℃の温度で該結合構造をアニーリングして、該結合ウェハをスプリットすることを助長することと、
該結合構造をスプリットして、該ゲルマニウム薄膜を露出することと、
該ゲルマニウム薄膜の欠陥区域の部分とともに、該ゲルマニウム薄膜の表面から残留するシリコンを除去することと、
該低欠陥のゲルマニウム薄膜を所望の最終製品のデバイス内に組み込むことと
を包含する、方法。
（項目１１）
上記シリコンウェハを準備することは、ＤＨＦ内に上記シリコンウェハを浸し、その後に、急速なリンス／ドライサイクルが続く、項目１０に記載の方法。
（項目１２）
上記第１のＣＶＤステップの前にバッファシリコン層を堆積することを包含する、項目１０に記載の方法。
（項目１３）
上記カウンタウェハを準備することは、酸化シリコンウェハと、ガラスウェハと、シリコンウェハとからなるカウンタウェハの群から得られるカウンタウェハを準備することを包含する、項目１０に記載の方法。
（項目１４）
上記ゲルマニウム薄膜がガラスに結合されるものである場合、誘電体膜に該ガラスの表面を塗布し、該ゲルマニウム薄膜がシリコンに結合されるものである場合、ＣＭＰによって該ゲルマニウム薄膜の表面を滑らかにする、項目１３に記載の方法。
（項目１５）
上記カウンタウェハを希薄ＳＣ−１溶液内で洗浄することにより、親水性表面を該カウンタウェハ上に形成することをさらに包含する、項目１３に記載の方法。
（項目１６）
上記残留するシリコンを上記ゲルマニウム薄膜の表面から該ゲルマニウム薄膜の欠陥区域の部分とともに除去することは、ＣＭＰと、ドライエッチングと、ウェットエッチングとエッチングステップを組み合わせたものとからなる除去技術の群から得られる除去技術を用いて除去することを包含する、項目１０に記載の方法。
（項目１７）
上記多重サイクルプロセスを用いて上記ゲルマニウム薄膜をアニーリングする前に、窒化物層をＣＶＤすることと、
該多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングした後に、該窒化物層を除去することと
を包含する、項目１０に記載の方法。
本発明のこの要旨および目的は、本発明の性質を迅速に理解するために提供される。本発明のより詳細な理解は、添付の図面とともに本発明の好ましい実施形態の以下の詳細な説明を参照することによって得られる。
本発明の方法の主な特徴は、２つのステップのゲルマニウム堆積と、サイクルアニーリングとにより、低欠陥のゲルマニウム膜を形成することである。この結果、欠陥はゲルマニウム／シリコン界面の近傍の領域に集中することが明らかになる。ウェハ結合およびスプリットの後、この損傷を受けた領域は、ゲルマニウム膜の最上位上にあり、ＣＭＰまたはエッチングによって除去され得る。
本発明の利点は３点あり、（１）バルクゲルマニウムウェハを使用せずにゲルマニウム移転を可能にすることにより、プロセスを安価なものにし、ＩＣデバイスのゲルマニウムコンポーネントをより容易に操作できるようにすることと、（２）全ての従来技術においては、欠陥区域がゲルマニウム膜の底辺に位置づけられているので、ゲルマニウム膜を損傷せずに欠陥を除去することは不可能であったが、サイクルアニーリングの後では、残留する欠陥は膜移転後に除去され得ることと、（３）低欠陥のゲルマニウム膜は、絶縁体上、ガラス上に、あるいはシリコンウェハ上に形成され得、これは、ＣＭＯＳおよびＮＩＲ光検出器アプリケーションにおいて有益であることとの３点である。
本発明の方法のステップは図１に示され、概して参照符号１０で示される。はじめに、シリコンウェハをＤＨＦ内に浸し、その後に急速なリンス／ドライサイクルによって、シリコンウェハがゲルマニウム堆積のために準備される（ステップ１２）。
ゲルマニウム膜の形成は２つのステップのＣＶＤプロセスであって、第１に、約２５０℃〜３００℃の間の低い温度（ステップ１４）で行われることにより、連続的なゲルマニウム膜を形成し、次いで、約７００℃の温度で（ステップ１６）行われ、その後に、緩和ゲルマニウム膜上で別のゲルマニウム堆積ステップ（ステップ１８）が行われる。バッファシリコン層もまた、第１のゲルマニウム堆積ステップの前に堆積され得る。
この点において、例えば、約１０ｎｍ〜１００ｎｍの間の厚さを有する窒化物の薄い層をウェハ表面上にＣＶＤする任意の堆積工程がある（ステップ２０）。
ゲルマニウム膜は、多重サイクルプロセスを通してアニーリングされ、はじめに、約８４０℃〜９００℃の間の比較的高い温度で（ステップ２２）、次いで、約７５０℃〜８４０℃の間の比較的低い温度で（ステップ２４）アニーリングされる。このサイクルアニーリングにより、ゲルマニウム／シリコン界面近傍の領域に集中する欠陥が招かれる。サイクルの回数は１０〜４０の間であり、各サイクルは約１分〜５分間の持続時間を有する。ＣＭＰステップは、サイクルアニーリングによって生成される粗い部分を除去することが要求され得る。
任意のステップ２０が多重サイクルアニーリングプロセスの前に行われると、ウェハをリン酸で処理することによって窒化物が除去される（ステップ２６）。
膜剥離に備えて水素注入が行われ（ステップ２８）、テトラエトキシシラン酸化物（ｏｘａｎｅ）（ＴＥＯＳ）層の堆積（ステップ３０）が後に続く。あるいは、ＴＥＯＳは、水素注入の前に堆積され得る。水素注入ステップは、Ｈ２ ＋イオンを用いて、約４Ｅ１６ｃｍ−２のドーズで約１４０ｋｅＶ〜２５０ｋｅＶの間のエネルギーで行われる。ＴＥＯＳ層はＣＭＰによって滑らかにされ（ステップ３２）、その後に、ＳＣ−１、ＳＣ−２洗浄（ステップ３４）が続く。
ゲルマニウム薄膜が結合される基板が準備される（ステップ３６）。カウンタウェハは、酸化シリコンウェハ、ガラスウェハ、またはシリコンウェハであり得る。ゲルマニウム薄膜がガラスに結合されるものである場合、ガラス表面はＴＥＯＳまたはＰＥＣＶＤ酸化物といった誘電体膜で塗布され得る。ゲルマニウム薄膜がシリコンに結合されるものである場合、ゲルマニウム薄膜の表面は、小さい表面の粗さを除去するためにさらなるＣＭＰステップが必要となる場合がある。カウンタウェハは、希薄ＳＣ−１溶液内で処理される（ステップ３８）ことにより、親水性表面がウェハ上に形成される。両方のウェハは、次いで、ＤＨＦに浸される（ステップ４０）ことにより、ウェハ表面上にあり得る粒子状物質を除去する。
ゲルマニウム薄膜は、次に、カウンタウェハに結合される（ステップ４２）ことにより、結合構造を形成する。結合は、室温でクリーンルームの環境内で行われる。結合構造は、３７５℃以上の温度でアニーリングされる（ステップ４４）ことにより、結合ウェハをスプリットすることを助長する（ステップ４６）。ウェハスプリットの後、ゲルマニウム膜が露出され、欠陥区域はこのときゲルマニウム膜の表面にある。水素注入の範囲がゲルマニウム膜の厚さよりも深いので、一部のシリコンはゲルマニウム膜上に残留すると思われる。残留するシリコンは、ＣＭＰ、ドライエッチングまたはウェットエッチングによって、あるいは、エッチングステップを組み合わせたものによって、ゲルマニウム薄膜の欠陥区域部分とともに除去される（ステップ４８）。ＣＭＰステップは、滑らかなゲルマニウム表面の形成を確保することができるが、さらなるエッチングステップ５０が表面を滑らかにするために必要とされ得る。残留するゲルマニウム膜は、本発明の方法の膜移転ステップとエッチングステップとを行わずに、シリコン上に堆積されたゲルマニウム膜よりはるかに低い欠陥密度を有する。低欠陥のゲルマニウム薄膜が、このとき、所望の最終製品のデバイス内に組み込まれるために利用できる（ステップ５２）。
以上により、直接ウェハ結合によって低欠陥のゲルマニウム膜を製造する方法が開示された。本発明のさらなる改変および修正は、添付の特許請求の範囲で規定される本発明の範囲内で行われ得る。
本発明の方法のブロック図である。 本発明の方法のブロック図である。
符号の説明
１０ 本発明の方法の概略ステップ

Claims (17)

  1. 低欠陥のゲルマニウム薄膜を製造する方法であって、
    ゲルマニウム堆積のためにシリコンウェハを準備することと、
    ２つのステップのＣＶＤプロセスを用いてゲルマニウム膜を形成することであって、第１のＣＶＤステップは約２５０℃〜３００℃の間の温度で行われることにより、連続的なゲルマニウム膜を形成し、第２のＣＶＤステップは約７００℃の温度で行われることにより、緩和ゲルマニウム薄膜を形成する、ことと、
    該緩和ゲルマニウム薄膜上にゲルマニウム層を堆積することと、
    多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングすることであって、第１のサイクルは約８４０℃〜９００℃の間の比較的高い温度で行われ、第２のサイクルは約７５０℃〜８４０℃の間の比較的低い温度で行われ、該第１および該第２のサイクルは、約１０サイクル〜４０サイクルの間で変わることにより、該ゲルマニウム／シリコン界面近傍の領域における該ゲルマニウム薄膜に欠陥を集中させる、ことと、
    水素イオンを注入することと、
    テトラエトキシシラン酸化物（ＴＥＯＳ）層を堆積することと、
    該ＴＥＯＳ層をＣＭＰによって滑らかにすることと、
    該ＴＥＯＳ層を洗浄することと、
    カウンタウェハを準備することと、
    該ゲルマニウム薄膜を該カウンタウェハに結合して、結合構造を形成することと、
    少なくとも３７５℃の温度で該結合構造をアニーリングして、該結合ウェハをスプリットすることを助長することと、
    該結合構造をスプリットして、該ゲルマニウム薄膜を露出することと、
    該ゲルマニウム薄膜の欠陥区域の部分とともに、該ゲルマニウム薄膜の表面から残留するシリコンを除去することと、
    該低欠陥のゲルマニウム薄膜を所望の最終製品のデバイス内に組み込むことと
    を包含する、方法。
  2. 前記シリコンウェハを準備することは、ＤＨＦ内に前記シリコンウェハを浸し、その後に、急速なリンス／ドライサイクルが続く、請求項１に記載の方法。
  3. 前記第１のＣＶＤステップの前にバッファシリコン層を堆積することを包含する、請求項１に記載の方法。
  4. 前記多重サイクルプロセスの各サイクルは、約１分〜５分間の持続時間を有する、請求項１に記載の方法。
  5. 前記カウンタウェハを準備することは、酸化シリコンウェハと、ガラスウェハと、シリコンウェハとからなるカウンタウェハの群から得られるカウンタウェハを準備することを包含する、請求項１に記載の方法。
  6. 前記ゲルマニウム薄膜がガラスに結合されるものである場合、誘電体膜を該ガラスの表面に塗布し、該ゲルマニウム薄膜がシリコンに結合されるものである場合、ＣＭＰによって該ゲルマニウム薄膜の表面を滑らかにする、請求項５に記載の方法。
  7. 前記カウンタウェハを希薄ＳＣ−１溶液内で洗浄することにより、親水性表面を該カウンタウェハ上に形成することをさらに包含する、請求項５に記載の方法。
  8. 前記残留するシリコンを前記ゲルマニウム薄膜の表面から該ゲルマニウム薄膜の欠陥区域の部分とともに除去することは、ＣＭＰと、ドライエッチングと、ウェットエッチングとエッチングステップを組み合わせたものとからなる除去技術の群から得られる除去技術を用いて除去することを包含する、請求項１に記載の方法。
  9. 前記多重サイクルプロセスを用いて前記ゲルマニウム薄膜をアニーリングする前に、窒化物層をＣＶＤすることと、
    該多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングした後に、該窒化物層を除去することと
    を包含する、請求項１に記載の方法。
  10. 低欠陥のゲルマニウム薄膜を製造する方法であって、
    ゲルマニウム堆積のためにシリコンウェハを準備することと、
    ２つのステップのＣＶＤプロセスを用いてゲルマニウム膜を形成することであって、第１のＣＶＤステップは約２５０℃〜３００℃の間の温度で行われることにより、連続的なゲルマニウム膜を形成し、第２のＣＶＤステップは約７００℃の温度で行われることにより、緩和ゲルマニウム薄膜を形成する、ことと、
    該緩和ゲルマニウム薄膜上にゲルマニウム層を堆積することと、
    多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングすることであって、第１のサイクルは約８４０℃〜９００℃の間の比較的高い温度で行われ、第２のサイクルは約７５０℃〜８４０℃の間の比較的低い温度で行われ、該第１および該第２のサイクルは、約１０サイクル〜４０サイクルの間で変わることにより、該ゲルマニウム／シリコン界面近傍の領域における該ゲルマニウム薄膜に欠陥を集中させ、該多重サイクルプロセスの各サイクルは約１分〜５分間の持続時間を有する、ことと、
    水素イオンを注入することと、
    テトラエトキシシラン酸化物（ＴＥＯＳ）層を堆積することと、
    該ＴＥＯＳ層をＣＭＰによって滑らかにすることと、
    該ＴＥＯＳ層を洗浄することと、
    カウンタウェハを準備することと、
    該ゲルマニウム薄膜を該カウンタウェハに結合して、結合構造を形成することと、
    少なくとも３７５℃の温度で該結合構造をアニーリングして、該結合ウェハをスプリットすることを助長することと、
    該結合構造をスプリットして、該ゲルマニウム薄膜を露出することと、
    該ゲルマニウム薄膜の欠陥区域の部分とともに、該ゲルマニウム薄膜の表面から残留するシリコンを除去することと、
    該低欠陥のゲルマニウム薄膜を所望の最終製品のデバイス内に組み込むことと
    を包含する、方法。
  11. 前記シリコンウェハを準備することは、ＤＨＦ内に前記シリコンウェハを浸し、その後に、急速なリンス／ドライサイクルが続く、請求項１０に記載の方法。
  12. 前記第１のＣＶＤステップの前にバッファシリコン層を堆積することを包含する、請求項１０に記載の方法。
  13. 前記カウンタウェハを準備することは、酸化シリコンウェハと、ガラスウェハと、シリコンウェハとからなるカウンタウェハの群から得られるカウンタウェハを準備することを包含する、請求項１０に記載の方法。
  14. 前記ゲルマニウム薄膜がガラスに結合されるものである場合、誘電体膜に該ガラスの表面を塗布し、該ゲルマニウム薄膜がシリコンに結合されるものである場合、ＣＭＰによって該ゲルマニウム薄膜の表面を滑らかにする、請求項１３に記載の方法。
  15. 前記カウンタウェハを希薄ＳＣ−１溶液内で洗浄することにより、親水性表面を該カウンタウェハ上に形成することをさらに包含する、請求項１３に記載の方法。
  16. 前記残留するシリコンを前記ゲルマニウム薄膜の表面から該ゲルマニウム薄膜の欠陥区域の部分とともに除去することは、ＣＭＰと、ドライエッチングと、ウェットエッチングとエッチングステップを組み合わせたものとからなる除去技術の群から得られる除去技術を用いて除去することを包含する、請求項１０に記載の方法。
  17. 前記多重サイクルプロセスを用いて前記ゲルマニウム薄膜をアニーリングする前に、窒化物層をＣＶＤすることと、
    該多重サイクルプロセスを用いて該ゲルマニウム薄膜をアニーリングした後に、該窒化物層を除去することと
    を包含する、請求項１０に記載の方法。
JP2005293067A 2004-11-10 2005-10-05 直接ウェハ結合による低欠陥のゲルマニウム膜の製造 Expired - Fee Related JP4651099B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/985,444 US7247545B2 (en) 2004-11-10 2004-11-10 Fabrication of a low defect germanium film by direct wafer bonding

Publications (2)

Publication Number Publication Date
JP2006140453A true JP2006140453A (ja) 2006-06-01
JP4651099B2 JP4651099B2 (ja) 2011-03-16

Family

ID=36316867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293067A Expired - Fee Related JP4651099B2 (ja) 2004-11-10 2005-10-05 直接ウェハ結合による低欠陥のゲルマニウム膜の製造

Country Status (2)

Country Link
US (1) US7247545B2 (ja)
JP (1) JP4651099B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2011139089A (ja) * 2011-03-03 2011-07-14 Shin-Etsu Chemical Co Ltd 半導体基板の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US7749872B2 (en) * 2004-03-17 2010-07-06 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
US7498243B2 (en) * 2004-03-17 2009-03-03 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
JP4203054B2 (ja) * 2005-08-16 2008-12-24 株式会社東芝 半導体膜の成膜方法
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI360232B (en) * 2007-06-12 2012-03-11 Univ Nat Taiwan Method for manufacturing photodetector
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP2200084A1 (en) * 2008-12-22 2010-06-23 S.O.I. TEC Silicon Method of fabricating a back-illuminated image sensor
KR101758649B1 (ko) * 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US8731017B2 (en) 2011-08-12 2014-05-20 Acorn Technologies, Inc. Tensile strained semiconductor photon emission and detection devices and integrated photonics system
US8455292B2 (en) 2011-09-09 2013-06-04 International Business Machines Corporation Deposition of germanium film
GB201221079D0 (en) * 2012-11-23 2013-01-09 Univ College Cork Nat Univ Ie Amplified ge/si detectors formed by low temperature direct wafer bonding
US10435814B2 (en) 2015-10-30 2019-10-08 The Board Of Trustees Of The Leland Stanford Junior University Single metal crystals
US9955087B1 (en) 2016-12-30 2018-04-24 Wisconsin Alumni Research Foundation Hydrogen-doped germanium nanomembranes
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
CN113823555B (zh) * 2021-09-03 2024-06-07 合肥安德科铭半导体科技有限公司 一种在绝缘体上制备锗薄膜的方法
CN115029786B (zh) * 2022-06-24 2024-04-30 云南北方光学科技有限公司 一种红外用薄形硅窗口的加工方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427116A (ja) * 1990-05-23 1992-01-30 Fujitsu Ltd 半導体異種接合を形成する方法
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2002525255A (ja) * 1998-09-10 2002-08-13 フランス テレコム 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
JP2003178975A (ja) * 2001-12-11 2003-06-27 Sharp Corp 半導体装置及びその製造方法
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置
WO2004053961A1 (en) * 2002-12-06 2004-06-24 S.O.I.Tec Silicon On Insulator Technologies Manufacturing process for a multilayer structure
WO2004084268A2 (en) * 2003-03-13 2004-09-30 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60045126D1 (de) 1999-06-25 2010-12-02 Massachusetts Inst Technology Oxidation einer auf einer germaniumschicht aufgebrachten siliziumschicht
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
CA2482258A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US6645831B1 (en) 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427116A (ja) * 1990-05-23 1992-01-30 Fujitsu Ltd 半導体異種接合を形成する方法
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2002525255A (ja) * 1998-09-10 2002-08-13 フランス テレコム 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
JP2003178975A (ja) * 2001-12-11 2003-06-27 Sharp Corp 半導体装置及びその製造方法
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置
WO2004053961A1 (en) * 2002-12-06 2004-06-24 S.O.I.Tec Silicon On Insulator Technologies Manufacturing process for a multilayer structure
WO2004084268A2 (en) * 2003-03-13 2004-09-30 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2011139089A (ja) * 2011-03-03 2011-07-14 Shin-Etsu Chemical Co Ltd 半導体基板の製造方法

Also Published As

Publication number Publication date
JP4651099B2 (ja) 2011-03-16
US20060099773A1 (en) 2006-05-11
US7247545B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
JP4651099B2 (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
US6573126B2 (en) Process for producing semiconductor article using graded epitaxial growth
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US7442657B2 (en) Producing stress-relaxed crystalline layer on a substrate
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP2006344937A (ja) シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法
JP6752933B2 (ja) 多層構造体
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
US11688629B2 (en) Low-temperature method for manufacturing a semiconductor-on-insulator substrate
JP2007250676A (ja) 異種材料の積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees