TWI711067B - 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法 - Google Patents

以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法 Download PDF

Info

Publication number
TWI711067B
TWI711067B TW105106562A TW105106562A TWI711067B TW I711067 B TWI711067 B TW I711067B TW 105106562 A TW105106562 A TW 105106562A TW 105106562 A TW105106562 A TW 105106562A TW I711067 B TWI711067 B TW I711067B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
single crystal
processing substrate
crystal semiconductor
Prior art date
Application number
TW105106562A
Other languages
English (en)
Other versions
TW201707051A (zh
Inventor
王剛
傑佛瑞 路易思 立柏特
尚恩G 湯瑪斯
伊格 珮杜斯
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW201707051A publication Critical patent/TW201707051A/zh
Application granted granted Critical
Publication of TWI711067B publication Critical patent/TWI711067B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明提供一種在絕緣體多層結構上之半導體。該多層包括一高電阻率單晶半導體處理基板、一經紋理化氧化層、氮化層、或氮氧化層、一多晶矽層、一介電層、及一單晶半導體器件層。依減小晶圓弓形之一方式而製備該多層結構。

Description

以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法 [相關申請案之交叉參考]
此申請案主張2015年3月03日申請之美國臨時專利申請案第62/127,418號之優先權,該案之全部揭示內容以引用的方式併入本文中。
本發明大體上係關於半導體晶圓製造之領域。更明確言之,本發明係關於一種用於形成包括一電荷捕捉層之一絕緣體上半導體(例如,絕緣體上矽)結構之方法。
一般由一單晶錠(例如矽錠)製備半導體晶圓,該單晶錠經修整及研磨以具有用於在隨後程序中適當定向晶圓之一或多個平面或凹口。接著,將該錠切割為個體晶圓。雖然本文中將參考由矽建構之半導體晶圓,但其他材料(諸如鍺、碳化矽、鍺化矽或砷化鎵)可用於製備半導體晶圓。
半導體晶圓(例如矽晶圓)可用於製備複合層結構。一複合層結構(例如,一絕緣體上半導體,且更明確言之,一絕緣體上矽(SOI)結構)大體上包括一處理晶圓或處理層、一器件層及該處理層與該器件層之間的一絕緣(即,介電)薄膜(通常為氧化層)。該器件層之厚度一般介 於0.01微米與20微米之間,諸如介於0.05微米與20微米之間。一般而言,藉由使兩個晶圓密切接觸且接著進行一熱處理以強化結合而生產諸如絕緣體上矽(SOI)、藍寶石上矽(SOS)及石英上矽之複合層結構。
在熱退火之後,結合結構經受進一步處理以移除施體晶圓之一實質部分以達成層轉移。例如,可使用通常被稱為回蝕SOI(即,BESOI)之晶圓薄化技術(例如蝕刻或研磨),其中一矽晶圓被固定至處理晶圓且接著被緩慢蝕除,直至處理晶圓上僅保留矽之一薄層。參見(例如)美國專利案第5,189,500號,該案之揭示內容宛如全文所闡述般以引用方式併入本文中。此方法耗時且耗成本,浪費基板之一者且通常不具有用於薄於幾微米之層之適當厚度均勻性。
達成層轉移之另一常見方法利用一氫植入接著熱致層分割。在該施體晶圓之前表面下方之一指定深度處植入粒子(例如,氫原子或氫原子與氦原子之一組合)。該等植入粒子在該施體晶圓中於該等植入粒子所植入之該規定深度處形成一分裂平面。清洗該施體晶圓之表面以移除該植入製程期間沉積於該晶圓上之有機化合物。
接著透過一親水結合製程將該施體晶圓之前表面結合至一處理晶圓以形成一結合晶圓。在結合之前,該施體晶圓及/或該處理晶圓係藉由將該等晶圓之諸表面暴露於含有(例如)氧或氮之電漿而活化。在通常被稱為表面活化之一製程中暴露於該電漿使諸表面之結構改質,該活化製程再現該施體晶圓及該親水處理晶圓之一或兩者之表面。接著將該等晶圓按壓在一起並在其間形成一結合。此結合係相對較弱的,且在進一步處理可發生之前予以加強。
在一些製程中,施體晶圓與處理晶圓(即,一結合晶圓)間的親水結合係藉由加熱或退火該結合晶圓對而加強。在一些製程中,晶圓結合可在低溫下發生,諸如在近似300℃與500℃之間。在一些製程中,晶圓結合可在高溫下發生,諸如在近似800℃與1100℃之間。高溫導 致在施體晶圓與處理晶圓的相鄰表面之間形成共價鍵,因此固化該施體晶圓與該處理晶圓間的結合。在加熱或退火該結合晶圓的同時,早先植入於該施體晶圓中之粒子使分裂平面變脆弱。
接著該施體晶圓之一部分沿該分裂平面自該結合晶圓分離(即,分裂)以形成SOI晶圓。可將該結合晶圓放置在一固定器件中而執行分裂,在該固定器件中垂直於該結合晶圓之相對側施加機械力,以將該施體晶圓之一部分拉離該結合晶圓。根據一些方法,使用吸盤來施加該機械力。藉由在該結合晶圓的邊緣於該分裂平面處應用一機械楔以啟始一裂縫沿該分裂平面傳播而啟始該施體晶圓之部分的分離。接著由該等吸盤施加的機械力將該施體晶圓之該部分拉離該結合晶圓,因此形成一SOI晶圓。
根據其他方法,結合對可替代地經受一高溫一段時間內以使該施體晶圓之部分自該結合晶圓分離。暴露於高溫導致一裂縫沿分裂平面的起始及傳播,因此使該施體晶圓之一部分分離。此方法允許經轉移層之更佳均勻性且允許施體晶圓之再回收,但通常要求加熱經植入及經結合對達近似500℃之溫度。
高電阻率絕緣體上半導體(例如絕緣體上矽)晶圓對RF有關器件(諸如天線開關)之使用在成本及整合態樣中提供優於傳統基板之優點。為降低寄生功率損耗並最小化在使用導電基板用於高頻率應用時固有之諧波失真,有必要但不足以使用具有一高電阻率之基板晶圓。據此,一RF器件之處理晶圓之電阻率通常大於約500歐姆-釐米。現參考圖1,一絕緣體上矽結構2包括一非常高電阻率矽晶圓4、一埋藏氧化物(BOX)層6、及一矽器件層10。此一基板易於在該BOX/處理介面處形成高導電率電荷反轉或累積層12,致使自由載子(電子或電洞)之產生,其降低該基板之有效電阻率並引起寄生功率損耗及當器件在RF頻率處操作時之器件非線性。此等反轉/累積層可歸因於BOX固定 電荷、氧化捕捉電荷、介面捕捉電荷、及甚至施加至該等器件自身之DC偏壓。
因此要求一種方法來捕捉任何誘發反轉或累積層中之電荷,使得該基板之高電阻率即使在非常近表面區域中亦經維持。已知該高電阻率處理基板與該埋藏氧化物(BOX)之間的電荷捕捉層(CTL)可改良使用SOI晶圓而製造之RF器件之效能。已建議數個方法來形成此等高介面捕捉層。例如,現在參考圖2,產生用於RF器件應用之具有一CTL之一絕緣體上半導體20(例如,一絕緣體上矽,或SOI)之方法之一者係基於沉積一未經摻雜多晶矽薄膜28於具有高電阻率22之一矽基板上且接著形成氧化物24及頂部矽層26之一堆疊於其上。一多晶矽層28充當矽基板22與埋藏氧化層24之間的一高缺陷層。參見圖2,其描繪一多晶矽薄膜用作一絕緣體上矽結構20中之一高電阻率基板22與埋藏氧化層24之間的一電荷捕捉層28。一替代方法係重離子之植入以產生一附近表面破壞層。器件(諸如射頻器件)內建於頂部矽層26中。
在學術研究中已展示該多晶矽層在該氧化物與該基板之間改良器件隔離,降低傳輸線路損耗,並減少諧波失真。參見(例如):Microwave Guided Wave Lett.,9(10),pp.395-397,1999之H.S.Gamble等人之「Low-loss CPW lines on surface stabilized high resistivity silicon」;IEEE Intl.SOI Conf.,pp.46-47,2004之D.Lederer,R.Lobet及J.-P.Raskin之「Enhanced high resistivity SOI wafers for RF applications」;IEEE Electron Device Letters,vol.26,no.11,pp.805-807,2005之D.Lederer及J.-P.Raskin之「New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increased substrate resistivity」;IEEE International SOI Conference,pp.29-30,2006之D.Lederer、B.Aspar、C.Laghaé及J.-P.Raskin之「Performance of RF passive structures and SOI MOSFETs transferred on a passivated HR SOI substrate」;及Silicon Monolithic Integrated Circuits in RF Systems,2008.SiRF 2008(IEEE Topical Meeting),pp.151-154,2008之Daniel C.Kerret等人之「Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer」。
簡而言之,本發明係關於一種製備一多層結構之方法。該方法包括:形成與一單晶半導體處理基板之一前表面介面接觸之一半導體氧化層、一半導體氮化層、或一半導體氮氧化層,該單晶半導體處理基板包括:兩個主要大致平行表面,其等之一者係該單晶半導體處理基板之該前表面且其等之另一者係該單晶半導體處理基板之一後表面;一圓周邊緣,其接合該單晶半導體處理基板之該前表面及該後表面;一中心平面,其在該單晶半導體處理基板之該前表面與該後表面之間;及一本體區域,其在該單晶半導體處理基板之該前表面與該後表面之間,其中該單晶半導體處理基板具有至少約500歐姆-釐米之一最小本體區域電阻率;在包括選自由氫、氯化氫、氯、及其等之任何組合組成之群組之一氣體之一環境氛圍中使包括與該單晶半導體處理基板之該前表面介面接觸之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層之該單晶半導體處理基板退火;沉積一多晶矽層於與該單晶半導體處理基板之該前表面介面接觸之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層上,其中該多晶矽層藉由化學汽相沉積而沉積;及使一單晶半導體施體基板之一前表面上之一介電層結合至該單晶半導體處理基板之該多晶矽層以藉此形成一結合結構,其中該單晶半導體施體基板包括:兩個主要大致平行表面,其等之一者係該半導體施體基板之該前表面且其等之另一者係該半導體施體基板之一後表面;一圓周邊緣,其接合該半導體施體基板之該前表面及該 後表面;及一中心平面,其在該半導體施體基板之該前表面與該後表面之間。
本發明進一步係關於一種製備一多層結構之方法。該方法包括:形成與一單晶半導體處理基板之一前表面介面接觸之一半導體氧化層、一半導體氮化層、或一半導體氮氧化層,該單晶半導體處理基板包括:兩個主要大致平行表面,其等之一者係該單晶半導體處理基板之該前表面且其等之另一者係該單晶半導體處理基板之一後表面;一圓周邊緣,其接合該單晶半導體處理基板之該前表面及該後表面;一中心平面,其在該單晶半導體處理基板之該前表面與該後表面之間;及一本體區域,其在該單晶半導體處理基板之該前表面與該後表面之間,其中該單晶半導體處理基板具有至少約500歐姆-釐米之一最小本體區域電阻率;在包括選自由氫、氯化氫、氯、及其等之任何組合組成之群組之一氣體之一環境氛圍中使包括與該單晶半導體處理基板之該前表面介面接觸之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層之該單晶半導體處理基板退火;在至少約850℃之一溫度下將包括與該單晶半導體處理基板之該前表面介面接觸之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層之該單晶半導體處理基板暴露至包括一矽前驅體之一環境氛圍以藉此沉積一多晶矽層於該半導體氧化層、該半導體氮化層、或該半導體氮氧化層上;及使一單晶半導體施體基板之一前表面上之一介電層結合至該單晶半導體處理基板之該多晶矽層以藉此形成一結合結構,其中該單晶半導體施體基板包括:兩個主要大致平行表面,其等之一者係該半導體施體基板之該前表面且其等之另一者係該半導體施體基板之一後表面;一圓周邊緣,其接合該半導體施體基板之該前表面及該後表面;及一中心平面,其在該半導體施體基板之該前表面與該後表面之間。
本發明進一步係關於一種多層結構,其包括:一單晶半導體處 理基板,其包括:兩個主要大致平行表面,其等之一者係該單晶半導體處理基板之一前表面且其等之另一者係該單晶半導體處理基板之一後表面;一圓周邊緣,其接合該單晶半導體處理基板之該前表面及該後表面;一中心平面,其在該單晶半導體處理基板之該前表面與該後表面之間;及一本體區域,其在該單晶半導體處理基板之該前表面與該後表面之間,其中該單晶半導體處理基板具有至少約500歐姆-釐米之一最小本體區域電阻率;與該單晶半導體處理基板之該前表面介面接觸之一經紋理化半導體氧化層、一經紋理化半導體氮化層、或一經紋理化半導體氮氧化層,其中該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層包括具有在約5奈米與約1000奈米之間的大小之開孔;一多晶矽層,其與該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層介面接觸;一介電層,其與該多晶矽層介面接觸;及一單晶半導體器件層,其與該介電層介面接觸,其中該多層結構具有晶圓弓形,如藉由該半導體器件層之該前表面及/或該單晶半導體處理基板之該後表面上之至少三點而量測為小於約80微米。
下文中可部分瞭解及部分指出本發明之其他目標及特徵。
2:絕緣體上矽結構
4:非常高電阻率矽晶圓
6:埋藏氧化物(BOX)層
10:矽器件層
12:高導電率電荷反轉或累積層
20:絕緣體上半導體/絕緣體上矽結構
22:矽基板/高電阻率/高電阻率基板
24:埋藏氧化層
26:頂部矽層
28:電荷捕捉層/未經摻雜多晶矽薄膜
40:絕緣體上半導體結構/絕緣體上半導體複合結構
42:單晶半導體處理基板
44:半導體氧化層/半導體氮化層或氮氧化層
46:電荷捕捉層
48:介電層
50:單晶半導體器件層
圖1係包括一高電阻率基板及一埋藏氧化層之一絕緣體上矽晶圓之一描繪。
圖2係包括在一高電阻率基板與一埋藏氧化層之間的一多晶矽電荷捕捉層之一絕緣體上矽晶圓之一描繪。
圖3係包括在一高電阻率基板與一埋藏氧化層之間的一二氧化矽層及一多晶矽電荷捕捉層之一絕緣體上矽晶圓之一描繪。
圖4係形成於單晶矽處理基板上之多晶矽電荷捕捉層之橫截面影像。
圖5係描繪晶圓翹曲對多晶矽沉積及退火之條件之相依性之一圖。
根據本發明,提供一種用於產生一電荷捕捉層於一單晶半導體處理基板(例如一單晶半導體處理晶圓)上之方法。包括該電荷捕捉層之該單晶半導體處理晶圓在一絕緣體上半導體(例如絕緣體上矽)結構之產生中係有用的。根據本發明,該單晶半導體處理晶圓中之該電荷捕捉層形成於一絕緣體上半導體結構中之氧化介面附近之區域處,即,在埋藏氧化層或BOX附近。有利地,本發明之方法提供一高度缺陷電荷捕捉層,其依靠熱處理而係穩定的,諸如絕緣體上半導體基板及器件製造之隨後熱製程步驟。有利地,本發明之方法產生一乾凈的多晶矽電荷捕捉層,其比製備電荷捕捉層之習知方法包括更少污染物。有利地,本發明之方法產生一絕緣體上半導體結構,其包括藉由本發明之方法而製備之具有減小的翹曲及弓形之一處理基板。
根據本發明之方法而製備之該處理基板適用於在一絕緣體上半導體(例如絕緣體上矽)結構之製造中使用。參考圖3,層轉移藉由習知技術執行,因此產生本發明之一絕緣體上半導體(例如絕緣體上矽)結構40,其包括至少下列層或區域:處理基板42、一半導體氧化層44、一電荷捕捉層46、一介電層48(例如埋藏氧化物)及一單晶半導體器件層50(例如衍生自一單晶矽施體基板之一矽層)。在一些實施例中,本發明之絕緣體上半導體(例如絕緣體上矽)結構40包括至少下列層或區域:處理基板42、一半導體氮化層或氮氧化層44、一電荷捕捉層46、一介電層48(例如埋藏氧化物)及一單晶半導體器件層50(例如衍生自一單晶矽施體基板之一矽層)。
用於本發明之方法及結構中之該等基板包含一半導體處理基板42(例如一單晶半導體處理晶圓)及一半導體施體基板(例如一單晶半 導體施體晶圓)。一絕緣體上半導體複合結構40中之半導體器件層50衍生自該單晶半導體施體晶圓。半導體器件層50可藉由晶圓薄化技術(諸如蝕刻一半導體施體基板)或藉由分裂包括一損壞平面之一半導體施體基板而被轉移至一半導體處理基板42上。一般而言,該單晶半導體處理晶圓及該單晶半導體施體晶圓包括兩個主要大致平行表面。該等平行表面之一者係該基板之一前表面,且另一平行表面係該基板之一後表面。該等基板包括接合該前表面與該後表面之一圓周邊緣、在該前表面與該後表面之間的一本體區域、及在該前表面與該後表面之間的一中心平面。該等基板另外包括垂直於該中心平面之一假想中心軸及自該中心軸延伸至該圓周邊緣之一徑向長度。此外,因為半導體基板(例如矽晶圓)通常具有一些總厚度變化(TTV)、翹曲及弓形,故前表面上之每個點與後表面上之每個點間之中點可能不會精確地落在一平面內。然而,實際上,該等TTV、翹曲及弓形通常相當小,以致可將緊鄰該等中點稱為落在於該等前及後表面之間近似等距離之一假想中心平面內。
在如本文中所述之任何操作之前,該基板之該前表面與該後表面可實質上相同。僅為了便利且一般為了區分其上執行本發明之方法之操作之表面而將一表面稱為一「前表面」或一「後表面」。在本發明之內文中,一單晶半導體處理基板(例如一單晶矽處理晶圓)之一「前表面」係指變為接合結構之一內表面之基板之主表面。參考圖3,本發明之電荷捕捉層46經形成為與一半導體氧化層44介面接觸,半導體氧化層44形成於單晶半導體處理基板42之該前表面上。一單晶半導體處理基板42(例如一處理晶圓)之一「後表面」係指變成絕緣體上半導體複合結構40之一外表面之主表面。類似地,一單晶半導體施體基板(例如一單晶矽施體晶圓)之一「前表面」係指變成絕緣體上半導體複合結構40之一內表面之該單晶半導體施體基板之主表面。一單 晶半導體施體基板之該前表面通常包括一介電層(例如一二氧化矽層),其在該最終結構中形成該埋藏氧化物(BOX)層。一單晶半導體施體基板(例如一單晶矽施體晶圓)之一「後表面」係指變成絕緣體上半導體複合結構40之一外表面之主表面。一旦完成習知結合及晶圓薄化步驟,則該單晶半導體施體基板形成絕緣體上半導體(例如絕緣體上矽)複合結構40之半導體器件層50
半導體處理基板42及器件層50可包括單晶半導體材料。在較佳實施例中,該半導體材料包括選自由矽、碳化矽、藍寶石、氮化鋁、矽鍺、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及其等之組合組成之群組。半導體處理基板42及器件層50可包括相同半導體材料,或其等可為不同的。鑒於其,絕緣體上半導體複合結構40可包括(例如)絕緣體上矽、絕緣體上藍寶石、絕緣體上氮化鋁、及其他組合。本發明之該等單晶半導體晶圓(例如,該單晶矽處理晶圓及該單晶矽施體晶圓)通常具有至少約150毫米、至少約200毫米、至少約300毫米、或至少約450毫米之一標稱直徑。晶圓厚度可自約250微米改變至約1500微米,諸如在約300微米與約1000微米之間,適當地在約500微米至約1000微米之範圍內。在一些特定實施例中,該晶圓厚度可為約725微米。
在尤佳實施例中,該等單晶半導體晶圓包括單晶矽晶圓,該等單晶矽晶圓已切割自根據習知柴可拉斯基(Czochralski)晶體生長方法或浮動區生長方法生長之一單晶錠。此等方法以及標準矽切片、研磨、蝕刻及拋光技術係揭示於(例如)1989年F.Shimura之Academic Press之Semiconductor Silicon Crystal Technology及1982年紐約之Springer-Verlag之Silicon Chemical Etching(J.Grabmaier Ed.)(以引用方式併入本文中)中。較佳地,該等晶圓係經熟習此項技藝者已知之標準方法拋光並清洗。參見(例如)W.C.O'Mara等人之Handbook of Semiconductor Silicon Technology,Noyes Publications。若需要,可(例如)在一標準SC1/SC2溶液中清洗該等晶圓。在一些實施例中,本發明之單晶矽晶圓為自依照習知之Czochralski(「CZ」)晶體生長方法生長之一單晶錠切割之單晶矽晶圓,其通常具有至少約150毫米、至少約200毫米、至少約300毫米、或至少約450毫米之一標稱直徑。較佳地,該單晶矽處理晶圓及該單晶矽施體晶圓兩者具有無表面缺陷(諸如劃痕、大顆粒等等)之經鏡面拋光前表面塗層。晶圓厚度可自約250微米變動至約1500微米,諸如在約300微米與約1000微米之間,適當地在約500微米至約1000微米之範圍內。在一些特定實施例中,該晶圓厚度可為約725微米。
在一些實施例中,該單晶半導體處理基板及該單晶半導體施體基板(即單晶半導體處理晶圓及單晶半導體施體晶圓)包括間隙氧濃度,其等通常藉由Czochralski生長方法而達成。在一些實施例中,該等半導體晶圓包括在約4PPMA與約18PPMA之間的氧濃度。在一些實施例中,該等半導體晶圓包括在約10PPMA與約35PPMA之間的氧濃度。較佳地,該單晶矽處理晶圓包括不大於約10ppma之氧濃度。可根據SEMI MF 1188-1105來量測間隙氣。
再次參考圖3,在一些實施例中,單晶半導體處理基板42(例如一單晶矽處理晶圓)具有一相對較高最小體電阻率。高電阻率晶圓通常切割自藉由Czochralski方法或浮動區方法生長之單晶錠。高電阻率晶圓可包括電活化摻雜劑,諸如硼(p型)、鎵(p型)、磷(n型)、銻(n型)、及砷(n型),通常濃度非常低。Cz生長矽晶圓可經受在自約600℃至約1000℃之一溫度範圍下之一熱退火以消除由在晶體生長期間併入之氧氣引起之熱施體。在一些實施例中,該單晶半導體處理晶圓具有至少100歐姆-釐米或甚至至少約500歐姆-釐米(諸如,在約100歐姆-釐米與約100000歐姆-釐米之間,或在約500歐姆-釐米與約100000歐 姆-釐米之間,或在約1000歐姆-釐米與約100000歐姆-釐米之間,或在約500歐姆-釐米與約10000歐姆-釐米之間,或在約750歐姆-釐米與約10000歐姆-釐米之間,在約1000歐姆-釐米與約10000歐姆-釐米之間,在約2000歐姆-釐米與約10000歐姆-釐米之間,在約3000歐姆-釐米與約10000歐姆-釐米之間,或在約3000歐姆-釐米與約5000歐姆-釐米之間)之一最小體電阻率。用於製備高電阻率晶圓之方法在本技術中已知,且此等高電阻率晶圓可自商業供應商(諸如SunEdison Semiconductor公司(St.Peters,MO;從前為MEMC Electronic Materials公司))獲得。
在一些實施例中,高電阻率單晶半導體處理基板42包括一p型摻雜劑或一n型摻雜劑。適當摻雜劑包含硼(p型)、鎵(p型)、磷(n型)、銻(n型)、及砷(n型)。在一些實施例中,該單晶半導體處理基板包括一p型摻雜劑。在一些實施例中,該單晶半導體處理基板係包括一p型摻雜劑(諸如硼)之一單晶矽晶圓。該硼摻雜劑存在於一相對低濃度中,例如,小於1x1014個原子/cm3(較佳地小於1x1013個原子/cm3)以便獲得高電阻率處理基板。
在一些實施例中,單晶半導體處理基板42(例如一單晶矽處理晶圓)具有一相對較低最小體電阻率,諸如低於約100歐姆-釐米,低於約50歐姆-釐米,低於約1歐姆-釐米,低於約0.1歐姆-釐米,或甚至低於約0.01歐姆-釐米。在一些較佳實施例中,單晶半導體處理基板42具有一相對較低最小體電阻率,諸如低於約100歐姆-釐米,或在約1歐姆-釐米與約100歐姆-釐米之間。低電阻率晶圓可包括電活化摻雜劑,諸如硼(p型)、鎵(p型)、磷(n型)、銻(n型)、及砷(n型)。
在一些實施例中,單晶半導體處理基板42表面可藉由一音爆製程或藉由一腐蝕蝕刻而被有意地破壞。
根據本發明之方法,單晶半導體處理基板42之該前表面可諸如 藉由暴露至氧化介質而被氧化。單晶半導體處理基板42之氧化形成一半導體氧化層44於處理基板42之該前表面上。在一些實施例中,單晶半導體處理基板42之該前表面可包括一半導體氮化或氮氧化層。在一些實施例中,單晶半導體處理基板42可暴露至空氣或臭氧。在一些實施例中,單晶半導體處理基板42可暴露至包括氧化劑之一水溶液。此一水溶液之一實例係一SC1溶液。在一些實施例中,單晶半導體處理基板42可藉由熱氧化(其中該單晶半導體材料之一些部分將被消耗)及/或CVD氧化物沉積及/或藉由在該電荷捕捉層之沉積之前之原子層沉積而被氧化。
在一些實施例中,單晶半導體處理基板42之該前表面可經受一製程(例如氧化製程)以藉此生長一介電層,諸如一半導體氧化層、一半導體氮化層、或一半導體氮氧化層。在一些實施例中,該介電層包括二氧化矽,其可藉由氧化該矽處理基板之該前表面而形成。此可藉由熱氧化(其中該經沉積半導體材料薄膜之一些部分將被消耗)及/或CVD氧化物沉積及/或原子層沉積而完成。在一些實施例中,該半導體處理基板可在一燃燒室(諸如一ASM A400)中經熱氧化。在氧化環境中,該溫度之範圍可自750℃至1100℃。該氧化環境氛圍可為惰性氣體(諸如Ar、或N2及O2)之一混合。該氧含量可自1%改變至10%,或更高。在一些實施例中,該氧化環境氛圍可達100%氧氣(一「乾氧化」)。在一些實施例中,該氧化環境氛圍可為氧氣或氨氣。在一些實施例中,該環境氛圍可包括惰性氣體(諸如Ar或N2)及氧化氣體(諸如O2及水蒸氣)(一「濕氧化」)之一混合。在一些實施例中,該環境氛圍可包括惰性氣體(諸如Ar或N2)及氧化氣體(諸如O2及水蒸氣(一「濕氧化」)及一氮化氣體(諸如氨氣)之一混合。在一些實施例中,該環境氛圍可包括惰性氣體(諸如Ar或N2)及一氮化氣體(諸如氨氣)之一混合。在一例示性實施例中,半導體處理晶圓可被裝載至一垂直燃燒室 (諸如一A400)中。該溫度斜升至具有N2及O2之一混合之氧化溫度。在所要溫度下,水蒸氣被引入至該氣流中。在已獲得所要氧化物厚度之後,關閉水蒸氣及O2且燃燒室溫度經降低且晶圓自該燃燒室卸載。
在一些實施例中,處理基板42可藉由暴露至包括氧化劑之一水溶液(諸如一SC1溶液或一SC2溶液)而被氧化。在一些實施例中,SC1溶液包括5份去離子水、1份NH4OH水溶液(氫氧化銨,29%重量之NH3),且1份H2O2水溶液(過氧化氫,30%)。在一些實施例中,該處理基板可藉由暴露至包括氧化劑之一水溶液(諸如一SC2溶液)而被氧化。在一些實施例中,該SC2溶液包括5份去離子水,1份水溶液HCl(鹽酸,39%重量)及1份水溶液H2O2(過氧化氫,30%)。
在一些實施例中,處理基板42經氧化以提供與基板42之該前表面層介面接觸之一半導體氧化層44,其具有在約0.1奈米與約25奈米之間(諸如在約0.5奈米與約5奈米之間,或在約1奈米與約5奈米之間)的一厚度。
在單晶半導體處理基板42之該前表面之氧化以形成一半導體氧化層44於處理基板42之該前表面之後,在單晶半導體處理基板42之該前表面上包括半導體氧化層44之單晶半導體處理基板42可被暴露至包括還原劑及/或蝕刻劑之一環境氛圍。暴露至包括還原劑及/或蝕刻劑之環境氛圍有利地清洗該基板上之該氧化層且使該半導體氧化層紋理化用於隨後多晶矽沉積。晶圓在乾凈房間中之處理可致使污染物(諸如,有機污染物及硼、鋁、磷等)沉積於該處理基板之表面上。該等污染物中斷多晶矽薄膜之成核製程或變成矽中之非所要摻雜劑,其改變該基板及多晶矽薄膜電阻率,導致經增強射頻信號失真及功率損耗。包括還原劑及/或蝕刻劑之環境氛圍可清洗此等污染物。根據本發明,一還原劑(諸如氫氣)與常見乾凈房間污染物(諸如,氧化硼、氧化鋁等)反應,而一蝕刻氣體(諸如,氯氣或氯化氫)與鋁、硼及磷反應 以形成揮發性氯化物產物,其等藉由氫氣而自該矽表面被攜帶走。在氧化矽存在的情況下,有機污染物中之碳原子替換矽原子且形成一氧化碳,其藉由氫載子氣體而淨化該矽表面。因此,在多晶矽沉積之前之該烘烤/蝕刻步驟係有利的用於獲得一純的並高效電荷捕捉層。另外,該烘烤/蝕刻製程打開該氧化層中之開孔以形成一經紋理化氧化結構且因此在該多晶矽電荷捕捉層之沉積之前暴露該矽表面至該矽前驅體。該等開孔在該經紋理化氧化物中之密度及大小可藉由該烘烤/蝕刻步驟中之溫度、時間及氣體流動良好地受控。通常,該等開孔之大小可控制在約5奈米與約1000奈米之間(諸如在約5奈米與約500奈米之間,或在約5奈米與約200奈米之間)的範圍中,其實現該多晶矽晶粒大小以及薄膜應力之設計。參見圖4,其展示在該氧化物中為多晶矽電荷捕捉層提供成核位置之一約40奈米的開口。該經紋理化氧化物結構必須經良好地受控使得在不損耗整個氧化層的情況下跨該晶圓表面而達成開孔之一均勻密度。該剩餘氧化物對該多晶矽電荷捕捉層之熱穩定性係至關重要的。在SOI基板及器件製造中之隨後熱製程中,該多晶矽層可通過再結晶,其藉由多晶晶粒及單晶基板之直接接觸而促進。該多晶及基板介面處之剩餘氧化物有效地阻斷該再結晶製程且防止該多晶矽層轉變成單晶矽,其不具有電荷捕捉功能。
該清洗/退火步驟有利地執行於相同腔室(例如,一CVD反應腔室)中,其中該多晶矽電荷捕捉層經沉積。該還原氣氛可另外包括一蝕刻劑以進一步增強該晶圓清洗。據此,用於晶圓清洗之該環境氛圍可包括氫氣、氯化氫、氯氣、或氫氣、氯化氫、及氯氣之任何組合。在一些實施例中,用於晶圓清洗之該環境氛圍可包括氫氣及氯化氫。在一些實施例中,用於晶圓清洗之該環境氛圍可包括氫氣及氯氣。另外,該晶圓清洗可在高溫下執行,諸如大於約850℃,諸如在約850℃與約1100℃之間,或在約850℃與約1000℃之間,較佳地在900℃與 1000℃之間。該腔室內之壓力可為氛圍壓或在一降低溫度下,諸如在約1托與約760托之間,諸如在約1托與約400托之間。在用於清洗之所要溫度下,該晶圓可被暴露至包括氫氣、氯化氫、氯氣或氫氣、氯化氫、及氯氣之任何組合之環境氛圍在約1秒與約300秒之間(諸如在約5秒與約60秒之間,或在約10秒與約40秒之間)的一持續時間。
在半導體氧化層44在單晶半導體處理基板42上之形成及水退火及紋理化之後,接著一多晶矽電荷捕捉層46經沉積為與半導體氧化層44介面接觸。在一些實施例中,半導體材料沉積至單晶半導體處理基板42之該前表面上之半導體氧化層44上。適用於在形成一電荷捕捉層46於一絕緣體上半導體器件40中使用之半導體材料能夠形成一高度缺陷層於該經製造器件中。在一些實施例中,該電荷捕捉層包括多晶矽。多晶材料表示包括具有隨機晶體定向之小晶體之一材料。多晶晶粒大小可如約20奈米小,且該晶粒大小之範圍通常自在約20奈米與約1微米之間,諸如在約0.3微米與約1微米之間。根據本發明之方法,經沉積多晶材料之晶體晶粒大小越小,該電荷捕捉層中之缺陷越高。該多晶矽電荷捕捉層之電阻率可為至少100歐姆-釐米、至少約500歐姆-釐米、至少約1000歐姆-釐米、或甚至至少約3000歐姆-釐米,諸如在約100歐姆-釐米與約100000歐姆-釐米之間,或在約500歐姆-釐米與約100000歐姆-釐米之間,或在約1000歐姆-釐米與約100000歐姆-釐米之間,或在約500歐姆-釐米與約10000歐姆-釐米之間,或在約750歐姆-釐米與約10000歐姆-釐米之間,在約1000歐姆-釐米與約10000歐姆-釐米之間,在約2000歐姆-釐米與約10000歐姆-釐米之間,在約3000歐姆-釐米與約10000歐姆-釐米之間,或在約3000歐姆-釐米與約8000歐姆-釐米之間。可使用金屬有機化學汽相沉積(MOCVD)、物理汽相沉積(PVD)、化學汽相沉積(CVD)、低壓化學汽相沉積(LPCVD)、電漿增強化學汽相沉積(PECVD)、或分子束磊晶法(MBE)而沉積多晶 矽。在一些實施例中,藉由化學汽相沉積而沉積多晶矽。在一些實施例中,在高溫下沉積多晶矽。在一些實施例中,在沉積該多晶矽之後,該處理基板經受一高溫退火。在一些實施例中,多晶矽之一部分經沉積以藉此沉積一多晶矽晶種層,其具有小於該電荷捕捉層之最終厚度之一厚度。包括該多晶種層之該處理基板經受一高溫退火,其次該電荷捕捉層之剩餘者之沉積。在一些實施例中,該完全沉積多晶矽電荷捕捉層經受一高溫退火以降低薄膜應力至在約0MPa與約500MPa之間(諸如在約0MPa與約100MPa之間)的一範圍。半導體氧化層44對電荷捕捉層46之多晶性做貢獻。據此,若半導體氧化層44不在電荷捕捉層46之沉積之前形成,則該經沉積半導體材料可假設下伏基板42之晶性,其對一電荷捕捉層而言並非較佳的。
在一些實施例中,該半導體氧化層存在於該處理基板上以在該電荷捕捉層沉積步驟中形成一多晶矽層而非磊晶矽層。多晶矽層在該半導體氧化層上之成核藉由該半導體氧化層在包括H2、HCl及可選地一矽前驅體之一或多者之一環境氛圍中之優先蝕刻而實現。該蝕刻及多晶矽層沉積可循序地發生,其中該蝕刻步驟首先或同時發生。用於該蝕刻環境氛圍中之包含物之例示性矽前驅體或用於多晶矽沉積之環境氛圍可選自除了別的之外之甲基矽烷、四矽烷(矽烷)、丙矽烷、乙矽烷、正五矽烷、新戊矽烷、四矽烷、二氯甲矽烷(SiH2Cl2)、三氯甲矽烷(SiHCl3)、四氯甲矽烷(SiCl4)。多晶矽生長自該半導體氧化層中之開口開始且一經生長則相鄰晶核併入至一固體薄膜中。藉由控制該半導體氧化層厚度及性質(如孔隙率、密度及化學成分),該多晶矽層之紋理可經設計以滿足不同應用。
用於沉積於該單晶半導體處理晶圓之該前表面上以藉此形成該電荷捕捉層之材料可藉由金屬有機化學汽相沉積(MOCVD)、物理汽相沉積(PVD)、化學汽相沉積(CVD)、低壓化學汽相沉積(LPCVD)、 電漿增強化學汽相沉積(PECVD)、或分子束磊晶(MBE)而沉積。在較佳實施例中,多晶矽藉由化學汽相沉積而沉積。用於CVD之矽前驅體包含除了別的之外之甲基矽烷、四矽烷(矽烷)、丙矽烷、乙矽烷、正五矽烷、新戊矽烷、四矽烷、二氯甲矽烷(SiH2Cl2)、三氯甲矽烷(SiHCl3)、四氯甲矽烷(SiCl4)。在一些較佳實施例中,該矽前驅體選自矽烷、二氯甲矽烷(SiH2Cl2)、及三氯甲矽烷(SiHCl3)。例如,多晶矽可藉由矽烷、二氯甲矽烷(SiH2Cl2)、及三氯甲矽烷(SiHCl3)之CVD而在大於約850℃(諸如在約850℃與約1100℃之間,或在約850℃與約1000℃之間)之一溫度中沉積於該表面氧化層上。該高溫除了其他優點外對高生長率做貢獻,藉此對產量及成本降低做貢獻。CVD沉積速率之範圍可為至少約0.1微米/分鐘,諸如在約0.1微米/分鐘至約10微米/分鐘之間,或在約0.1微米/分鐘至約2微米/分鐘之間。該多晶矽層之沉積可繼續直至該層具有至少約0.1微米之一厚度,諸如在約0.1微米與約50微米之間,諸如在約0.1微米與約20微米之間,在約0.1微米與約10微米之間,在約0.5微米與約5微米之間,或在約0.5微米與約3微米之間,諸如在約1微米與約2微米之間或在約2微米與約5微米之間。沉積可在約1托與約760托之間(諸如在約1托與約400托之間)的一壓力下發生。
在一些實施例中,藉由化學汽相沉積之該多晶矽層之沉積在一多晶矽晶種層之沉積之後被中斷。該多晶矽晶種層可具有小於該最終多晶矽電荷捕捉層之總所要厚度之一厚度。據此,該多晶種層可經沉積至小於20微米、小於10微米、小於5微米、小於3微米、小於2微米、或小於1微米、或小於0.5微米之一厚度,諸如在約50奈米與約20微米之間,或在約50奈米與約10微米之間,或在約50奈米與約5微米之間,或在約50奈米與約3微米之間,或在約50奈米與約2微米之間、或在約50奈米與約1微米之間、或在約50奈米與約500奈米之間、或在 50奈米與約200奈米之間。該晶種層之厚度由該多晶矽晶核之大小設定。為達成有效應力釋放,該晶種層需要覆蓋該基板表面同時使空隙小於50奈米,其實現H2至該多晶矽晶種層與氧化物之間的介面之進入。H2還原該介面氧化物且促進在該多晶矽晶種層之晶粒邊界處之原子至該基板之擴散且因此釋放該薄膜應力。當該晶種層足夠厚以完全防止H2進入至該介面氧化物時,該隨後退火製程不能夠有效地釋放該薄膜應力。另一方面,當該晶種層不連續且兩個相鄰晶核之間的開口面積寬於50奈米時,在該晶種退火製程期間移除該氧化層之後形成大晶核。該大晶核將在多晶沉積結束時成長為大晶粒(即,直徑>1微米),其降低捕捉效率。沉積可藉由停止矽前驅體至該CVD腔室之流動而被中斷。在多晶矽之沉積之中斷之後,包括該多晶矽晶種層之該處理基板可經退火。退火該多晶矽晶種層對所要電荷捕捉層性質做貢獻,諸如獲得一乾凈表面、一高純度薄膜、一高電阻率薄膜、所要晶核大小及均勻度、及剩餘薄膜應力之減少。在一些實施例中,該多晶矽晶種層經受一高溫退火以使薄膜應力降低至在約0MPa與約500MPa之間的一範圍,諸如在約0MPa與約100MPa之間。該多晶種層在大於約1000℃之一溫度下退火,諸如在約1000℃與約1200℃之間,或在約1000℃與約1100℃之間。該晶種層可經退火約1秒與約300秒之間的一持續時間,諸如在約5秒與約60秒之間,或在約10秒與約40秒之間。用於退火之該環境氛圍可包括氫氣、氯化氫、氯氣、或氫氣、氯化氫、及氯氣之任何組合。該退火步驟可在降低壓力或氛圍壓下執行,諸如在約1托與約760托之間,或在約10托與約760托之間。該多晶矽薄膜之晶粒大小及該應力藉由退火溫度、持續時間及氣體流動控制。在適當退火持續時間之後,藉由該多晶矽層之化學汽相沉積之沉積在將該單晶半導體處理基板冷卻至約850℃與約1000℃之間的一溫度之後恢復。
在一些實施例中,包括該多晶矽層之該處理基板在沉積完成之後經退火。退火該多晶種層對所要電荷捕捉層性質做貢獻,諸如獲得一乾凈表面、一高純度薄膜、一高電阻率薄膜、所要晶核大小及均勻度、及剩餘薄膜應力之減少。在一些實施例中,該完全沉積多晶矽電荷捕捉層經受一高溫退火以使薄膜應力降低至約0MPa與約500MPa之間的一範圍,諸如在約0MPa與約100MPa之間。包括該經沉積多晶矽層之該處理基板在大於約1000℃之一溫度下,諸如在約1000℃與約1100℃之間。包括該多晶矽電荷捕捉層之該處理基板可經退火約1秒與約300秒之間的一持續時間,諸如在約5秒與約60秒之間,或在約10秒與約40秒之間。用於退火之該環境氛圍可包括氫氣、氯化氫、氯氣或氫氣、氯化氫、氯氣之任何組合。在適當退火持續時間之後,該CVD腔室可經冷卻至安全地用於移除單晶半導體處理基板之一溫度。
在一些實施例中,氧化膜可形成於該經沉積電荷捕捉層之頂部上。此可藉由本技術已知之方法完成,諸如熱氧化(其中該經沉積半導體材料薄膜之一些部分將被消耗)及/或CVD氧化沉積。在一些實施例中,該電荷捕捉層可經熱氧化(其中該經沉積半導體材料薄膜之一些部分將被消耗)或該二氧化矽薄膜可藉由CVD氧化沉積而生長。在一些實施例中,沉積於該單晶半導體處理基板之該前表面上之該電荷捕捉層可在一燃燒室(諸如一ASM A400)中經熱氧化。在氧化環境中,該溫度之範圍可自750℃至1200℃。該氧化環境氛圍可為惰性氣體(諸如,Ar或N2、及O2)之一混合。氧含量可自1%改變至10%,或更高。在一些實施例中,該氧化環境氛圍可達100%(一「乾氧化」)。在一例示性實施例中,半導體處理晶圓可經裝載至一垂直燃燒室(諸如一A400)中。該溫度經斜升至具有N2及O2之一混合之氧化溫度。在已獲得所要氧化物厚度之後,關閉O2且該燃燒室溫度降低且晶圓自該燃燒室卸載。為併入氮氣於該介面層中以沉積氮化矽或氮氧化矽,氛 圍可僅包括氮氣或氧氣及氮氣之一組合,且該溫度可增加至約1100℃與1400℃之間的一溫度。一替代氮源係氨。在一些實施例中,該電荷捕捉層可經氧化足以提供至少約0.01微米厚或至少約0.05微米厚(諸如在約0.1微米與約2微米之間,或在約0.2微米與約0.4微米之間)之氧化層之一持續時間。
在該電荷捕捉層之沉積及可選氧化之後,晶圓清洗及拋光係可選的。在一些實施例中,該經沉積多晶矽電荷捕捉層具有如藉由RMS 2x2 um2量測近似50奈米之一表面粗糙度。若需要,該等晶圓可在(例如)一標準SC1/SC2溶液中清洗。另外,該等晶圓,尤其該電荷捕捉層上之該可選二氧化矽層可經受化學機械拋光(CMP)以降低表面粗糙度,較佳地達RMS 2x2 um2之位準小於5埃,諸如在約1埃與約2埃之 間,其中均方根
Figure 105106562-A0305-02-0023-2
,粗糙度輪廓沿痕跡含有有序、等距點,且y i 係自平均線至資料點之垂直距離。在較佳地小於2埃之一表面粗糙度處,該表面準備好結合或可選氧化。
根據本文中所描述之方法而製備以包括一電荷捕捉層且可選地氧化物薄膜之該單晶半導體處理晶圓接著結合一單晶半導體施體基板(例如一單晶半導體施體晶圓),其根據習知層轉移方法而製備。即,該單晶半導體施體晶圓可經受標準製程步驟,包含氧化、植入、及植入後清洗。據此,一單晶半導體施體基板,諸如習知地使用於多層半導體結構之製備中之一材料之一單晶半導體晶圓(例如一單晶矽施體晶圓,其已經蝕刻且經拋光且可選地經氧化)經受離子植入以形成一損壞層於該施體基板中。
在一些實施例中,該單晶半導體施體基板之該前表面可經熱氧化(其中該半導體材料之一些部分將被消耗)或該二氧化矽薄膜可藉由CVD氧化沉積而生長。在一些實施例中,該單晶半導體施體基板(例 如一單晶矽施體晶圓)可經熱氧化於一燃燒室(諸如一ASM A400)中。在氧化環境中,該溫度之範圍可自750℃至1200℃。該氧化環境氛圍可為惰性氣體(諸如Ar或N2、及O2)之一混合。氧含量可自1%改變至10%,或更高。在一些實施例中,該氧化環境氛圍可達100%(一「乾氧化」)。在一例示性實施例中,半導體施體晶圓可經裝載至一垂直燃燒室(諸如一A400)中。該溫度經斜升至具有N2及O2之一混合之氧化溫度。在已獲得所要氧化物厚度之後,關閉O2且該燃燒室溫度降低且晶圓自該燃燒室卸載。在一些實施例中,該等施體基板經氧化以提供氧化層於至少約1奈米厚(諸如在約0.01微米與約10微米之間,諸如在約0.01微米與約2微米之間,或在約0.1微米與約1微米之間)之該前表面層上。該氧化製程另外氧化該施體基板之該後表面,其有利地降低潛在地由矽及二氧化矽之不同熱膨脹係數引起之翹曲及弓形。
可於一商用儀器中執行離子植入,諸如一應用材料量子H。所植入離子包含He、H、H2或其等之組合。當一密度及持續時間足以形成一損壞層於該半導體施體基板中時執行離子植入。植入密度之範圍可自約1012個離子/cm2至約1017個離子/cm2,諸如自約1014個離子/cm2至約1017個離子/cm2。植入能量之範圍可自約1keV至約3000keV,諸如自約10keV至約3000keV。在一些實施例中,可期望在該植入之後使該單晶半導體施體晶圓(例如單晶矽施體晶圓)經受一清洗。在一些較佳實施例中,該清洗可包含一Piranha清洗接著一DI水漂洗及SC1/SC2清洗。
在本發明之一些實施例中,具有在本文中藉由氦離子及/或氫離子植入形成之一離子植入區域之該單晶半導體施體基板在足以形成一熱活化分裂平面於該單晶半導體施體基板中之一溫度下經退火。一適當工具之一實例可為一簡單箱燃燒室,諸如一藍色M模型。在一些較佳實施例中,該離子植入單晶半導體施體基板在自約200℃至約350 ℃、自約225℃至約325℃、較佳地約300℃之一溫度下經退火。熱退火可發生自約2小時至約10小時(諸如自約2小時至約8小時)之一持續時間。在此等溫度範圍內之熱退火足以形成一熱活化分裂平面。在該熱退火活化該分裂平面之後,該單晶半導體施體基板表面較佳地經清洗。
在一些實施例中,該經離子植入及可選地經清洗及可選地經退火單晶半導體施體基板經受氧電漿及/或氮電漿表面活化。在一些實施例中,該氧電漿表面活化工具係一商用工具,諸如自EV企業可用之商用工具,諸如EVG®810LT低溫電漿活化系統。該經離子植入及可選地經清洗單晶半導體施體晶圓被裝載至該腔室中。該腔室經撤離且使用O2回填至小於氛圍之一壓力以藉此產生電漿。該單晶半導體施體晶圓經暴露至此電漿所要時間,其範圍可自約1秒至約120秒。氧電漿表面氧化經執行以致使該單晶版代替施體基板之該前表面親水且服從結合至根據上文所描述之方法而製備之一單晶半導體處理基板。
該單晶半導體施體基板之該親水前表面層及該單晶半導體處理基板之該前表面(其可選地經氧化)接著進入緊密接觸以藉此形成一結合結構。由於該機械結合相對較弱,所以該結合結構進一步經退火以使該施體晶圓與該處理晶圓之間的結合牢固化。在本發明之一些實施例中,該結合結構在足以形成一熱活化分裂平面於該單晶半導體施體基板中之一溫度下經退火。一適當工具之一實例可為一簡單箱燃燒室,諸如一藍M模型。在一些較佳實施例中,該結合結構在自約200℃至約350℃、自約225℃至約325℃、較佳地約300℃之一溫度下退火。熱退火可發生自約0.5小時至約10小時之一持續時間,較佳地約2小時之一持續時間。在此等溫度範圍內之熱退火足以形成一熱活化分裂平面。在該熱退火活化該分裂平面之後,該結合結構可經分裂。
在該熱退火之後,該單晶半導體施體基板與該單晶半導體處理 基板之間的該結合足夠強以經由在該分裂平面處分裂該結合結構而啟始層轉移。分裂可根據本文中已知之技術而發生。在一些實施例中,該結合結構可放置於一習知分裂位置,其在一端黏附至靜止吸盤且在另一側上藉由一鉸接臂上之額外吸盤黏附。一裂縫在該吸盤吸附附近啟始且該可移動臂繞分裂分離該晶圓之該鉸鏈樞轉。分裂移除該半導體施體晶圓之一部分,藉此使一半導體器件層,較佳地一矽器件層留在該絕緣體上半導體複合結構上。
在分裂之後,該經分裂結構可經受一高溫退火以進一步加強該經轉移器件層與該單晶半導體處理基板之間的結合。一適當工具之一實例可為一垂直燃燒室,諸如一ASM A400。在一些較佳實施例中,該結合結構在自約1000℃與約1200℃,較佳地在約1000℃之一溫度下退火。熱退火可發生自約0.5小時至約8小時之一持續時間,較佳地約4小時之一持續時間。在此等溫度範圍內之熱退火足以加強該經轉移器件層與該單晶半導體處理基板之間的結合。
在該分裂與高溫退火之後,該結合結構可經受一清洗製程,其經設計以移除薄熱氧化物且清洗來自該表面之顆粒。在一些實施例中,可藉由經受在一水平流動單晶圓磊晶反應器中使用H2作為一載體氣體之一汽相HCl蝕刻製程而使該單晶半導體施體晶圓至該所要厚度及平滑度。在一些實施例中,該器件層之厚度可在約1奈米與約100微米之間,諸如在約10奈米與約50微米之間。在一些實施例中,一磊晶層可沉積於該經轉移器件層上。該已完成SOI晶圓包括該半導體處理基板,該電荷捕捉層、該介電層(例如埋藏氧化層)、及該半導體器件層可接著經受線端度量衡檢查之端且使用典型SC1-SC2製程清洗一最後時間。
根據本發明,SOI晶圓與嵌入於BOX下方之該經沉積半導體材料電荷捕捉層一起獲得。參考圖3,層轉移藉由習知技術執行,因此產 生包括至少下列層或區域之一絕緣體上半導體(例如絕緣體上矽)結構40:處理基板42、一半導體氧化層44、一電荷捕捉層46、一介電層48(例如埋藏氧化物)及一單晶半導體器件層50(例如衍生自一單晶矽施體基板之一矽層)。在一些實施例中,絕緣體上半導體(例如絕緣體上矽)結構40經製備包括至少下列層或區域:處理基板42、一半導體氮化層或氮氧化層44、一電荷捕捉層46、一介電層48(例如埋藏氧化物)及一單晶半導體器件層50(例如衍生自一單晶矽施體基板之一矽層)。如由圖4之影像及圖5之圖所展示,本發明之沉積方法有利地產生晶圓,其等包括具有降低污染物之多晶矽電荷捕捉層及經減小晶圓弓形之絕緣體上半導體(例如絕緣體上矽)結構。晶圓弓形可藉由該半導體器件層之該前表面及/或該單晶半導體處理基板之該後表面上之至少三點之變化而量測。根據本發明,SOI結構可包括小於約80微米、小於約60微米、或小於約20微米之晶圓弓形。
在詳細描述本發明之後,將明白可在不背離隨附申請專利範圍中所界定之本發明之範疇的情況下,修改及變體係可行的。
實例
提供下列非限制性實例以進一步繪示本發明。
實例1
在一實例中,使用SC1溶液來清洗自藉由Czochralski方法而生長之一錠切割之一矽晶圓。該清洗足以獲得具有在約0.8奈米與2.0奈米之間的一厚度之一化學氧化矽層於該矽晶圓之該前表面上。接著,該晶圓被裝載至一化學汽相沉積腔室中。加熱該晶圓達自850℃至1000℃之一溫度。一旦達到該溫度設定點,則該晶圓在相同溫度下烘烤5秒至60秒之間,較佳地在10秒至40秒之間。在該CVD腔室中之環境氛圍係H2或H2及一蝕刻氣體(諸如,HCl或Cl2)之一組合。還原氛圍(其可選地包括蝕刻氣體)被引入至該腔室以移除晶圓表面污染物。當該烘 烤完成時,該晶圓經受在相同於還原氛圍烘烤之溫度下多晶矽之化學汽相沉積。用於多晶矽之化學汽相沉積之矽前驅體包含三氯甲矽烷、二氯甲矽烷、矽烷及其等衍生物。多晶矽之化學汽相沉積在氛圍壓或經降低氣壓下發生。沉積速率之範圍自0.1微米/分鐘至2微米/分鐘。在達成多晶矽層之所要厚度之後(其可在0.5微米與3微米之間),該晶圓經冷卻至用於卸載之一安全溫度,其在700℃至900℃之間。
實例2
在一實例中,使用SC1溶液來清洗自藉由Czochralski方法而生長之一錠切割之一矽晶圓。該清洗足以獲得具有約0.8奈米與2.0奈米之間的一厚度之一化學氧化矽層於該矽晶圓之該前表面上。接著,該晶圓被裝載至一化學汽相沉積腔室中。加熱該晶圓達自850℃至1000℃之一溫度。一旦達到該溫度設定點,則該晶圓在相同溫度下烘烤5秒至60秒之間,較佳地在10秒至40秒之間。該CVD腔室中之環境氛圍係H2或H2及一蝕刻氣體(諸如,HCl或Cl2)之一組合。還原氛圍(其可選地包括蝕刻氣體)被引入至該腔室以移除晶圓表面污染物。當該烘烤完成時,該晶圓經受在相同於還原氛圍烘烤之溫度下多晶矽之化學汽相沉積。用於多晶矽之化學汽相沉積之矽前驅體包含三氯甲矽烷、二氯甲矽烷、矽烷及其等衍生物。多晶矽之化學汽相沉積在氛圍壓或經降低氣壓下發生。沉積速率之範圍自0.1微米/分鐘至2微米/分鐘。在該多晶矽經沉積至該所要厚度之後,該晶圓溫度斜升至高於該沉積溫度之一溫度以退火出該剩餘薄膜應力。用於有效薄膜應力釋放之溫度係1000℃或以上,諸如1050℃或1100℃。該退火熱煉時間係10秒或更長。當退火完成時,該晶圓經冷卻至用於卸載之一安全溫度。參見圖5,其係描繪晶圓弓形對多晶矽沉積及退火之條件之相依性之一圖。該多晶矽薄膜中之剩餘薄膜應力可藉由改變氧化烘烤、沉積溫度及速率及在該沉積之後之退火來滿足該晶圓弓形及翹曲規定(針對200毫米 及300毫米晶圓兩者通常<60微米)而受控自0MPa至100MPa。針對一給定薄膜應力,晶圓弓形及翹曲與該薄膜厚度成比例增加。因此,所揭示多晶矽製程實現厚多晶矽薄膜之生長達幾十微米。在達成多晶矽層之所要厚度之後(其可在0.5微米與3微米之間)且在該退火之後,該晶圓經冷卻至用於卸載之一安全溫度,其在700℃至900℃之間。
實例3
在一實例中,使用SC1溶液來清洗自藉由Czochralski方法而生長之一錠切割之一矽晶圓。該清洗足以獲得具有約0.8奈米與2.0奈米之間的一厚度之一化學氧化矽層於該矽晶圓之該前表面上。接著,該晶圓被裝載至一化學汽相沉積腔室中。加熱該晶圓達自850℃至1000℃之一溫度。一旦達到該溫度設定點,則該晶圓在相同溫度下烘烤5秒至60秒之間,較佳地在10秒至40秒之間。該CVD腔室中之環境氛圍係H2或H2及一蝕刻氣體(諸如,HCl或Cl2)之一組合。還原氛圍(其可選地包括蝕刻氣體)被引入至該腔室以移除晶圓表面污染物。當該烘烤完成時,該晶圓經受在相同於還原氛圍烘烤之溫度下多晶矽之化學汽相沉積。該晶種層之厚度之範圍自10奈米至200奈米。在該晶種層經沉積至該所要厚度之後,該溫度斜升至一更高溫度以退火該剩餘薄膜應力。該晶種層之厚度由該多晶矽晶核之大小設定。為達成有效應力釋放,該晶種層需要覆蓋該基板表面同時使空隙小於50奈米,其實現H2至該多晶矽晶種層與該氧化物之間的介面之進入。H2還原介面氧化物且促進該多晶矽晶種層之晶粒邊界處之原子至該基板之擴散且因此釋放該薄膜應力。當該晶種層足夠厚以完全防止H2進入該介面氧化物時,該隨後退火製程不能夠有效地釋放該薄膜應力。另一方面,當該晶種層不連續且兩個相鄰晶核之間的開口面積寬於50奈米時,大晶核在該晶種退火製程期間在移除該氧化層之後形成。該大晶核將在多晶矽沉積之結束處生長至大晶粒(>1微米),其降低捕捉效率。相較於 實例2,此實例提供額外原位控制機制以操縱該薄膜應力。用於有效薄膜應力釋放之溫度係1000℃或以上,諸如1050℃或1100℃。該退火熱煉時間係10秒或更長,諸如30秒。接著,該溫度斜降至自850℃至1000℃之一較低溫度。在此經降低溫度下,該多晶矽層之剩餘者經沉積。在該所要多晶矽厚度經沉積之後,該晶圓經冷卻至用於卸載之一安全溫度。在達成多晶矽層之所要厚度之後(其可在0.5微米與3微米之間),該晶圓經冷卻至用於卸載之一安全溫度,其在700℃至900℃之間。
因為可在不脫離於本發明之範疇下在上文組合及製程中進行多種改變,所以意欲上文描述中包含之所有內容應解釋為繪示性,而非以限制意義上解釋。
當介紹本發明或其(等)較佳實施例之元件時,冠詞「一」、「一個」、「該」及「該等」旨在意謂存在該等元件之一或多者。術語「包括」、「包含」及「具有」意欲為包容性且意謂可存在除所列示元件以外之額外元件。
40‧‧‧絕緣體上半導體結構/絕緣體上半導體複合結構
42‧‧‧單晶半導體處理基板
44‧‧‧半導體氧化層/半導體氮化層或氮氧化層
46‧‧‧電荷捕捉層/器件層
48‧‧‧介電層
50‧‧‧單晶半導體器件層

Claims (82)

  1. 一種製備一多層結構之方法,該方法包括:形成與一單晶半導體處理基板之一前表面介面接觸之一半導體氧化層、一半導體氮化層、或一半導體氮氧化層,該單晶半導體處理基板包括:兩個主要大致平行表面,其等之一者係該單晶半導體處理基板之該前表面且其等之另一者係該單晶半導體處理基板之一後表面;一圓周邊緣,其接合該單晶半導體處理基板之該前表面及該後表面;一中心平面,其在該單晶半導體處理基板之該前表面與該後表面之間;及一本體區域,其在該單晶半導體處理基板之該前表面與該後表面之間,其中該單晶半導體處理基板具有至少約500歐姆-釐米之一最小本體區域電阻率;在包括選自由氫氣、氯化氫、氯氣、及其等之任何組合組成之群組之一氣體之一環境氛圍中使包括與該單晶半導體處理基板之該前表面介面接觸之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層之該單晶半導體處理基板退火,其中包括該半導體氧化層、該半導體氮化層、或該半導體氮氧化層之該單晶半導體處理基板之該退火包括形成:具有約5奈米與約1000奈米之間的大小之開孔之一經紋理化半導體氧化層、具有約5奈米與約1000奈米之間的大小之開孔之一經紋理化半導體氮化層、或具有約5奈米與約1000奈米之間的大小之開孔之一經紋理化半導體氮氧化層;沉積一多晶矽層於與該單晶半導體處理基板之該前表面介面接觸之該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層上,其中該多晶矽層藉由化學汽 相沉積而沉積;及使一單晶半導體施體基板之一前表面上之一介電層結合至該單晶半導體處理基板之該多晶矽層以藉此形成一結合結構,其中該單晶半導體施體基板包括:兩個主要大致平行表面,其等之一者係該半導體施體基板之該前表面且其等之另一者係該半導體施體基板之一後表面;一圓周邊緣,其接合該半導體施體基板之該前表面及該後表面;及一中心平面,其在該半導體施體基板之該前表面與該後表面之間。
  2. 如請求項1之方法,其中該單晶半導體處理基板包括矽,且該經紋理化半導體氧化層包括經紋理化二氧化矽。
  3. 如請求項1之方法,其中該單晶半導體處理基板包括矽,且該半導體氮化層包括氮化矽,或該半導體氮氧化層包括氮氧化矽。
  4. 如請求項1之方法,其中該半導體氧化層沉積於該單晶半導體處理基板之該前表面上,其中該半導體氧化層藉由將該單晶半導體處理基板暴露至選自由空氣、臭氧及一包括氧化劑之水複合物組成之群組之氧化介質而形成。
  5. 如請求項4之方法,其中該半導體氧化層具有在約0.1奈米與約25奈米之間的一厚度。
  6. 如請求項4之方法,其中該半導體氧化層具有在約0.5奈米與約5奈米之間的一厚度。
  7. 如請求項1之方法,其中該半導體氮化層沉積於該單晶半導體處理基板之該前表面上,其中該半導體氮化層藉由將該單晶半導體處理基板暴露至選自由氮氣、氨氣及其組合組成之該群組之氮化介質而形成。
  8. 如請求項7之方法,其中該半導體氮化層或該半導體氮氧化物具有在約0.1奈米與約25奈米之間的一厚度。
  9. 如請求項7之方法,其中該半導體氮氧化層沉積於該單晶半導體處理基板之該前表面上,其中該半導體氮氧化層藉由將該單晶半導體處理基板暴露至選自由氮氣、氨氣及其組合組成之該群組之氮化介質,以及選自由空氣、臭氧及一包括氧化劑之水複合物組成之群組之氧化介質而形成。
  10. 如請求項1之方法,其中該單晶半導體處理基板具有在約500歐姆-釐米與約100000歐姆-釐米之間或在約1000歐姆-釐米與約100000歐姆-釐米之間的一體電阻率。
  11. 如請求項1之方法,其中該單晶半導體處理基板具有在約1000歐姆-釐米與約10000歐姆-釐米之間或在約2000歐姆-釐米與約10000歐姆-釐米之間的一體電阻率。
  12. 如請求項1之方法,其中該單晶半導體處理基板具有在約3000歐姆-釐米與約10000歐姆-釐米之間或在約3000歐姆-釐米與約5000歐姆-釐米之間的一體電阻率。
  13. 如請求項7之方法,其中該半導體氮氧化層或一半導氮氧化物具有在約0.1奈米與約25奈米之間的一厚度。
  14. 如請求項1之方法,其中該單晶半導體處理基板包括在該單晶半導體處理基板之該前表面上之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層,其在大於約850℃之一溫度下在包括選自由氫氣、氯化氫、氯氣及其等之任何組合組成之該群組之該氣體之該環境氛圍中經退火,以藉此形成該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層。
  15. 如請求項1之方法,其中該單晶半導體處理基板包括在該單晶半導體處理基板之該前表面上之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層,其在約850℃與約1000℃之間的一溫 度下在包括選自由氫氣、氯化氫、氯氣及其等之任何組合組成之該群組之該氣體之該環境氛圍中經退火,以藉此形成該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層。
  16. 如請求項1之方法,以至少約0.1微米/分鐘之一沉積速率由包括選自由矽烷、三氯甲矽烷、二氯甲矽烷及其等之任何組合組成之該群組之一矽前驅體之一沉積環境氛圍沉積該多晶矽層。
  17. 如請求項1之方法,以在約0.1微米/分鐘至約2微米/分鐘之間的一沉積速率由包括選自由矽烷、三氯甲矽烷、二氯甲矽烷及其等之任何組合組成之該群組之一矽前驅體之一沉積環境氛圍沉積該多晶矽層。
  18. 如請求項1之方法,其中藉由該多晶矽層之化學汽相沉積之沉積在一多晶矽晶種層之沉積之後被中斷,且進一步其中該多晶矽晶種層在大於約1000℃之一溫度下退火。
  19. 如請求項18之方法,其中該多晶矽晶種層具有小於3微米之一厚度。
  20. 如請求項18之方法,其中藉由該多晶矽層之化學汽相沉積之沉積在將該單晶半導體處理基板冷卻至在約850℃與約1000℃之間的一溫度之後恢復。
  21. 如請求項1之方法,其中藉由該多晶矽層之化學汽相沉積之沉積在一多晶矽晶種層之沉積之後被中斷,且進一步其中該多晶矽晶種層在約1000℃與1100℃之間的一溫度下退火。
  22. 如請求項21之方法,其中該多晶矽晶種層具有小於3微米之一厚度。
  23. 如請求項21之方法,其中藉由該多晶矽層之化學汽相沉積之沉積在將該單晶半導體處理基板冷卻至約850℃與約1000℃之間的 一溫度之後恢復。
  24. 如請求項1之方法,其中該多晶矽層具有在約0.1微米與約50微米之間的一厚度。
  25. 如請求項1之方法,其中該多晶矽層具有在約0.1微米與約20微米之間的一厚度。
  26. 如請求項1之方法,其中該多晶矽層具有在約0.1微米與約10微米之間的一厚度。
  27. 如請求項1之方法,其中該多晶矽層具有在約0.5微米與約5微米之間的一厚度。
  28. 如請求項1之方法,其中該多晶矽層在大於約850℃之一溫度下沉積。
  29. 如請求項1之方法,其中該多晶矽層在約850℃與約1000℃之間的一溫度下沉積。
  30. 如請求項1之方法,其進一步包括在大於約1000℃之一溫度下使該經沉積多晶矽層退火。
  31. 如請求項1之方法,其進一步包括在約1000℃與約1100℃之間的一溫度下使該經沉積多晶矽層退火。
  32. 如請求項1之方法,其進一步包括拋光該經沉積多晶矽層至如由RMS 2x2 um2量測之具有小於約5埃之一表面粗糙度。
  33. 如請求項1之方法,其進一步包括在於該單晶半導體施體基板之該前表面上使該多晶矽層與該介電層結合之前氧化該多晶矽層。
  34. 如請求項1之方法,其進一步包括在足以加強該半導體施體結構之該介電層與該單一半導體處理基板之該前表面介面接觸之與該多晶矽層介面接觸之該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層之間的該結合之 一溫度及一持續時間下加熱該經結合結構。
  35. 如請求項1之方法,其中該單晶半導體施體基板包括一離子植入損壞層。
  36. 如請求項35之方法,其進一步包括機械地分裂在該單晶半導體施體基板之該離子植入損壞層處之該經結合結構以藉此製備包括:該單晶半導體處理基板;該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層;該多晶矽層;與該多晶矽層接觸之該介電層;及具有該介電層之一單晶半導體器件層之一經分裂結構。
  37. 如請求項36之方法,其進一步包括在足以加強該單晶半導體器件層與該多晶矽層之間的該結合之一溫度及一持續時間下加熱該經分裂結構。
  38. 一種製備一多層結構之方法,該方法包括:形成與一單晶半導體處理基板之一前表面介面接觸之一半導體氧化層、一半導體氮化層、或一半導體氮氧化層,該單晶半導體處理基板包括:兩個主要大致平行表面,其等之一者係該單晶半導體處理基板之該前表面且其等之另一者係該單晶半導體處理基板之一後表面;一圓周邊緣,其接合該單晶半導體處理基板之該前表面及該後表面;一中心平面,其在該單晶半導體處理基板之該前表面與該後表面之間;及一本體區域,其在該單晶半導體處理基板之該前表面與該後表面之間,其中該單晶半導體處理基板具有至少約500歐姆-釐米之一最小本體區域電阻率;在包括選自由氫氣、氯化氫、氯氣、及其等之任何組合組成之該群組之一氣體之一環境氛圍中使包括與該單晶半導體處理基板之該前表面介面接觸之該半導體氧化層、該半導體氮化 層、或該半導體氮氧化層之該單晶半導體處理基板退火,其中包括該半導體氧化層、該半導體氮化層、或該半導體氮氧化層之該單晶半導體處理基板之該退火包括形成:具有約5奈米與約1000奈米之間的大小之開孔之一經紋理化半導體氧化層、具有約5奈米與約1000奈米之間的大小之開孔之一經紋理化半導體氮化層、或具有約5奈米與約1000奈米之間的大小之開孔之一經紋理化半導體氮氧化層;在至少約850℃之一溫度下將包括與該單晶半導體處理基板之該前表面介面接觸之該經紋理化半導體氧化層、該經紋理化半導體氮化層、或經紋理化該半導體氮氧化層之該單晶半導體處理基板暴露至包括一矽前驅體之一環境氛圍以藉此沉積一多晶矽層於該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層上;及使一單晶半導體施體基板之一前表面上之一介電層結合至該單晶半導體處理基板之該多晶矽層以藉此形成一結合結構,其中該單晶半導體施體基板包括:兩個主要大致平行表面,其等之一者係該半導體施體基板之該前表面且其等之另一者係該半導體施體基板之一後表面;一圓周邊緣,其接合該半導體施體基板之該前表面及該後表面;及一中心平面,其在該半導體施體基板之該前表面與該後表面之間。
  39. 如請求項38之方法,其中該單晶半導體處理基板包括矽,且該經紋理化半導體氧化層包括經紋理化二氧化矽。
  40. 如請求項38之方法,其中該單晶半導體處理基板包括矽,且該半導體氮化層包括氮化矽,或該半導體氮氧化層包括氮氧化矽。
  41. 如請求項38之方法,其中該半導體氧化層沉積於該單晶半導體 處理基板之該前表面上,其中該半導體氧化層藉由將該單晶半導體處理基板暴露至選自由空氣、臭氧及一包括氧化劑之水複合物組成之該群組之氧化介質而形成。
  42. 如請求項38之方法,其中該半導體氧化層具有在約0.1奈米與約25奈米之間的一厚度。
  43. 如請求項38之方法,其中該半導體氧化層具有在約0.5奈米與約5奈米之間的一厚度。
  44. 如請求項38之方法,其中該半導體氮化層或該半導體氮氧化物沉積於該單晶半導體處理基板之該前表面上,其中該半導體氮化層藉由將該單晶半導體處理基板暴露至選自由氮氣、氨氣及其組合組成之該群組之氮化介質而形成;或該半導體氮氧化層沉積於該單晶半導體處理基板之該前表面上,其中該半導體氮氧化層藉由將該單晶半導體處理基板暴露至選自由氮氣、氨氣及其組合組成之該群組之氮化介質,以及選自由空氣、臭氧及一包括氧化劑之水複合物組成之群組之氧化介質而形成。
  45. 如請求項38之方法,其中該半導體氮化層或該半導體氮氧化物具有在約0.1奈米與約25奈米之間的一厚度。
  46. 如請求項38之方法,其中該半導體氮化層或該半導體氮氧化物具有在約0.5奈米與約5奈米之間的一厚度。
  47. 如請求項38之方法,其中該單晶半導體處理基板具有在約500歐姆-釐米與約100000歐姆-釐米之間或在約1000歐姆-釐米與約100000歐姆-釐米之間的一體電阻率。
  48. 如請求項38之方法,其中該單晶半導體處理基板具有在約1000歐姆-釐米與約10000歐姆-釐米之間或在約2000歐姆-釐米與約10000歐姆-釐米之間的一體電阻率。
  49. 如請求項38之方法,其中該單晶半導體處理基板具有在約3000 歐姆-釐米與約10000歐姆-釐米之間或在約3000歐姆-釐米與約5000歐姆-釐米之間的一體電阻率。
  50. 如請求項38之方法,其中該單晶半導體處理基板包括在該單晶半導體處理基板之該前表面上之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層,其在大於約850℃之一溫度下在包括選自由氫氣、氯化氫、氯氣及其等之任何組合組成之該群組之該氣體之該環境氛圍中經退火,以藉此形成該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層。
  51. 如請求項38之方法,其中該單晶半導體處理基板包括在該單晶半導體處理基板之該前表面上之該半導體氧化層、該半導體氮化層、或該半導體氮氧化層,其在約850℃與約1000℃之間的一溫度下在包括選自由氫氣、氯化氫、氯氣及其等之任何組合組成之該群組之該氣體之該環境氛圍中經退火,以藉此形成該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層。
  52. 如請求項38之方法,其中該矽前驅體選自包括矽烷、三氯甲矽烷、二氯甲矽烷及其等之任何組合組成之該群組,且以至少約0.1微米/分鐘之一沉積速率沉積該多晶矽層。
  53. 如請求項38之方法,其中該矽前驅體選自包括矽烷、三氯甲矽烷、二氯甲矽烷及其等之任何組合組成之該群組,且以約0.1微米/分鐘至約2微米/分鐘之間之一沉積速率沉積該多晶矽層。
  54. 如請求項38之方法,其中該多晶矽層之沉積在具有小於3微米之一厚度之一多晶矽晶種層之沉積之後被中斷,且進一步其中該多晶矽晶種層在大於約1000℃之一溫度下退火。
  55. 如請求項38之方法,其中該多晶矽層具有在約0.1微米與約50微 米之間的一厚度。
  56. 如請求項38之方法,其中該多晶矽層具有在約0.1微米與約20微米之間的一厚度。
  57. 如請求項38之方法,其中該多晶矽層具有在約0.1微米與約10微米之間的一厚度。
  58. 如請求項38之方法,其中該多晶矽層具有在約0.5微米與約5微米之間的一厚度。
  59. 如請求項38之方法,其中該多晶矽層在約850℃與約1000℃之間的一溫度下沉積。
  60. 如請求項38之方法,其進一步包括在大於約1000℃之一溫度下使該經沉積多晶矽層退火。
  61. 如請求項38之方法,其進一步包括在約1000℃與約1100℃之間的一溫度下使該經沉積多晶矽層退火。
  62. 如請求項38之方法,其進一步包括拋光該經沉積多晶矽層至如由RMS 2x2 um2量測之具有小於約5埃之一表面粗糙度。
  63. 如請求項38之方法,進一步包括在於該單晶半導體施體基板之一前表面上使該多晶矽層與該介電層結合之前氧化該多晶矽層。
  64. 如請求項38之方法,其進一步包括在足以加強該半導體施體結構之該介電層與該單一半導體處理基板之該前表面介面接觸之與該多晶矽層介面接觸之該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層之間的該結合之一溫度及一持續時間下加熱該經結合結構。
  65. 如請求項38之方法,其中該單晶半導體施體基板包括一離子植入損壞層。
  66. 如請求項65之方法,其進一步包括機械地分裂在該單晶半導體 施體基板之該離子植入損壞層處之該經結合結構以藉此製備包括:該單晶半導體處理基板;該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層;該多晶矽層;與該多晶矽層接觸之該介電層;及具有該介電層之一單晶半導體器件層之一經分裂結構。
  67. 如請求項66之方法,其進一步包括在足以加強該單晶半導體器件層與該多晶矽層之間的該結合之一溫度及一持續時間下加熱該經分裂結構。
  68. 一種多層結構,其包括:一單晶半導體處理基板,其包括:兩個主要大致平行表面,其等之一者係該單晶半導體處理基板之一前表面且其等之另一者係該單晶半導體處理基板之一後表面;一圓周邊緣,其接合該單晶半導體處理基板之該前表面及該後表面;一中心平面,其在該單晶半導體處理基板之該前表面與該後表面之間;及一本體區域,其在該單晶半導體處理基板之該前表面與該後表面之間,其中該單晶半導體處理基板具有至少約500歐姆-釐米之一最小本體區域電阻率;與該單晶半導體處理基板之該前表面介面接觸之一經紋理化半導體氧化層、一經紋理化半導體氮化層、或一經紋理化半導體氮氧化層,其中該經紋理化半導體氧化層包括具有約5奈米與約1000奈米之間的大小之開孔、該經紋理化半導體氮化層包括具有約5奈米與約1000奈米之間的大小之開孔、或該經紋理化半導體氮氧化層包括具有約5奈米與約1000奈米之間的大小之開孔;一多晶矽層,其與該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層介面接觸; 一介電層,其與該多晶矽層介面接觸;及一單晶半導體器件層,其與該介電層介面接觸,其中該多層結構具有晶圓弓形,如藉由該半導體器件層之該前表面及/或該單晶半導體處理基板之該後表面上之至少三點而量測為小於約80微米。
  69. 如請求項68之多層結構,其中該單晶半導體處理基板包括矽,且該經紋理化半導體氧化層包括經紋理化二氧化矽。
  70. 如請求項68之多層結構,其中該單晶半導體處理基板包括矽,且該半導體氮化層包括氮化矽,或該半導體氮氧化層包括氮氧化矽。
  71. 如請求項68之多層結構,其中該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層具有在約0.1奈米與約25奈米之間的一厚度。
  72. 如請求項68之多層結構,其中該經紋理化半導體氧化層、該經紋理化半導體氮化層、或該經紋理化半導體氮氧化層具有在約0.5奈米與約5奈米之間的一厚度。
  73. 如請求項68之多層結構,其中該單晶半導體處理基板具有在約500歐姆-釐米與約100000歐姆-釐米之間的一體電阻率。
  74. 如請求項68之多層結構,其中該單晶半導體處理基板具有在約1000歐姆-釐米與約100000歐姆-釐米之間的一體電阻率。
  75. 如請求項68之多層結構,其中該單晶半導體處理基板具有在約1000歐姆-釐米與約10000歐姆-釐米之間的一體電阻率。
  76. 如請求項68之多層結構,其中該單晶半導體處理基板具有在約2000歐姆-釐米與約10000歐姆-釐米之間的一體電阻率。
  77. 如請求項68之多層結構,其中該單晶半導體處理基板具有在約3000歐姆-釐米與約10000歐姆-釐米之間的一體電阻率。
  78. 如請求項68之多層結構,其中該單晶半導體處理基板具有在約3000歐姆-釐米與約5000歐姆-釐米之間的一體電阻率。
  79. 如請求項68之多層結構,其中該多晶矽層具有在約0.1微米與約10微米之間的一厚度。
  80. 如請求項68之多層結構,其中該多晶矽層具有在約0.5微米與約5微米之間的一厚度。
  81. 如請求項68之多層結構,其中如藉由該半導體器件層之該前表面及/或該單晶半導體處理基板之該後表面上之至少三點而量測之該晶圓弓形係小於約60微米。
  82. 如請求項68之多層結構,其中如藉由該半導體器件層之該前表面及/或該單晶半導體處理基板之該後表面上之至少三點而量測之該晶圓弓形係小於約20微米。
TW105106562A 2015-03-03 2016-03-03 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法 TWI711067B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562127418P 2015-03-03 2015-03-03
US62/127,418 2015-03-03

Publications (2)

Publication Number Publication Date
TW201707051A TW201707051A (zh) 2017-02-16
TWI711067B true TWI711067B (zh) 2020-11-21

Family

ID=55755658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106562A TWI711067B (zh) 2015-03-03 2016-03-03 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法

Country Status (6)

Country Link
US (3) US10283402B2 (zh)
EP (3) EP3266038B1 (zh)
JP (2) JP6517360B2 (zh)
CN (1) CN107533953B (zh)
TW (1) TWI711067B (zh)
WO (1) WO2016140850A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533953B (zh) * 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
WO2016196060A1 (en) * 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
FR3037443B1 (fr) 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
US10622247B2 (en) * 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
EP3549162B1 (en) * 2016-12-05 2022-02-02 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
US10468486B2 (en) * 2017-10-30 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. SOI substrate, semiconductor device and method for manufacturing the same
JP7160943B2 (ja) * 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
CN112262467B (zh) * 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
JP6827442B2 (ja) * 2018-06-14 2021-02-10 信越半導体株式会社 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ
US20210183691A1 (en) * 2018-07-05 2021-06-17 Soitec Substrate for an integrated radiofrequency device, and process for manufacturing same
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
CN110875171A (zh) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 多晶硅功能层的制备方法
KR102357328B1 (ko) * 2018-12-20 2022-02-08 어플라이드 머티어리얼스, 인코포레이티드 도핑된 ⅳ족 재료들을 성장시키는 방법
FR3091010B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure
FR3098642B1 (fr) * 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3098985B1 (fr) * 2019-07-15 2022-04-08 Soitec Silicon On Insulator Procédé de collage hydrophile de substrats
CN110400743A (zh) * 2019-08-15 2019-11-01 上海新傲科技股份有限公司 多晶硅薄膜半导体衬底的制备方法
CA3159365A1 (en) * 2019-10-29 2021-05-06 Psiquantum, Corp. Method and system for formation of stabilized tetragonal barium titanate
JP7416935B2 (ja) * 2019-11-14 2024-01-17 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 半導体基板、その製造方法、及び半導体装置
US11469137B2 (en) * 2019-12-17 2022-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing process of an RF-SOI trapping layer substrate resulting from a crystalline transformation of a buried layer
JP7380179B2 (ja) * 2019-12-19 2023-11-15 株式会社Sumco 多層soiウェーハ及びその製造方法並びにx線検出センサ
JP7192757B2 (ja) * 2019-12-19 2022-12-20 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法並びにx線検出センサ
JP2021190660A (ja) * 2020-06-04 2021-12-13 株式会社Sumco 貼り合わせウェーハ用の支持基板
US20220115226A1 (en) * 2020-10-08 2022-04-14 Okmetic Oy Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
FR3117668B1 (fr) * 2020-12-16 2022-12-23 Commissariat Energie Atomique Structure amelioree de substrat rf et procede de realisation
JP2022150172A (ja) * 2021-03-26 2022-10-07 株式会社ディスコ ウエーハの貼り合わせ方法
TWI792295B (zh) 2021-05-04 2023-02-11 合晶科技股份有限公司 半導體基板及其製造方法
EP4287239A1 (en) * 2022-06-02 2023-12-06 Imec VZW A low loss semiconductor substrate
JP7529000B2 (ja) 2022-11-15 2024-08-06 株式会社Sumco 積層ウェーハの製造方法
WO2024115410A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.
WO2024115414A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2024115411A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
FR3146020A1 (fr) 2023-02-20 2024-08-23 Soitec Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108537A1 (en) * 2002-12-06 2004-06-10 Sandip Tiwari Scalable nano-transistor and memory using back-side trapping
US20090321873A1 (en) * 2008-06-30 2009-12-31 Bich-Yen Nguyen Low-cost substrates having high-resistivity properties and methods for their manufacture
US20100311232A1 (en) * 2009-06-08 2010-12-09 Hynix Semiconductor Inc. Method of Manufacturing Nonvolatile Memory Device
US20140084290A1 (en) * 2011-03-22 2014-03-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
FR2580673B1 (fr) * 1985-04-19 1987-09-25 Haond Michel Procede de fabrication sur un support isolant d'un film de silicium monocristallin oriente et a defauts localises
JPS6265317A (ja) * 1985-09-17 1987-03-24 Mitsubishi Electric Corp 半導体単結晶膜形成のためのウエハ構造
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPH0648686B2 (ja) * 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
US5189508A (en) * 1988-03-30 1993-02-23 Nippon Steel Corporation Silicon wafer excelling in gettering ability and method for production thereof
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
JP3171322B2 (ja) * 1997-03-11 2001-05-28 日本電気株式会社 Soi基板およびその製造方法
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6268068B1 (en) 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
US6479166B1 (en) * 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6204205B1 (en) * 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6743662B2 (en) 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
JP4949014B2 (ja) 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
US7005160B2 (en) * 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
US20070032040A1 (en) 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
KR101495153B1 (ko) 2007-06-01 2015-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작 방법 및 반도체장치
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Soiウェーハ、その製造方法および半導体装置の製造方法
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US20110174362A1 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
JP5836931B2 (ja) 2010-03-26 2015-12-24 テルモ株式会社 留置針組立体
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
EP2656388B1 (en) 2010-12-24 2020-04-15 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP6228462B2 (ja) 2011-03-16 2017-11-08 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドMemc Electronic Materials,Incorporated ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
WO2015119742A1 (en) 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
JP6118757B2 (ja) * 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6179530B2 (ja) * 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN107533953B (zh) * 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US9716136B1 (en) * 2016-03-16 2017-07-25 Globalfoundries Inc. Embedded polysilicon resistors with crystallization barriers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108537A1 (en) * 2002-12-06 2004-06-10 Sandip Tiwari Scalable nano-transistor and memory using back-side trapping
US20090321873A1 (en) * 2008-06-30 2009-12-31 Bich-Yen Nguyen Low-cost substrates having high-resistivity properties and methods for their manufacture
US20100311232A1 (en) * 2009-06-08 2010-12-09 Hynix Semiconductor Inc. Method of Manufacturing Nonvolatile Memory Device
US20140084290A1 (en) * 2011-03-22 2014-03-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications

Also Published As

Publication number Publication date
CN107533953A (zh) 2018-01-02
US20200126848A1 (en) 2020-04-23
JP2018507562A (ja) 2018-03-15
US10784146B2 (en) 2020-09-22
EP3367424B1 (en) 2022-10-19
JP6517360B2 (ja) 2019-05-22
EP4120320A1 (en) 2023-01-18
WO2016140850A1 (en) 2016-09-09
US10658227B2 (en) 2020-05-19
EP3367424A1 (en) 2018-08-29
US20190096745A1 (en) 2019-03-28
EP3266038B1 (en) 2019-09-25
CN107533953B (zh) 2021-05-11
JP6796162B2 (ja) 2020-12-02
US10283402B2 (en) 2019-05-07
JP2019153797A (ja) 2019-09-12
EP3266038A1 (en) 2018-01-10
US20180233400A1 (en) 2018-08-16
TW201707051A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
TWI758133B (zh) 製備多層結構的方法
US20190013235A1 (en) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US20160071959A1 (en) Method of manufacturing high resistivity silicon-on-insulator substrate
US20240258155A1 (en) Methods of manufacturing semiconductor-on-insulator wafers having charge trapping layers with controlled stress