JP6228462B2 - ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 - Google Patents
ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 Download PDFInfo
- Publication number
- JP6228462B2 JP6228462B2 JP2013558114A JP2013558114A JP6228462B2 JP 6228462 B2 JP6228462 B2 JP 6228462B2 JP 2013558114 A JP2013558114 A JP 2013558114A JP 2013558114 A JP2013558114 A JP 2013558114A JP 6228462 B2 JP6228462 B2 JP 6228462B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- handle
- handle wafer
- resistivity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012212 insulator Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims description 225
- 239000002019 doping agent Substances 0.000 claims description 218
- 239000001301 oxygen Substances 0.000 claims description 158
- 229910052760 oxygen Inorganic materials 0.000 claims description 158
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 156
- 238000000034 method Methods 0.000 claims description 140
- 238000000137 annealing Methods 0.000 claims description 62
- 239000002344 surface layer Substances 0.000 claims description 62
- 230000015572 biosynthetic process Effects 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 230000007423 decrease Effects 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 21
- 238000009828 non-uniform distribution Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000002349 favourable effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 539
- 238000009792 diffusion process Methods 0.000 description 55
- 239000000370 acceptor Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- 238000000926 separation method Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 208000031481 Pathologic Constriction Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Chemical group 0.000 description 1
- 229910052734 helium Chemical group 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本出願は米国仮特許出願第61/453,409号(2011年3月16出願)、米国仮特許出願第61/545,891号(2011年10月11日出願)の優先権を主張し、参照することによりその両方が本明細書に取り込まれる。
p型ハンドルウエハ内の高抵抗率領域は、ウエハ内の酸素濃度(すなわち酸素に起因するサーマルドナーの形成)およびp型ドーパントの濃度に依存する2つの方法のうちの少なくとも1つにより形成されてもよい。p型ドーパントはハンドルウエハ内の電子アクセプタとして機能する。その結果、以下の方法により、補償(compensation)はウエハ内で達成される。(1)ウエハ内にサーマルドナーを形成するためのテンプレート(template)として機能する酸素プロファイルを作ることにより補償は達成される。酸素プロファイルを形成したウエハが、サーマルドナーを引き起こすアニールにさらされると、テンプレートに従ってサーマルドナーは形成され、電子アクセプタと結合し、それにより抵抗率プロファイルに影響をおよぼす。いくつかの実施形態では、(サーマルドナー形成前の酸素の内方拡散または外方拡散により操作される)ウエハ内のサーマルドナープロファイルは、サーマルドナーの数が、ウエハの厚み内部のある点で実質的にドーパントアクセプタ(すなわちp型ドーパント)の数に等しくなるようになり、および/または(2)n型ドーパント(そして、存在するときはサーマルドナーも)の数が実質的にドーパントアクセプタに等しくなるように、ウエハはn型ドーパントでドープされる。
n型出発ハンドルウエハ(すなわち、バルク全体に渡ってn型のドーパントを備えたウエハ)は、補償によって高抵抗率領域を作るようにウエハのサーマルドナープロファイルを単独で操作できないので、p型の出発ハンドルウエハとは異なる。高抵抗率領域は、1つ以上のp型ドーパントによってウエハをドーピングすることにより、n型の出発ウエハ内に形成されてもよい。例えば図9に示すように、ハンドルウエハは、出発時のn型のドーパント濃度(Nd)と、サーマルドナーの数(NTD)とを有する。図10に示されるように、高抵抗率領域は、多数のp型のドーパント(Na)を、ウエハの表面を通してウエハにドーピングすることにより、図9のハンドルウエハ内に形成されてもよい。p型のドーパントは、n型のハンドルウエハ内に、ウエハの抵抗率が増加する高い補償領域を作り出すpn接合の形成をもたらす。
上述のように、本開示のいくつかの実施形態では、出発ハンドルウエハへの酸素の内方拡散または外方拡散は、その抵抗率プロファイルに影響を及ぼすのに望ましい。これに関して、酸素の内方拡散および外方拡散を達成するように、当業者に知られたいくつかの方法が使用されてもよい。本開示のいくつかの実施形態では、酸素の内方拡散または外方拡散は、さらに後述するように、酸素の内方拡散または外方拡散に都合のよい一連の処理条件の下で、ウエハをアニールすることにより達成される。
上述のように、p型の出発ハンドルウエハは、多くの補償領域を形成するように、その前面を通して多数のn型のドーパントでドープされてもよく、ハンドルウエハまたはn型の出発ハンドルウエハの表層内のpn接合は、当該接合およびその結果としての高抵抗率領域を形成するように、多数のp型のドーパントでドープされてもよい。当業者にとって既知の任意の数の技術を利用して、ハンドルウエハに第2型のドーパントをドープしてもよい。例えば、出発ハンドルウエハは、ハンドルウエハの前面に適用されるドーパント原子の注入(implantation)または“ドライブイン(driving in)”によってドープされてもよい。ドーパント原子は、ウエハの前面にドーパント原子を含む溶液に接触させることにより、もしくは液体金属ドーパントに接触させることにより、またはスパッタリングにより、ウエハの表面に適用されてもよい。適用したら、バルク内のドーパントの平衡溶解度が第2型のドーパントの濃度を超える温度まで、ウエハをアニールすることにより、第2型のドーパントがウエハにドライブインされてもよい。典型的なドーパント(例えば、ホウ素またはリン)については、ドライブインアニールは、少なくとも約900℃、少なくとも約1,000℃または少なくとも約1,100℃の温度で実行されてもよく、アニールの時間は少なくとも約15分間、少なくとも約30分間または少なくとも約1時間であってもよい。特定される温度およびアニール時間は単なる例示であり、他の温度およびアニール時間が制限無く用いられてもよいことに留意するべきである。
実施例1に従って調製された、いくつかのハンドルウエハの抵抗率プロファイルは、図11に示される。図11に示されるように、本開示のいくつかの実施形態よれば、ハンドルウエハは、ピーク抵抗率(Rpeak)がハンドルウエハの前面から離れて生じる抵抗率プロファイルを有する。しかし図11の抵抗率プロファイルは単なる例示であり、本開示の他の実施形態では、ウエハの表面においてピークが生じることを理解すべきである。表面から離れてピークが生じる実施形態では、Rpeakは表面(またはSOIウエハに組み込まれた場合には誘電体−ハンドル界面)から少なくとも約0.1μm、または表面から少なくとも約1μm、もしくは少なくとも約2μmで生じてもよい(例えば、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μmまたは約1μmから約5μm)。本開示のいくつかの実施形態では、ピーク抵抗率(Rpeak)は少なくとも約1,000ohm−cmであり、または他の実施形態においては少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cmもしくは少なくとも約25,000ohm−cmである(例えば、約1,000ohm−cmから約100,000ohm−cm、約1,000ohm−cmから約50,000ohm−cm、約1,000ohm−cmから約25,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cm)。
様々な実施形態における上述のハンドルウエハは、当業者に知られたいずれかのSOI構造体を形成するための方法に従ってSOI構造体に組み込みまれる。これに関して、当然ながら上述の1つ以上の処理工程がSOI製造方法の一部を形成してもよいことが理解されるべきである(例えば、サーマルドナー形成アニール、ドーパントの“ドライブイン”アニール等)。SOI構造体を形成するための例示的な方法は、ウエハ貼り合わせ工程(例えば、ドナーとハンドルウエハの少なくとも一方の表面に取り付けられた誘電体層と貼り合わせることと、エッチングおよび/または研磨、または切断によりドナーウエハの一部を除去すること)、および高温のアニールにより埋め込み酸素層に変換される損傷領域を形成するように酸素イオンがバルクシリコン基質に埋め込まれるSIMOX工程を含む。
これに関して、SOI構造体および上述のハンドルウエハが電子デバイスに取り込まれてもよく、高周波(RF)装置の製造にとりわけよく適していることを理解されるべきである。そのような電子デバイス(例えば、RF装置)は、シリコンデバイス層、誘電体層(例えば、埋め込み酸化層)およびハンドルウエハの少なくとも1つを通して形成される溝(trench)および/または接点(contacts)を有してもよい。さらに、接点および/またはゲート構造は、そのようなデバイスの製品内のシリコン層の表面上に形成されてもよい。デバイス製造方法自体が、上述の抵抗率プロファイルを備えるハンドルウエハを調製するための工程の部分を形成してもよい(例えば、サーマルドナー形成アニールおよび/またはドーパントの“ドライブイン”アニールがデバイス製造方法の一部分であってもよい)ことが理解されるべきである。あるいは、ハンドルウエハは、デバイス(例えば、RFデバイス)製造方法に先立って所望の抵抗率を有していてもよい。上述の抵抗率プロファイルは備えるハンドルウエハを有するSOI構造体上に作られるデバイスは、低減された信号歪み、周波数応答および/または電力損失を特徴としてもよい。
2つのハンドルウエハが調製され、拡がり抵抗プロファイル(SRP)がそれぞれのウエハに対して決定された。抵抗率プロファイルが変わる工程をウエハが受ける前は、それぞれのハンドルウエハはn型ウエハであった。ハンドルウエハの抵抗率プロファイルを変え、ほぼ完全に補償された領域またはpn接合(すなわち、ピーク抵抗率を備える高抵抗率領域)をハンドルウエハの表層内に作るように、それぞれのn型ウエハは、p型の表面不純物および/または酸素の外方拡散もしくは内方拡散処理(サーマルドナー形成アニールを伴う)に曝された。当然ながら、図11の最も高いピークを備えるプロファイルと、最も低いピークを備えるプロファイルは同じウエハであったが、SRPは2回計測された(一方のSRPは社内で決定され、もう一方は外部の実験室により決定された)。
いくつかのハンドルウエハの抵抗率プロファイルが、図15および16(凡例にラベル無し)に点線により示される。いくつかのパラメータ(バルク酸素およびpn接合のp型およびn型側の抵抗率)は、ハンドルウエハの抵抗率プロファイルの生産(production)を示すようにモデル化された。これらのパラメータは、ウエハ内のドーパントと酸素のプロファイルに基づいてモデル化された。酸素の外方拡散処理およびサーマルドナー形成アニールを受け、アニール前にその表面でアルミニウム(第2のp型ドーパント)を含む、p型ウエハ(ホウ素でドープされた)の抵抗率プロファイルが図15に示される。格子間酸素の初期濃度は7ppmaであった。アニールに先立って、p型の出発ハンドルウエハは約4,000ohm−cmの抵抗率を有した。酸素の外方拡散処理は、1125℃で4時間(すなわち、典型的なSOI平滑化アニールのアニール状態)実行された(すなわち、シュミレーションされた)。サーマルドナー形成アニールは460℃で2時間実行された。ウエハの表面でのアルミニウム濃度は3×1012atoms/cm3であった。酸素の外方拡散のアニールの間(すなわち、外方拡散のアニールおよびドライブインアニールは同じアニール工程の間に起こった)、アルミニウムはウエハに“ドライブインされた”。
第1態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが軸と、半径と、前面と、後面および前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面が前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、をさらに含み、前記ハンドルウエハは前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、前記ピーク抵抗率から前記バルク層に向かって概ね低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、ハンドルウエハが第1型のドーパントでドープされ、第1型のドーパントがp型またはn型のドーパントのいずれかである、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、
(1)前記ハンドルウエハ内の酸素の不均一な分布を形成するように前記ハンドルウエハの内に、またはハンドルウエハの外に、のいずれかに酸素を拡散し、不均一なサーマルドナーの分布を形成するために、不均一な酸素の分布を有する前記ウエハをアニールすること、および
(2)p型またはn型のドーパントのいずれかであり、かつ前記第1型とは異なる型である第2型のドーパントを、前記ハンドルウエハの前記表層にドープすること
の少なくとも1つによりハンドルウエハの表層内に高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程であって、前記ドナーウエハとハンドルウエハが前記誘電体層によって前記軸に沿って分離され、前記誘電体層が前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前面との間にハンドル−誘電体界面を形成し、前記張り合わせウエハが、前記ドナー−誘電体界面、前記ハンドル−誘電体界面またはそれら2つの界面の間の前記誘電体層内、のいずれかに位置する貼り合わせ界面を含む、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程と、
シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせたウエハから取り除く工程と、
を含む方法。
第2態様:
前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する第1態様に記載の方法。
第3態様:
前記高抵抗率を形成する前に、前記ハンドルウエハが少なくとも50ohm−cmのバルク抵抗率を有する、第1または第2態様に記載の方法。
第4態様:
サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、第1〜第3態様のいずれかに記載の方法。
第5態様:
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること;および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。
第6態様:
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること;
p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること;
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。
第7態様:
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること;
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。
第8態様:
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること;
p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること;および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。
第9態様:
p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること、から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。
第10態様:
第2型のドーパントがp型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型であり、第1型のドーパントがp型で第2型のドーパントがn型であり、前記ハンドルウエハにその前面を通して前記第2型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。
第11態様:
第2型のドーパントがp型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型であり、第1型のドーパントがn型で第2型のドーパントがp型であり、前記ハンドルウエハにその前面を通して前記第2型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。
第12態様:
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが前記SOI製造方法の一部分である、第1〜第3態様のいずれかに記載の方法。
第13態様:
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが高周波装置製造方法の一部分である、第1〜第3態様のいずれかに記載の方法。
第14態様:
前記ピーク抵抗率Rpeakが、前記ハンドル−誘電体界面から少なくとも約0.1μm、または前記ハンドル−誘電体界面から少なくとも約1μm、少なくとも約2μm、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μm、もしくは約1μmから約5μmで生じる、第1〜第13態様のいずれかに記載の方法。
第15態様:
Rpeakが少なくとも約1000ohm−cmである第1〜第14態様のいずれかに記載の方法。
第16態様:
前記バルク層が平均抵抗率Rbulkを有し、Rbulkに対するRpeakの比率が少なくとも約2:1、または少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1もしくは約3:1から約25:1である、第1〜第15態様のいずれかに記載の方法。
第17態様:
前記バルク層が平均抵抗率Rbulkを有し、前記Rpeakと前記Rbulkとの抵抗率の差が少なくとも約1,000ohm−cm、または少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmもしくは約5,000ohm−cmから約25,000ohm−cmである、第1〜第16態様のいずれかに記載の方法。
第18態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、RHDに対するRpeakの比率が少なくとも約2:1、または少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1もしくは約3:1から約25:1である、第1〜第17態様のいずれかに記載の方法。
第19態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記Rpeakと前記RHDとの抵抗率の差が少なくとも約1,000ohm−cm、または少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmもしくは約5,000ohm−cmから約25,000ohm−cmである、第1〜第18態様のいずれかに記載の方法。
第20態様:
前記バルク層が平均抵抗率Rbulkを有し、前記高抵抗率領域が前記高抵抗率領域の全体にわたって前記バルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約1μm、または少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μm、少なくとも約25μm、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmもしくは約10μmから約50μmの厚さDresを有する、第1〜第19態様のいずれかに記載の方法。
第21態様:
第1〜第20態様のいずれかに方法に従ってSOI構造体を形成する工程と、前記SOI構造体上に高周波装置を形成するように前記SOI構造体にさらなる処理を行う工程とを含む、高周波装置を調製する方法。
第22態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在する高抵抗率領域を含む表層、および前記表層から前記後面に向かって延在するバルク層を含み、前記ハンドルウエハは、前記高抵抗率領域内にピーク抵抗率が存在する抵抗率プロファイルを有し、前記抵抗率が概して前記ピーク抵抗率から前記ハンドル−誘電体界面に向かって低下し、かつ前記ピーク抵抗率から前記バルク層に向かって低下し、前記ピーク抵抗率が前記ハンドル−誘電体界面から少なくとも0.1μmで生じる、シリコン・オン・インシュレータ構造体。
第23態様:
Rpeakが少なくとも約1000ohm−cmである、第22態様に記載のシリコン・オン・インシュレータ構造体。
第24態様:
Rpeakが前記ハンドル−誘電体界面から15μm未満で生じる、第22または第23態様に記載のシリコン・オン・インシュレータ構造体。
第25態様:
前記Rpeakが前記ハンドル−誘電体界面から少なくとも約1μm、または前記ハンドル−誘電体界面から少なくとも約2μm、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μmもしくは約1μmから約5μmで生じる、第22または第23態様に記載のシリコン・オン・インシュレータ構造体。
第26態様:
前記バルク層が平均抵抗率Rbulkを有し、Rbulkに対するRpeakの比率が少なくとも約2:1、少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1である、第22〜第25態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第27態様:
前記バルク層が平均抵抗率Rbulkを有し、前記Rpeakと前記Rbulkとの抵抗率の差が、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cmである、第22〜第26態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第28態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、RHDに対するRpeakの比率が少なくとも約2:1、少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1である、第22〜第27態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第29態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記Rpeakと前記RHDとの抵抗率の差が、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cmである、第22〜第28態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第30態様:
第22〜第29態様のいずれかのSOI構造体の少なくとも一部を含む高周波装置。
第31態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハは、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在する高抵抗率領域を含む表層と、平均抵抗率Rbulkを有し前記表層から前記後面に向かって延在するバルク層とを含み、前記高抵抗率領域が前記高抵抗率領域の全体にわたってバルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域は、軸方向に測定したときに、少なくとも約1μmの厚さDresを有する、シリコン・オン・インシュレータ構造体。
第32態様:
前記高抵抗率領域の前記厚さDresが、少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μm、少なくとも約25μm、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmまたは約10μmから約50μmである、第31態様に記載のシリコン・オン・インシュレータ構造体。
第33態様:
第31または第32態様に記載のSOI構造体の少なくとも一部を含む高周波装置。
第34態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在し、表層がその中にpn接合を有し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第1型のドーパントを含み、第1型のドーパントがp型またはn型のドーパントのいずれかであり、前記ハンドルウエハが第2型のドーパントを含み、第2型のドーパントがp型またはn型のドーパントのいずれかで、第1型のドーパントと異なる型であり;第2型のドーパントが前記ハンドルウエハの前記表層に、または表層付近にピーク濃度を有し、前記前面における第2型のドーパントの前記濃度が前記ハンドルウエハ内の第1型のドーパントの前記平均濃度を超え、前記第2型のドーパントの前記濃度が概して前記ハンドルウエハの前記前面から前記バルク層に向かって低下し、表層内の点P equal において前記第2型の前記ドーパントの前記濃度は前記第1型の前記ドーパントの前記濃度に実質的に等しく、P equal からバルク層に向かって、前記第2型の前記ドーパントの前記濃度は前記第1型の前記ドーパントの前記濃度より低い、シリコン・オン・インシュレータ構造体。
第35態様:
Pequalが前記pn接合が生じる点である、第34態様に記載のシリコン・オン・インシュレータ構造体。
第36態様:
前記表層がサーマルドナーを含み、かつPequalと異なる点においてpn接合が生じる、第34態様に記載のシリコン・オン・インシュレータ構造体。
第37態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第1型のドーパントを含み、第1型のドーパントがp型またはn型のドーパントのいずれかであり、前記ハンドルウエハは、当該ハンドルウエハがその後のサーマルドナー形成アニールに際して前記表層内にpn接合を形成することができるように、前記表層内に酸素濃度プロファイルを有する、シリコン・オン・インシュレータ構造体。
第38態様:
前記シリコン・オン・インシュレータ構造体が第2型のドーパントを含み、前記第2型のドーパントがp型またはn型のドーパントのいずれかであり、前記第1型のドーパントと異なる型であり、前記第2型のドーパントの前記濃度が、前記第2型のドーパントの不純物準位を上回らない、第37態様に記載のシリコン・オン・インシュレータ構造体。
Claims (21)
- ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さDslで延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがp型のドーパントでドープされる、ハンドルウエハを選択する工程と、
前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ内に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の2つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
を含む方法。 - 前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する請求項1に記載の方法。
- 前記高抵抗率領域を形成する前に、前記ハンドルウエハが少なくとも50ohm−cmのバルク抵抗率を有する、請求項1または2に記載の方法。
- サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、請求項1〜3のいずれか1項に記載の方法。
- 前記ハンドルウエハの内部にその前面を通じて酸素を拡散すること;および
酸素を凝集させ、サーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られている、請求項1〜3のいずれか1項に記載の方法。 - 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの内部に酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、サーマルドナー形成アニールがシリコン・オン・インシュレータ構造体の製造方法の一部分または高周波装置製造方法の一部分である、請求項1〜3のいずれか1項に記載の方法。
- ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがp型のドーパントでドープされる、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ外に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程であって、ここで、
酸素を外へ拡散する工程の前に、酸化層が前記ハンドルウエハの前記前面上に形成されている前記高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の2つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
を含む方法。 - ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがn型のドーパントでドープされる、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ外に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程であって、ここで、
酸素を外へ拡散する工程の前に、酸化層が前記ハンドルウエハの前記前面上に形成されており、
p型のドーパントを前記ハンドルウエハにドーピングすることにより、前記高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の2つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
を含む方法。 - 前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する請求項7または8に記載の方法。
- 前記高抵抗率領域を形成する前に、前記ハンドルウエハが少なくとも50ohm−cmのバルク抵抗率を有する、請求項7〜9のいずれか1項に記載の方法。
- サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、請求項7〜10のいずれか1項に記載の方法。
- 前記ハンドルウエハの外側にその前面を通じて酸素を拡散することであって、酸素を外に拡散する前に、酸化層が前記ハンドルウエハの前記前面上に形成され、前記酸化層が前記誘電体層であること;
酸素を凝集させ、サーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られている、請求項7に記載の方法。 - 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの外側に酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、サーマルドナー形成アニールがシリコン・オン・インシュレータ構造体の製造方法の一部分または高周波装置製造方法の一部分である、請求項7〜10のいずれか1項に記載の方法。
- 前記ピーク抵抗率(Rpeak )が、前記ハンドル−誘電体界面から少なくとも約0.1μmで生じる、請求項1〜13のいずれか1項に記載の方法。
- 前記ピーク抵抗率(Rpeak )が少なくとも約1000ohm−cmである請求項1〜14のいずれか1項に記載の方法。
- 前記バルク層が平均抵抗率Rbulkを有し、前記バルク層の平均抵抗率Rbulkに対する前記ピーク抵抗率(Rpeak )の比率が少なくとも約2:1である、請求項1〜15のいずれか1項に記載の方法。
- 前記バルク層が平均抵抗率Rbulkを有し、前記ピーク抵抗率(Rpeak)と前記バルク層の平均抵抗率Rbulkとの抵抗率の相違が少なくとも約1,000ohm−cmである、請求項1〜16のいずれか1項に記載の方法。
- 前記ハンドル−誘電体界面において、前記ハンドルウエハが抵抗率RHDを有し、前記ハンドルウエハの抵抗率RHDに対する前記ピーク抵抗率(Rpeak )の比率が少なくとも約2:1である、請求項1〜17のいずれか1項に記載の方法。
- 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記ピーク抵抗率(Rpeak )と前記ハンドルウエハの抵抗率RHDとの抵抗率の相違が少なくとも約1,000ohm−cmである、請求項1〜18のいずれか1項に記載の方法。
- 前記バルク層が平均抵抗率Rbulkを有し、前記高抵抗率領域は、前記高抵抗率領域の全体にわたって、前記バルク層の平均抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約1μmの厚さDresを有する、請求項1〜18のいずれか1項に記載の方法。
- 請求項1〜20のいずれか1項の方法に従ってシリコン・オン・インシュレータ構造体を形成する工程と、前記シリコン・オン・インシュレータ構造体上に高周波装置を形成するように前記シリコン・オン・インシュレータ構造体にさらなる処理を行う工程とを含む、高周波装置を調製する方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161453409P | 2011-03-16 | 2011-03-16 | |
US61/453,409 | 2011-03-16 | ||
US201161545891P | 2011-10-11 | 2011-10-11 | |
US61/545,891 | 2011-10-11 | ||
PCT/US2012/028920 WO2012125632A1 (en) | 2011-03-16 | 2012-03-13 | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014512091A JP2014512091A (ja) | 2014-05-19 |
JP2014512091A5 JP2014512091A5 (ja) | 2017-05-18 |
JP6228462B2 true JP6228462B2 (ja) | 2017-11-08 |
Family
ID=45955089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558114A Active JP6228462B2 (ja) | 2011-03-16 | 2012-03-13 | ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US20120235283A1 (ja) |
EP (1) | EP2686878B1 (ja) |
JP (1) | JP6228462B2 (ja) |
KR (1) | KR101870476B1 (ja) |
CN (1) | CN103430298B (ja) |
TW (1) | TWI550834B (ja) |
WO (1) | WO2012125632A1 (ja) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011113549B4 (de) * | 2011-09-15 | 2019-10-17 | Infineon Technologies Ag | Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper |
US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
US8884427B2 (en) * | 2013-03-14 | 2014-11-11 | Invensas Corporation | Low CTE interposer without TSV structure |
US9209069B2 (en) * | 2013-10-15 | 2015-12-08 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity |
US9768056B2 (en) * | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
FI130149B (en) * | 2013-11-26 | 2023-03-15 | Okmetic Oyj | High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device |
US10079170B2 (en) | 2014-01-23 | 2018-09-18 | Globalwafers Co., Ltd. | High resistivity SOI wafers and a method of manufacturing thereof |
US20150294868A1 (en) * | 2014-04-15 | 2015-10-15 | Infineon Technologies Ag | Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms |
US9853133B2 (en) * | 2014-09-04 | 2017-12-26 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity silicon-on-insulator substrate |
US10312134B2 (en) | 2014-09-04 | 2019-06-04 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
US10381260B2 (en) | 2014-11-18 | 2019-08-13 | GlobalWafers Co., Inc. | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
CN107533953B (zh) | 2015-03-03 | 2021-05-11 | 环球晶圆股份有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
WO2016149113A1 (en) | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
CN114496732B (zh) | 2015-06-01 | 2023-03-03 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
WO2016196060A1 (en) | 2015-06-01 | 2016-12-08 | Sunedison Semiconductor Limited | A method of manufacturing semiconductor-on-insulator |
DE102015211087B4 (de) * | 2015-06-17 | 2019-12-05 | Soitec | Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates |
JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
JP6545608B2 (ja) * | 2015-11-30 | 2019-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2019501524A (ja) * | 2015-12-04 | 2019-01-17 | ザ・シランナ・グループ・プロプライエタリー・リミテッドThe Silanna Group Pty Limited | 絶縁体上半導体基板 |
US9806025B2 (en) * | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
US10622247B2 (en) | 2016-02-19 | 2020-04-14 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a buried high resistivity layer |
US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
US10468294B2 (en) | 2016-02-19 | 2019-11-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
US11114332B2 (en) | 2016-03-07 | 2021-09-07 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
US10026642B2 (en) | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
EP3758050A1 (en) | 2016-03-07 | 2020-12-30 | GlobalWafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
FR3049763B1 (fr) * | 2016-03-31 | 2018-03-16 | Soitec | Substrat semi-conducteur sur isolant pour applications rf |
US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
SG11201810486VA (en) | 2016-06-08 | 2018-12-28 | Globalwafers Co Ltd | High resistivity single crystal silicon ingot and wafer having improved mechanical strength |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
US20180030615A1 (en) * | 2016-07-28 | 2018-02-01 | Sunedison Semiconductor Limited (Uen201334164H) | Methods for producing single crystal silicon ingots with reduced seed end oxygen |
EP3288067B1 (en) | 2016-08-25 | 2021-10-27 | IMEC vzw | Method for transferring a group iii-iv semiconductor active layer |
EP3533081B1 (en) * | 2016-10-26 | 2021-04-14 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
EP3549162B1 (en) | 2016-12-05 | 2022-02-02 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator structure and method of manufacture thereof |
EP3653761B1 (en) | 2016-12-28 | 2024-02-28 | Sunedison Semiconductor Limited | Silicon wafers with intrinsic gettering and gate oxide integrity yield |
US20180182665A1 (en) | 2016-12-28 | 2018-06-28 | Invensas Bonding Technologies, Inc. | Processed Substrate |
SG10201913357QA (en) | 2017-02-10 | 2020-02-27 | Globalwafers Co Ltd | Methods for assessing semiconductor structures |
US10879212B2 (en) * | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
EP3989272A1 (en) | 2017-07-14 | 2022-04-27 | Sunedison Semiconductor Limited | Method of manufacture of a semiconductor on insulator structure |
CN109935626A (zh) * | 2017-12-17 | 2019-06-25 | 微龛(北京)半导体科技有限公司 | 一种绝缘层上硅总剂量效应版图加固技术 |
JP7160943B2 (ja) | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
CN112262467B (zh) | 2018-06-08 | 2024-08-09 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
WO2020010265A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
WO2020010136A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
US10943813B2 (en) * | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
US20200075533A1 (en) | 2018-08-29 | 2020-03-05 | Invensas Bonding Technologies, Inc. | Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes |
WO2020150159A1 (en) | 2019-01-14 | 2020-07-23 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US12080672B2 (en) | 2019-09-26 | 2024-09-03 | Adeia Semiconductor Bonding Technologies Inc. | Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive |
FR3106019B1 (fr) * | 2020-01-07 | 2021-12-10 | Soitec Silicon On Insulator | Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences |
US11271079B2 (en) * | 2020-01-15 | 2022-03-08 | Globalfoundries U.S. Inc. | Wafer with crystalline silicon and trap rich polysilicon layer |
FR3108774B1 (fr) * | 2020-03-27 | 2022-02-18 | Soitec Silicon On Insulator | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic |
US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
CN112582332A (zh) * | 2020-12-08 | 2021-03-30 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
CN113109625A (zh) * | 2021-04-07 | 2021-07-13 | 上海新昇半导体科技有限公司 | 硅片导电类型的判定方法 |
TWI768957B (zh) | 2021-06-08 | 2022-06-21 | 合晶科技股份有限公司 | 複合基板及其製造方法 |
CN114664657A (zh) * | 2021-10-29 | 2022-06-24 | 中国科学院上海微系统与信息技术研究所 | 一种晶圆表面处理方法 |
CN114334792A (zh) * | 2021-10-29 | 2022-04-12 | 上海新昇半导体科技有限公司 | Soi结构的半导体硅晶圆及其制备方法 |
WO2024097891A2 (en) * | 2022-11-04 | 2024-05-10 | Murata Manufacturing Co., Ltd. | Methods for maintaining stable high resistivity of soi wafers |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278766A (ja) * | 1989-04-19 | 1990-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US5024723A (en) | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
US5376579A (en) | 1993-07-02 | 1994-12-27 | The United States Of America As Represented By The Secretary Of The Air Force | Schemes to form silicon-on-diamond structure |
JPH07106512A (ja) | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたsimox処理方法 |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Soiウエーハの製造方法 |
JP2000100676A (ja) * | 1998-07-23 | 2000-04-07 | Canon Inc | 半導体基板とその作製方法 |
TW444266B (en) * | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
US7132309B2 (en) * | 2003-04-22 | 2006-11-07 | Chien-Min Sung | Semiconductor-on-diamond devices and methods of forming |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US6743662B2 (en) * | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
US7112509B2 (en) * | 2003-05-09 | 2006-09-26 | Ibis Technology Corporation | Method of producing a high resistivity SIMOX silicon substrate |
US20070032040A1 (en) * | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
JP3985768B2 (ja) * | 2003-10-16 | 2007-10-03 | 株式会社Sumco | 高抵抗シリコンウェーハの製造方法 |
EP1901345A1 (en) | 2006-08-30 | 2008-03-19 | Siltronic AG | Multilayered semiconductor wafer and process for manufacturing the same |
US7883990B2 (en) * | 2007-10-31 | 2011-02-08 | International Business Machines Corporation | High resistivity SOI base wafer using thermally annealed substrate |
FR2933233B1 (fr) | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat de haute resistivite bon marche et procede de fabrication associe |
US8089126B2 (en) | 2009-07-22 | 2012-01-03 | International Business Machines Corporation | Method and structures for improving substrate loss and linearity in SOI substrates |
US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
-
2012
- 2012-03-13 JP JP2013558114A patent/JP6228462B2/ja active Active
- 2012-03-13 KR KR1020137024403A patent/KR101870476B1/ko active IP Right Grant
- 2012-03-13 CN CN201280013586.4A patent/CN103430298B/zh active Active
- 2012-03-13 EP EP12714425.1A patent/EP2686878B1/en active Active
- 2012-03-13 WO PCT/US2012/028920 patent/WO2012125632A1/en active Application Filing
- 2012-03-13 US US13/419,137 patent/US20120235283A1/en not_active Abandoned
- 2012-03-13 US US13/419,139 patent/US8846493B2/en active Active
- 2012-03-15 TW TW101108941A patent/TWI550834B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20140019350A (ko) | 2014-02-14 |
TWI550834B (zh) | 2016-09-21 |
CN103430298A (zh) | 2013-12-04 |
US8846493B2 (en) | 2014-09-30 |
EP2686878B1 (en) | 2016-05-18 |
EP2686878A1 (en) | 2014-01-22 |
US20120235283A1 (en) | 2012-09-20 |
TW201241994A (en) | 2012-10-16 |
KR101870476B1 (ko) | 2018-06-22 |
WO2012125632A1 (en) | 2012-09-20 |
CN103430298B (zh) | 2016-03-16 |
JP2014512091A (ja) | 2014-05-19 |
US20120238070A1 (en) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6228462B2 (ja) | ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 | |
JP2014512091A5 (ja) | ||
TWI698907B (zh) | 貼合式soi晶圓的製造方法 | |
US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
JP4552856B2 (ja) | Soiウェーハの作製方法 | |
JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
TWI355711B (en) | Method of producing simox wafer | |
JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2007125771A1 (ja) | Soiウエーハの製造方法 | |
US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
JP4624812B2 (ja) | Soiウエーハの製造方法 | |
EP1965413B1 (en) | Method for manufacturing soi substrate | |
JP2008187165A (ja) | 半導体基板の製造方法 | |
TWI549192B (zh) | Method of manufacturing wafers | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008159692A (ja) | 半導体基板の製造方法 | |
JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
JP2010129839A (ja) | 貼り合わせウェーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5565128B2 (ja) | 貼り合わせウエーハの製造方法 | |
WO2011118205A1 (ja) | Soiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161227 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20170217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170217 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20170327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6228462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |