JP6228462B2 - ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 - Google Patents
ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 Download PDFInfo
- Publication number
- JP6228462B2 JP6228462B2 JP2013558114A JP2013558114A JP6228462B2 JP 6228462 B2 JP6228462 B2 JP 6228462B2 JP 2013558114 A JP2013558114 A JP 2013558114A JP 2013558114 A JP2013558114 A JP 2013558114A JP 6228462 B2 JP6228462 B2 JP 6228462B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- handle
- handle wafer
- resistivity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012212 insulator Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims description 225
- 239000002019 doping agent Substances 0.000 claims description 218
- 239000001301 oxygen Substances 0.000 claims description 158
- 229910052760 oxygen Inorganic materials 0.000 claims description 158
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 156
- 238000000034 method Methods 0.000 claims description 140
- 238000000137 annealing Methods 0.000 claims description 62
- 239000002344 surface layer Substances 0.000 claims description 62
- 230000015572 biosynthetic process Effects 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 230000007423 decrease Effects 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 21
- 238000009828 non-uniform distribution Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000002349 favourable effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 539
- 238000009792 diffusion process Methods 0.000 description 55
- 239000000370 acceptor Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- 238000000926 separation method Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 208000031481 Pathologic Constriction Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Chemical group 0.000 description 1
- 229910052734 helium Chemical group 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
［関連出願の相互参照］
本出願は米国仮特許出願第６１／４５３，４０９号（２０１１年３月１６出願）、米国仮特許出願第６１／５４５，８９１号（２０１１年１０月１１日出願）の優先権を主張し、参照することによりその両方が本明細書に取り込まれる。
本出願は米国仮特許出願第６１／４５３，４０９号（２０１１年３月１６出願）、米国仮特許出願第６１／５４５，８９１号（２０１１年１０月１１日出願）の優先権を主張し、参照することによりその両方が本明細書に取り込まれる。
本開示の分野はシリコン・オン・インシュレータ構造体に関連し、とりわけシリコン・オン・インシュレータ構造体のハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体に関する。本開示は、このようなシリコン・オン・インシュレータ構造体の製造方法にも関連する。
高抵抗率のシリコンは、高周波（“ＲＦ”）の用途（または印加、application）に好適であると知られてきた。とりわけ、高抵抗率のシリコンは、ＲＦシステムの能動素子および受動素子に有利となるＲＦ電力損失を低減すること、および絶縁特性を向上することが知られてきた。高抵抗率のハンドルウエハを有するシリコン・オン・インシュレータ構造体（“ＳＯＩ構造体”）は、高抵抗率のバルクシリコンウエハと比較して、増大した収量および増大した装置の性能を特徴とする。
このようなＳＯＩ構造体は、多くのＲＦ用途で適応性を有する。Ｆｉｏｒｅｎｚａおよびその他の者によって、“ＲＦ Ｐｏｗｅｒ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａｎ ＬＤＭＯＳＦＥＴ ｏｎ Ｈｉｇｈ−Ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ”（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．２６，Ｎｏ．１（２００５））に記載されるように、例えば高抵抗率のハンドルウエハを有するＳＯＩ構造体は、デジタル論理およびデジタルメモリーを同一のチップ上に備える高性能のＲＦ回路に用いられてもよい。高抵抗率のＳＯＩ構造体上に形成されたＬＤＭＯＳＦＥＴｓは、例えば、携帯電話、無線ＬＡＮ、固定無線および耐放射線利用を含む、統合されたＲＦ電力利用での様々な用途を有する。
高抵抗率の基板上に形成されたＳＯＩ構造体は、いわゆるチョクラルスキー法によって、（抵抗率を高めるように不純物をその中にカウンタードープ（counter-doped）してもよい）シリコン溶液から引き上げられるインゴットから作られたハンドルウエハを用いて形成されてもよい。しかし、多結晶シリコン融液および／または坩堝等の中の微量のドーパント不純物が抵抗率を目標値から著しく変化させるかもしれないため、また、大半のドーパント不純物の析出係数は１ではない(または統一して同じではない：not equal to unity)ので、結晶が引き上げられるときに融液内のドーパント不純物の濃度が変化し得るため、このようなハンドルウエハを確実に製造することは困難である。さらに、チョクラルスキー法により成長したシリコンは、比較的高い格子間酸素濃度を有し得る。いくつかのデバイス処理工程中に、この酸素は凝集し、ウエハの抵抗率に影響を及ぼすサーマルドナー（または熱ドナー、thermal donor）を形成し得る。さらに、高抵抗率のハンドルウエハは、誘電体層（例えば、埋め込み酸化層）近傍の表面反転層の形成による影響を受けやすい。基板表面の反転を防ぐ方法（例えば、界面の損傷、または界面での多結晶シリコン層の使用）は、費用がかかりＳＯＩの製造方法を複雑にするので、一般的に望ましくない。
ＲＦ用途、特に高性能ＲＦ回路に使用され場合、向上した信頼性と収率を示すＳＯＩ構造体については、継続的な要求が存在する。このようなＳＯＩ構造体を調製する方法、特にこのような構造体を、確実かつ（または信頼性があり）費用対効率の高い方法により製造できる方法についても、継続的な要求がある。
本開示の１つの態様は、ハンドルウエハと、シリコンデバイス層（silicon device layer）と、ハンドルウエハとシリコンデバイス層との間の誘電体層とを有するシリコン・オン・インシュレータ構造体を調製する方法に関する。ハンドルウエハは軸と、半径と、前面と、後面と前面から後面に軸方向に延在する周縁とを有する。ハンドルウエハの前面は、誘電体層との間にハンドル−誘電体界面を形成する。ハンドル−誘電体界面および後面は、軸に垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面へ前記軸方向に深さＤ ｓｌ で延在する表層をさらに含む。表層は、高抵抗率領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは、高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、ピーク抵抗率からバルク層に向かって概ね低下する。方法は、所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハの選択を含む。ハンドルウエハは第１型のドーパントでドープされ、第１型のドーパントはｐ型またはｎ型のドーパントである。高抵抗率領域は、（１）ハンドルウエハ内の酸素の不均一な分布を形成するために、ハンドルウエハ内またはハンドルウエハ外に酸素を拡散し、そして、不均一なサーマルドナーの分布を形成するために、不均一な酸素の分布を有するウエハをアニールすること；および（２）ｐ型またはｎ型のドーパントであり、第１型とは異なる型である第２型のドーパントを、ハンドルウエハの表層にドープすること、の少なくとも１つによって、ハンドルウエハの表層に形成される。誘電体層は、ドナーウエハの少なくとも一方の表面および／またはハンドルウエハの前面に形成される。貼り合わせウエハを形成するために、ドナーウエハおよびハンドルウエハは張り合わせられ、ドナーウエハとハンドルウエハは誘電体層によって軸に沿って分離されている。誘電体層は、ドナーウエハと誘電体層との間にドナー−誘電体界面を形成し、誘電体層とハンドルウエハの前面との間にハンドル−誘電体界面を形成する。張り合わせウエハは、ドナー−誘電体界面、ハンドル−誘電体界面、またはそれら２つの界面の間の誘電層内、のいずれかに位置する貼り合わせ界面を有する。シリコン・オン・インシュレータ構造体を形成するために、シリコン層は誘電体層に張り合わされたままとなるようにドナーウエハの一部は貼り合わせウエハから取り除かれる。
本開示の別の態様は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面へ前記軸方向に深さＤｓｌ で延在する表層を含む。表層は、高抵抗率領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは、高抵抗率領域内にピーク抵抗率Ｒ ｐｅａｋ が存在する抵抗率プロファイルを有し、抵抗率はピーク抵抗率からハンドル−誘電体界面に向かって、およびピーク抵抗率からバルク層に向かって概ね低下する。ピーク抵抗率は、ハンドル−誘電体界面から少なくとも１μｍに生じる。
本開示のさらなる態様は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面へ前記軸方向に深さＤ ｓｌ で延在する表層を含む。表層は、高抵抗率領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含み、バルク層は平均抵抗率Ｒｂｕｌｋを有する。高抵抗率領域は、高抵抗率領域の全体にわたって、バルクの抵抗率Ｒｂｕｌｋを少なくとも約５０％上回る抵抗率を有し、高抵抗率領域は、軸方向に測定したときに、少なくとも約１μｍの厚さＤｒｅｓを有する。
本開示の更なる態様は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。表層は、ハンドル−誘電体界面から後面へ前記軸方向に深さＤ ｓｌ で延在する。表層はその中にｐｎ接合を有する。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは第１型のドーパントを含み、第１型のドーパントはｐ型またはｎ型のドーパントである。ハンドルウエハは第２型のドーパントも含み、第２型のドーパントはｐ型またはｎ型のドーパントであり、第１型とは異なる型である。第２型のドーパントは、ハンドルウエハの表層に、または表層付近にピーク濃度を有する。前面における第２型のドーパントの濃度は、ハンドルウエハ内の第１型のドーパントの平均濃度を超える。第２型のドーパントの濃度は、ハンドルウエハの前面からバルク層に向かって概ね低下する。表層内の点Ｐ ｅｑｕａｌ において、第２型のドーパントの濃度は、第１型のドーパントの濃度と実質的に等しい。Ｐ ｅｑｕａｌ からバルク層に向かって、第２型のドーパントの濃度は、第１型のドーパント濃度より低い。
さらに本開示の別の態様において、シリコン・オン・インシュレータ構造体は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層を含む。ハンドルウエハは、誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。表層は、ハンドル−誘電体界面から後面へ前記軸方向に深さＤ ｓｌ で延在する。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは第１型のドーパントを含み、第１型のドーパントはｐ型またはｎ型のドーパントである。ハンドルウエハは、ハンドルウエハがその後のサーマルドナー形成アニールに際して表層内にｐｎ接合を形成することができるように、表層内に酸素濃度プロファイルを有する。
本開示の上述の態様に関連して述べられた特徴の、様々な改良が存在する。なお、さらなる特徴が本開示の上述の態様に取り込まれてもよい。これらの改良および付加的な特徴は個別に、または任意の組み合わせで存在してもよい。例えば、本開示において示される任意の実施形態に関して後述する様々な特徴が、単独または任意の組み合わせで、任意の上述する本開示の態様内に取り込まれてもよい。
図面を通して、対応する符号は対応する部分を意味する。
本開示によれば、誘電体層との界面またはその付近に高抵抗率領域を有する表層を備えたハンドルウエハを有するＳＯＩ構造体が提供される。一般的に、ハンドルウエハは、高抵抗率領域内にピーク抵抗率が存在し、抵抗率がハンドルウエハの後面に向かって概ね低下する抵抗率プロファイルを有する。いくつかの実施形態では、抵抗率はまた誘電体−ハンドル界面に向かって低下する。特定の理論に束縛されるものではないが、このような抵抗率プロファイルを持つＳＯＩ構造体はより少ない高調波歪み（harmonic distortion）を有し、および／またはよりハンドルウエハ表面の反転（inversion）の影響を受けにくいことと考えられている。
図１を参照すると、本開示の１つ以上の実施形態に従って作られたＳＯＩ構造体３１が示される。ＳＯＩ構造体３１は、ハンドルウエハ１０と、シリコン層２５と、ハンドルウエハ１０とシリコン層２５との間の誘電体層１５と、を含む。ハンドルウエハ１０は誘電体層１５との間に界面４０を形成する。ハンドルウエハ１０は概して薄い円柱形状（cylinder）であり、軸と、半径と、後面４３と、ハンドル−誘電体界面４０から後面４３へ軸方向に延在する周縁３９と、を有する。ハンドル−誘電体界面４０と後面４３は軸に対して垂直である。ハンドルウエハ１０はハンドル−誘電体界面４０から後面４３へ軸方向に深さＤ ｓｌ で延在する表層４４を含む。表層４４は、その中にピーク抵抗率を有する高抵抗率領域（非表示）を含む。バルク層５２は、表層４４から後面４３に向かって延在する。ハンドルウエハ１０は、高抵抗率領域内にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、ピーク抵抗率からバルク層５２に向かって概ね低下する。いくつかの実施形態では、抵抗率はまた、ピーク抵抗率からハンドル−誘電体界面４０に向かって概ね低下する。
多層構造、特にシリコン・オン・インシュレータ構造体およびシリコン・オン・インシュレータ構造体の製造方法は、一般に当業者に知られている（例えば、米国特許第５，１８９，５００号、第５，４３６，１７５号および第６，７９０，７４７号に示され、参照することにより、全ての関連した一貫した目的のために、それぞれが本明細書に取り込まれる）。多層構造を作る例示的な方法において、２つの分離した構造体が調製され、付着界面に沿って互いに貼り合わされ、それから薄くされる（例えば、注入により形成され得る分離面に沿った層間剥離により、および／またはエッチング、研磨等により、その一部分を取り除く）。一方の構造体が、典型的には“ハンドル”ウエハ（または構造体）と称され、もう一方が、典型的には“ドナー”ウエハ（または構造体）と称される。誘電体層は、ドナーウエハとハンドルウエハを貼り合わせる前に、ドナーウエハの表面、ハンドルウエハの表面、またはそれら両方の表面に形成（例えば、蒸着または成長）されてもよい。この点について、本開示の範囲から逸脱することなく、例えばエピタキシャル層転写法（epitaxial layer transfer process）などの、ＳＯＩ構造体を調製する他の方法が使用されてもよい。
典型的には、少なくともドナーウエハが、より典型的にはドナーウエハとハンドルウエハの両方が、単結晶シリコンウエハから成るが、当然ながら、多層構造および／またはヘテロ層（heterolayered）構造などの他の出発構造体（starting stricture）（および特に他のドナーウエハ構造）が、本開示から逸脱することなく使用されてもよいことに留意するべきである。
ハンドルウエハは単結晶シリコンまたはシリコンゲルマニウム合金であってもよく、好ましくは単結晶シリコンウエハである。ドナーウエハはシリコン、ゲルマニウム、ガリウムヒ素、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウムおよびこれらの組み合わせであってもよい。しかし典型的には、本開示の方法で使用されるハンドルウエハおよびドナーウエハは単結晶シリコンウエハであり、通常は、従来のチョクラルスキー結晶成長法により成長した単結晶インゴットからスライスされた単結晶シリコンウエハである。よって、以下の記述はしばしば特定の種類の多層構、すなわちＳＯＩ構造について、例示を目的として言及する。この点について、本開示で使用されるハンドルウエハおよび／またはドナーウエハ（さらに、後述する研磨工程および洗浄工程を受けるバルクシリコンウエハ）は、当業者が使用するのに適した任意の直径であってもよく、例えば、１５０ｍｍ、２００ｍｍｍ、３００ｍｍ、３００ｍｍを超える、または４５０ｍｍの直径のウエハを含む。
本開示の実施形態によれば、本開示ＳＯＩ構造体を作るのに用いられる出発ハンドルウエハは、１つ以上のｐ型ドーパントまたは１つ以上のｎ型ドーパントをドープされる。典型的なｎ型ドーパントは、例えば、リン、ヒ素およびアンチモンを含む。典型的なｐ型ドーパントは、例えば、ホウ素、アルミニウムおよびガリウムを含む。（１つまたは複数の）ドーパントに関わらず、（１つまたは複数の）ドーパントの総濃度は、ハンドルウエハが少なくとも約５０Ω−ｃｍの抵抗率（すなわち、バルク抵抗率）を有するようにされる。本開示のいくつかの実施形態では、出発基板は少なくとも約１００Ω−ｃｍ、少なくとも約２５０Ω−ｃｍ、少なくとも約５００Ω−ｃｍ、少なくとも約１０００Ω−ｃｍまたは少なくとも約５，０００Ω−ｃｍ（例えば、約５０Ω−ｃｍから約１０，０００Ω−ｃｍ、約１００Ω−ｃｍから約５，０００Ω−ｃｍまたは約１００Ω−ｃｍから約１，０００Ω−ｃｍ）の抵抗率を有する。
１つ以上のｐ型またはｎ型ドーパントに加えて、後述する本開示の方法に従って高抵抗率領域が形成される出発ハンドルウエハは、酸素を含む。通常は、出発ハンドルウエハは、典型的にはチョクラルスキー法により成長したシリコンに備わる酸素濃度を有し、例えば、約１．５×１０１７ 〜約９×１０１７ａｔｏｍｓ／ｃｍ３の範囲内または約１．５×１０１７から約９×１０１７ａｔｏｍｓ／ｃｍ３（例えば、約３ｐｐｍａから約１８ｐｐｍａ、より好ましくは約４ｐｐｍａから約７ｐｐｍａまたは約８ｐｐｍａ）の範囲の酸素濃度を有する。いくつかの実施形態では、酸素濃度は約３ｐｐｍａよりも低くてもよい。しかし当然ながら、本開示の範囲から逸脱することなく酸素濃度は幅広く異なってもよいことを留意すべきである。通常は、単結晶シリコンウエハは、チョクラルスキー法によって典型的に到達可能な酸素濃度の範囲内または範囲外のいずれの酸素濃度を有してもよい。
ハンドルウエハが選択されたら、複数の代わりの処理工程の少なくとも１つ（組み合わせて実施してもよい）を受けて、ウエハバルクに向かって概ね低下する抵抗率を有し、ハンドルウエハの表面から離れて（例えば、表面から１μｍまたはそれ以上）またはハンドルウエハの表面においてピーク抵抗率が形成される抵抗率プロファイルを形成する。抵抗率プロファイルを操作するように用いられる処理工程は、ドーパントの型（すなわち、ｐ型またはｎ型）と濃度、および／または出発ハンドルウエハの酸素濃度に基づいて選ばれる。
ドーパントの型と濃度に応じて、そして後のサーマルドナーの形成に影響を及ぼす酸素濃度に応じて、外方拡散または内方拡散処理によってハンドルウエハ内の酸素プロファイルは操作されてもよく、および／または抵抗率がハンドルウエハのバルク抵抗率を超える、ハンドルウエハの高補償領域（highly compensated region）を形成するようにドーパント濃度は異なってもよい。後述するこのような高抵抗率領域を形成するための方法は例示であり、意味を限定するように考えられるべきでないことに留意すべきである。この点について、ドーパントの型、ドーパント濃度および酸素濃度の全ての組み合わせは、組み合わせの多さゆえ記載されないだろう。例示されない組み合わせについてのハンドルウエハ内に高抵抗率領域を形成する方法は、後述する例示的な方法を参照することにより当業者によって決定されてもよい。
・ｐ型出発ハンドルウエハ
ｐ型ハンドルウエハ内の高抵抗率領域は、ウエハ内の酸素濃度（すなわち酸素に起因するサーマルドナーの形成）およびｐ型ドーパントの濃度に依存する２つの方法のうちの少なくとも１つにより形成されてもよい。ｐ型ドーパントはハンドルウエハ内の電子アクセプタとして機能する。その結果、以下の方法により、補償（compensation）はウエハ内で達成される。（１）ウエハ内にサーマルドナーを形成するためのテンプレート（template）として機能する酸素プロファイルを作ることにより補償は達成される。酸素プロファイルを形成したウエハが、サーマルドナーを引き起こすアニールにさらされると、テンプレートに従ってサーマルドナーは形成され、電子アクセプタと結合し、それにより抵抗率プロファイルに影響をおよぼす。いくつかの実施形態では、（サーマルドナー形成前の酸素の内方拡散または外方拡散により操作される）ウエハ内のサーマルドナープロファイルは、サーマルドナーの数が、ウエハの厚み内部のある点で実質的にドーパントアクセプタ（すなわちｐ型ドーパント）の数に等しくなるようになり、および／または（２）ｎ型ドーパント（そして、存在するときはサーマルドナーも）の数が実質的にドーパントアクセプタに等しくなるように、ウエハはｎ型ドーパントでドープされる。
ｐ型ハンドルウエハ内の高抵抗率領域は、ウエハ内の酸素濃度（すなわち酸素に起因するサーマルドナーの形成）およびｐ型ドーパントの濃度に依存する２つの方法のうちの少なくとも１つにより形成されてもよい。ｐ型ドーパントはハンドルウエハ内の電子アクセプタとして機能する。その結果、以下の方法により、補償（compensation）はウエハ内で達成される。（１）ウエハ内にサーマルドナーを形成するためのテンプレート（template）として機能する酸素プロファイルを作ることにより補償は達成される。酸素プロファイルを形成したウエハが、サーマルドナーを引き起こすアニールにさらされると、テンプレートに従ってサーマルドナーは形成され、電子アクセプタと結合し、それにより抵抗率プロファイルに影響をおよぼす。いくつかの実施形態では、（サーマルドナー形成前の酸素の内方拡散または外方拡散により操作される）ウエハ内のサーマルドナープロファイルは、サーマルドナーの数が、ウエハの厚み内部のある点で実質的にドーパントアクセプタ（すなわちｐ型ドーパント）の数に等しくなるようになり、および／または（２）ｎ型ドーパント（そして、存在するときはサーマルドナーも）の数が実質的にドーパントアクセプタに等しくなるように、ウエハはｎ型ドーパントでドープされる。
本開示のいくつかの実施形態では、図２に示されるように、出発ｐ型ウエハは比較的に低い酸素濃度を有するので、ウエハがサーマルドナー形成アニール（例えば、１〜２時間で約４００℃〜４５０℃）にさらされたときに、サーマルドナーの数（ＮＴＤ）はアクセプタ（すなわちｐ型ドーパント）の数（Ｎａ）より少ない。このハンドルウエハは、ｐ型ウエハ（Ｎ ｅｆｆ ）として効果的に機能する。この点について、図２〜９においてアクセプタ（Ｎａ であり、時々Ｎｅｆｆ）は実線で示され、ドナー（Ｎａ であり、時々Ｎｅｆｆ）は点線で示されることに留意すべきである。また、ハンドルウエハの抵抗率が１／Ｎｅｆｆに比例する（すなわちＮｅｆｆが低いとき抵抗率は高く、その逆も同じである）ことも留意すべきである。
本開示によれば、図３に示されるように、ハンドルウエハ内に不均一な酸素分布を形成するように、サーマルドナー形成アニールに先立って、酸素の内方拡散によって高抵抗率領域が図２のウエハ内に形成されてもよい。ハンドルウエハの表面付近の領域の付加的な酸素は、この領域に形成されるサーマルドナーの数を増加させる。サーマルドナーのこの増加は、サーマルドナーの数をアクセプタの数と実質的に等しくなるようにし、これによりこの領域内のウエハを補償し、抵抗率を上昇させる。図３から分かるように、Ｎｅｆｆは表面領域付近で０に近づき、後述する図１０に示すピーク抵抗率値と似たピーク抵抗率をもたらす。これにより、これに関して、拡散酸素の酸素濃度が高いところでは、追加的なサーマルドナーはウエハ内にｐｎ接合の形成をもたらし、補償は、ｐｎ接合で達成される。本開示の目的のために、“ｐｎ接合”は、（１）サーマルドナーおよびｎ型ドーパントの合計と（２）ｐ型ドーパントと、の間の補償の結果として生じる接合であることに留意すべきである。図３のウエハのいくつかの実施形態では、ハンドルウエハの表面に向かって進むと、ハンドルウエハの前面においてサーマルドナーがアクセプタの数を超えない（すなわち、表面においてアクセプタは実質的にサーマルドナーの数と等しい、または超える）ような割合（増加率）で、サーマルドナーの数は増加してもよい。このような実施形態では、ｐｎ接合はウエハ内に形成されないが、抵抗率は表面に向かって増加し、図３に示すように、表面から離れたところよりもむしろ表面においてピーク抵抗率が達成される。
本開示のいくつかの実施形態では、図４に示すように、高抵抗率領域は、ｐ型のハンドルウエハにｎ型のドーパント量をドープすることにより、ｐ型のハンドルウエハ内に作られてもよく、ドープは通常はハンドルウエハの前面を通して生じる。通常は、表面ドーピングは、ハンドルウエハの表面にｎ型のドーパントのピーク濃度を引き起こし、濃度はハンドルウエハの内部に向かって低下する。このドーパントプロファイルはｐ型のドーパントを補償する。いくつかの実施形態では、ドーパントの補償は、表面を反転して、ハンドルウエハ内でｐｎ接合の形成を引き起こすほど十分に高くてもよい。ウエハ内の離れたところで、ｎ型のドーパント（すなわち、ドナー）とｐ型のドーパント（すなわち、アクセプタ）の数は、実質的に等しくなり（すなわち、ｐｎ接合において）、補償とハンドルウエハ内のピーク抵抗率とを引き起こす。いくつかの実施形態では、ウエハ内のｐ型ドーパントおよびｎ型ドーパントの数は、ハンドルウエハの表面において実質的に等しく、表面に生じるピーク抵抗率をもたらす。
図４はサーマルドナーを説明（account for）していないことを留意すべきである。いくつかの実施形態では、ハンドル内の酸素濃度は、補償が達成される点に影響を及ぼすほど十分に高い。これに関して、サーマルドナーおよびｎ型ドーパントは、両方とも電子供与体として追加的な効果を有する。図５は、図４に似ているウエハプロファイルを示すが、図５のプロファイルはサーマルドナーの存在を示している。図５に示されるように、サーマルドナーおよびｎ型のドーパントの追加的な効果は、ハンドルウエハの前面において抵抗率を低下させ、図４と比べてハンドルウエハの表面から離れたピーク抵抗率を生じる。いくつかの実施形態では、酸素濃度はごく少量のサーマルドナーを形成する程度に十分に低く、ウエハは、サーマルドナーが抵抗率のプロファイルに著しく影響を及していない図４のハンドルウエハのように機能すると理解されるべきである。
いくつかの実施形態では、図６に示すように、サーマルドナー形成アニール後にハンドルウエハ内に形成するサーマルドナーは、比較的に高い酸素濃度によってｐ型ドーパントの数を上回る。その結果、図６のハンドルウエハは、実際上はｎ型ウエハとして機能する。本開示の実施形態によれば、高抵抗率領域（特にこのような領域内のピーク抵抗率）は、不均一な酸素の分布を形成するように、ハンドルウエハの前面を通ってハンドルウエハから酸素の外方拡散すること（後述にて詳細を説明する）によって図６のウエハ内に形成されてもよく、その結果として図７に示すようなサーマルドナーをもたしてもよい。外方拡散処理は、ハンドルウエハの表面付近でのより少ないサーマルドナーの形成をもたらし、そのことでウエハは表層内で補償されるようになり、それにより表面付近に（または表面そのものに）ピーク抵抗率を形成する。ｎ型のドーパントは、追加的なｎ型ドーパントを相殺して補償を達成するために追加的な酸素の外方拡散を必要とするので、図６のｐ型のウエハは、特にウエハの表層においては、ｐ型のドーパントに加えてｎ型のドーパントでドープされないことが好ましいことに留意するべきである。
いくつかの実施形態では、図６に示すように、ｐ型のウエハは、その中に比較的均一なｐ型のドーパント濃度を備えるｐ型のウエハであった。しかしながら、ウエハは、その前面を通して（例えば、アルミニウムなどのｐ型の不純物をドライブインすることにより）追加的なｐ型のドーパントでドープされた。図８に示すように、ウエハが比較的多数のサーマルドナーを含む場合（すなわち、サーマルドナーがｐ型ドーパントを上回る場合）、ｐｎ接合は、その後に続くサーマルドナー形成アニール後にハンドルウエハの表面付近でサーマルドナーの数（Ｎ ＴＤ ）が減少するようにウエハから酸素を外方拡散することによって、形成されてもよい。サーマルドナーの数が最初からｐ型ドーパント（非表示）より少ない場合、酸素をウエハ内に内方拡散させてｐｎ接合を作ってもよい。
これに関して、ｐ型の出発ハンドルウエハは、酸素の外方拡散、酸素の内方拡散、および／またはｎ型のドーピング、の任意の組み合わせを受けて、ハンドルウエハ内での補償と、その結果として補償領域付近で生じるピーク抵抗率と、を達成してもよいことが理解されるべきである。外方拡散、内方拡散および／またはドーピングの相対量は、このような補償を達成するのに十分であるべきであり、出発ハンドルウエハのｐ型のドーパント濃度および酸素濃度によって決まるべきである。ピーク抵抗率（すなわち、Ｎ ｅｆｆ の低下）は、図３、４、５、７および８では表面から離れたところに生じると示されているが、そのピークは表面そのもので生じてもよいことに留意するべきである。さらに特に指定がない限り、図２〜１０におけるハンドルウエハの前面はｙ軸に相当することに留意するべきである。また、いくつかの実施形態では、ｐ型またはｎ型のドーパント自体が、１つ以上のアニール工程の結果としてウエハから外方拡散してもよく、そしてこのドーパントの外方拡散は、当業者に認められているように、ウエハの抵抗率プロファイルに影響を及ぼしてもよいことも理解されるべきである。
図２〜８のｐ型の出発ハンドルウエハは、不純物（たとえば、結晶融液内に存在した複数の不純物）としてウエハ内に存在する多数のｎ型ドーパントを含んでもよく、これらのドーパントはハンドルウエハの抵抗率プロファイルに影響を与え得ることに留意すべきである。さらに、後述する図９および１０におけるｎ型の出発ハンドルウエハは、抵抗率プロファイルに影響を及ぼし得るｐ型のドーパントの不純物を含んでもよいことに留意すべきである。これに関し、本明細書で記載される“ｐ型”の出発ハンドルウエハは、結晶が形成される時にｎ型のドーパントの不純物で補償されているもの考えられ、その逆もまた同様であると理解されるべきである。
・ｎ型出発ハンドルウエハ
ｎ型出発ハンドルウエハ（すなわち、バルク全体に渡ってｎ型のドーパントを備えたウエハ）は、補償によって高抵抗率領域を作るようにウエハのサーマルドナープロファイルを単独で操作できないので、ｐ型の出発ハンドルウエハとは異なる。高抵抗率領域は、１つ以上のｐ型ドーパントによってウエハをドーピングすることにより、ｎ型の出発ウエハ内に形成されてもよい。例えば図９に示すように、ハンドルウエハは、出発時のｎ型のドーパント濃度（Ｎｄ）と、サーマルドナーの数（ＮＴＤ）とを有する。図１０に示されるように、高抵抗率領域は、多数のｐ型のドーパント（Ｎａ）を、ウエハの表面を通してウエハにドーピングすることにより、図９のハンドルウエハ内に形成されてもよい。ｐ型のドーパントは、ｎ型のハンドルウエハ内に、ウエハの抵抗率が増加する高い補償領域を作り出すｐｎ接合の形成をもたらす。
ｎ型出発ハンドルウエハ（すなわち、バルク全体に渡ってｎ型のドーパントを備えたウエハ）は、補償によって高抵抗率領域を作るようにウエハのサーマルドナープロファイルを単独で操作できないので、ｐ型の出発ハンドルウエハとは異なる。高抵抗率領域は、１つ以上のｐ型ドーパントによってウエハをドーピングすることにより、ｎ型の出発ウエハ内に形成されてもよい。例えば図９に示すように、ハンドルウエハは、出発時のｎ型のドーパント濃度（Ｎｄ）と、サーマルドナーの数（ＮＴＤ）とを有する。図１０に示されるように、高抵抗率領域は、多数のｐ型のドーパント（Ｎａ）を、ウエハの表面を通してウエハにドーピングすることにより、図９のハンドルウエハ内に形成されてもよい。ｐ型のドーパントは、ｎ型のハンドルウエハ内に、ウエハの抵抗率が増加する高い補償領域を作り出すｐｎ接合の形成をもたらす。
ｎ型の出発ハンドルウエハへの酸素の外方拡散または内方拡散だけでは、通常はハンドルウエハ内に高抵抗率プロファイルを形成することはできないが、外方拡散および／または内方拡散の工程は、ハンドルウエハの抵抗率プロファイルに影響を及ぼし得ることに留意すべきである。例えば、ハンドルウエハの表面からの酸素の外方拡散は、ウエハ表面におけるサーマルドナーの数を減少し、それにより、高い補償領域を形成するのに使われるｐ型のドーパント数を低減する。さらに、酸素がウエハ内に内方拡散された場合、ウエハ内のピーク抵抗率を形成するためには、比較的多数のｐ型ドーパントが必要とされる。
これに関して、ｎ型の出発ハンドルウエハは、ハンドルウエハ内に高抵抗率領域を形成するために、ｐ型ドーピング、酸素の外方拡散、または酸素の内方拡散、の任意の組み合わせを受けてもよいことが理解されるべきである。ｐ型のドーピングは、ウエハ内に高い補償領域を形成するのに十分であるべきであり、出発ハンドルウエハのｎ型ドーパントの濃度および酸素濃度によって決まるべきである。図１０のピーク抵抗率は、表面から離れたところに生じると示されているが、そのピークは表面そのもので生じてもよいことに留意すべきである。
・酸素の内方拡散および外方拡散の方法とサーマルドナーの形成
上述のように、本開示のいくつかの実施形態では、出発ハンドルウエハへの酸素の内方拡散または外方拡散は、その抵抗率プロファイルに影響を及ぼすのに望ましい。これに関して、酸素の内方拡散および外方拡散を達成するように、当業者に知られたいくつかの方法が使用されてもよい。本開示のいくつかの実施形態では、酸素の内方拡散または外方拡散は、さらに後述するように、酸素の内方拡散または外方拡散に都合のよい一連の処理条件の下で、ウエハをアニールすることにより達成される。
上述のように、本開示のいくつかの実施形態では、出発ハンドルウエハへの酸素の内方拡散または外方拡散は、その抵抗率プロファイルに影響を及ぼすのに望ましい。これに関して、酸素の内方拡散および外方拡散を達成するように、当業者に知られたいくつかの方法が使用されてもよい。本開示のいくつかの実施形態では、酸素の内方拡散または外方拡散は、さらに後述するように、酸素の内方拡散または外方拡散に都合のよい一連の処理条件の下で、ウエハをアニールすることにより達成される。
ハンドルの前面が酸素の影響を受けていない（例えば、その上に配置される自然酸化膜などの酸化物層が存在しない）実施形態、および表面が酸素を含む（例えば、自然酸化膜またはＳＯＩ製造後の誘電体層などの酸化物層がハンドルウエハの前面に存在する）実施形態において、酸素は、ハンドルウエハから外方拡散されてもよい。酸化物層がない実施形態では、比較的酸素の影響を受けない環境（例えば、約１００ｐｐｍに満たない）でウエハを加熱することにより、酸素はハンドルウエハの前面から外方拡散され得る。このような実施形態では、外方拡散は、周囲環境より高い任意の温度で生じてもよく、より高い温度は、より速い外方拡散速度に相当する。ハンドルが表面の酸化物層を含まない実施形態において、外方拡散のアニールが実行されるのに適切な環境は、例えば、実質的にシリコンと不活性のガス（例えば、希ガス）および水素ガスを含む。
ハンドルウエハがその表面に酸化物層を有する実施形態では、ウエハを、酸素の平衡溶解度限界Ｏｅｑｕｉｌがバルク酸素の濃度Ｏｉよりも小さくなる温度でアニールすることにより、酸素が外方拡散され得る。別の言い方をすれば、通常は、アニールの温度は、平衡酸素濃度Ｏｅｑｕｉｌがバルク酸素の濃度Ｏｉと等しくまたは超える温度よりも、低くなるように維持されるべきである。大気中の酸素の許容量は、アニールの温度に依存してもよく、逆に、アニールの温度が、大気中の酸素量を考慮して選択されてもよいことに留意すべきである。ウエハの表面に酸化物層がある場合、環境の酸素含有量は大きく変化させることができ、適切な環境は、例えば、不活性ガス、水素および酸素を含む。
ハンドルウエハがその前面上に表面酸化物を含むかどうかに関わらず、外方拡散のアニールの時間は、ハンドルウエハの前面から、ウエハ内への酸素の拡散が望まれる位置までの深さによって決まる。好ましくは、アニールは少なくとも約１０分間の長さ、または少なくとも３０分、少なくとも１時間、少なくとも２時間もしくは少なくとも４時間である（例えば、約１０分から約６時間）。酸素プロファイルも、ＳＯＩ製造方法（例えば、約１１００℃〜約１１２５℃での約１〜４時間のアニールなどの、高温の貼り合わせアニール（bond anneal））および／または電子デバイス製造方法の一部として生じるサーマルアニール（thermal anneal）によって影響を及ぼされ得ることに留意するべきである。さらに、外方拡散のアニール自体が、このような製造方法中に起こるアニールであってもよい。
通常は、アニールの時間およびアニールの温度は、ハンドルウエハの表面領域で高抵抗率領域を十分に形成するように（例えば、ピーク抵抗率が概ね接合部に生じるか、またはハンドルウエハの前面に向かってウエハがますます補償されるような、ｐｎ接合）選択されるべきである。これに関して、これらのパラメータは、ウエハが、バルクウエハのドーパントの型と異なる型のドーパントによってもドープされるかどうか（例えば、ｐ型ハンドルウエハがウエハの前面を通してｎ型ドーパントによりドープされるかどうか、またはその逆の状況でドープされるかどうか）に依存してもよく、また、出発ハンドルウエハの酸素含有量に依存してもよいことに留意するべきである。
酸素の内方拡散に関して、表面に酸化物を形成し（例えば、自然酸化物またはＳＯＩ製造後の誘電体層）、そして平衡酸素濃度Ｏｅｑｕｉａｌがバルク酸素濃度Ｏｂｕｌｋを超える温度まで加熱することにより、酸素は、ウエハの前面を通して内方拡散されてもよい。これに関して、アニール温度は、酸素の平衡濃度Ｏｅｑｕｉａｌがバルク濃度Ｏｂｕｌｋと実質的に等しくなる温度よりも、高くなるべきである。酸素を含む大気中でのアニールによるそれ自体のアニールの間、例えば、表面酸化物層はウエハの表面上に形成されてもよいことに留意すべきである。様々な実施形態において、内方拡散のアニールは少なくとも約１０分の長さ、または約３０分、少なくとも約１時間、少なくとも約２時間もしくは少なくとも約４時間（例えば、約１０分から約６時間）である。
上述の外方拡散の方法と同様に、通常は、アニールの気体中の酸素含有量（もしあれば）、内方拡散のアニールの時間およびアニールの温度は、ハンドルウエハの表面領域内に高抵抗率領域を十分に形成するように選択されるべきである。これらのパラメータは、ウエハもバルクウエハのドーパントの型とは異なる型のドーパントによりドープされるかどうかに依存してもよく、出発ハンドルウエハ酸素含有量と所望の抵抗層の厚さに依存してもよい。
酸素外方拡散のアニールおよび酸素内方拡散のアニールについて上述で列挙した処理条件（the process conditions）は例示であり、上述以外の条件が使用されてもよいことに留意すべきである。ハンドルウエハ内で所望の抵抗率プロファイルが得られるように、パラメータの任意の組み合わせが選択されてもよい。これに関して、このようなパラメータの選択は概して当業者の有する技術の範囲内であり、例えば、日常の実験を通じて経験的に決定してもよい。
酸素の内方拡散に望まれる実施形態（例えば、ｐ型のウエハ内にサーマルドナーを形成する）において、サーマルドナーは、サーマルドナーを形成するように格子間酸素が凝集するサーマルドナー形成アニールを実行することにより、形成されてもよい。これに関して、本明細書における“サーマルドナー”という言葉の使用は、いかなる特定の構造にも限定されるべきではない。このようなサーマルドナーは、例えば、酸素の凝集（例えば、少なくとも２つまたは３つの酸素原子の凝集）を含んでもよい。
本開示の様々な実施形態において、サーマルドナー形成アニールは少なくとも約３５０℃の温度で実行される。約５５０℃を超える温度は、サーマルドナーを格子間酸素に再び分離してしまうので、通常は、サーマルドナー形成アニールは約５５０℃より低い温度で実行される。いくつかの実施形態では、サーマルドナーが形成され、それからＳＯＩ形成またはＲＦ処理などのその後の処理によって分離される。このような実施形態では、２回目のサーマルドナー形成アニールは、ハンドルウエハ内にサーマルドナーを形成するように実行されてもよい（すなわち、５５０℃を超える全ての処理工程が実行された後、サーマルドナー形成アニールが実行されてもよい）。
サーマルドナー形成アニールは、少なくとも約５分間、または少なくとも１０分間、少なくとも３０分間もしくは少なくとも約１時間（例えば、約５分間から約５時間、約５分間から約３時間または約３０分から約３時間）行われてもよい。通常は、サーマルドナー形成アニールは、いかなる環境で行われてもよい。例示的な環境は、例えば、希ガス（例えば、アルゴン）、窒素、酸素、水素およびこれらの気体の組み合わせを含む。
サーマルドナー形成アニールは、ＳＯＩ製造方法の部分を形成してもよく、および／またはＲＦ回路製造方法の部分を形成してもよいことに留意すべきである。通常は、ハンドルウエハが約３５０℃から約５５０℃まで加熱され、およびその後の解離事象が生じない任意の方法（例えば、ウエハが約５５０℃を超えて加熱される方法）が適している。サーマルドナー形成アニールがデバイスの製造方法（例えば、ＲＦ製造方法）の一部を形成するいくつかの実施形態では、ＳＯＩ構造体のハンドルウエハは、このような製造方法に先立って、その後のサーマルドナー形成アニール後にハンドルウエハが表層にｐｎ接合を形成できるように（または、他の実施形態のように、ハンドルウエハの前面にピーク濃度を形成するように）、表層に酸素濃度プロファイルを有してもよい。このようなＳＯＩ構造は、ｎ型またはｐ型であってもよい（すなわち、ｎ型ドーパントのみ、もしくはｐ型ドーパントの不純物濃度に満たない追加的な多数のｐ型ドーパントのみを含む、またはｐ型ドーパントのみ、もしくはｎ型ドーパントの不純物濃度に満たない追加的な多数のｎ型ドーパントのみを含む）。
さらに、サーマルドナーは、ｎ型出発ハンドルウエハ内にｐｎ接合を形成することはできないが、ｎ型ウエハが酸素の量を含み、かつサーマルドナー形成アニールがＳＯＩまたはＲＦ装置製造の一部として起こってもよいので、このようなサーマルドナーは典型的にこのようなウエハ内に付随的に形成する。このような処理の不可避的形成部分であるサーマルドナー形成アニールの結果として、本開示のいくつかの実施形態では、このような付随的に形成されるサーマルドナーのプロファイルを制御するように、酸素は外方拡散される。
これに関して、サーマルドナー形成アニールが実行される温度および実行される時間の長さが、サーマルドナープロファイルに影響を及ぼしてもよく、より高い温度およびより長いアニールにより、比較的多いサーマルドナーが形成されることに留意すべきである。温度およびアニールの時間は、酸素の外方拡散または内方拡散のパラメータと組み合わせて選択されるべきであり、いくつかの実施形態では、ウエハ内に所望の抵抗率プロファイルを作るようにドーパントプロファイルと組み合わせて選択されるべきである。概して、これらのパラメータの組み合わせの選択は当業者の有する技術の範囲内である。
・ｐｎ接合を形成するハンドルウエハドーピング
上述のように、ｐ型の出発ハンドルウエハは、多くの補償領域を形成するように、その前面を通して多数のｎ型のドーパントでドープされてもよく、ハンドルウエハまたはｎ型の出発ハンドルウエハの表層内のｐｎ接合は、当該接合およびその結果としての高抵抗率領域を形成するように、多数のｐ型のドーパントでドープされてもよい。当業者にとって既知の任意の数の技術を利用して、ハンドルウエハに第２型のドーパントをドープしてもよい。例えば、出発ハンドルウエハは、ハンドルウエハの前面に適用されるドーパント原子の注入（implantation）または“ドライブイン（driving in）”によってドープされてもよい。ドーパント原子は、ウエハの前面にドーパント原子を含む溶液に接触させることにより、もしくは液体金属ドーパントに接触させることにより、またはスパッタリングにより、ウエハの表面に適用されてもよい。適用したら、バルク内のドーパントの平衡溶解度が第２型のドーパントの濃度を超える温度まで、ウエハをアニールすることにより、第２型のドーパントがウエハにドライブインされてもよい。典型的なドーパント（例えば、ホウ素またはリン）については、ドライブインアニールは、少なくとも約９００℃、少なくとも約１，０００℃または少なくとも約１，１００℃の温度で実行されてもよく、アニールの時間は少なくとも約１５分間、少なくとも約３０分間または少なくとも約１時間であってもよい。特定される温度およびアニール時間は単なる例示であり、他の温度およびアニール時間が制限無く用いられてもよいことに留意するべきである。
上述のように、ｐ型の出発ハンドルウエハは、多くの補償領域を形成するように、その前面を通して多数のｎ型のドーパントでドープされてもよく、ハンドルウエハまたはｎ型の出発ハンドルウエハの表層内のｐｎ接合は、当該接合およびその結果としての高抵抗率領域を形成するように、多数のｐ型のドーパントでドープされてもよい。当業者にとって既知の任意の数の技術を利用して、ハンドルウエハに第２型のドーパントをドープしてもよい。例えば、出発ハンドルウエハは、ハンドルウエハの前面に適用されるドーパント原子の注入（implantation）または“ドライブイン（driving in）”によってドープされてもよい。ドーパント原子は、ウエハの前面にドーパント原子を含む溶液に接触させることにより、もしくは液体金属ドーパントに接触させることにより、またはスパッタリングにより、ウエハの表面に適用されてもよい。適用したら、バルク内のドーパントの平衡溶解度が第２型のドーパントの濃度を超える温度まで、ウエハをアニールすることにより、第２型のドーパントがウエハにドライブインされてもよい。典型的なドーパント（例えば、ホウ素またはリン）については、ドライブインアニールは、少なくとも約９００℃、少なくとも約１，０００℃または少なくとも約１，１００℃の温度で実行されてもよく、アニールの時間は少なくとも約１５分間、少なくとも約３０分間または少なくとも約１時間であってもよい。特定される温度およびアニール時間は単なる例示であり、他の温度およびアニール時間が制限無く用いられてもよいことに留意するべきである。
これに関して、アニールは、ウエハにドーパントをドライブインする目的のために、既存の製造方法の一部を構成してもよく、単独で実施される独立したアニールである必要はないことが理解されるべきである。さらにドライブインアニールは、上述したサーマルドナー形成アニールと同じアニール工程中に起こってもよい。しかしながら、十分な量のドーパントの拡散をもたらすためには、独立したアニールが好ましいことに留意すべきである。本開示のいくつかの実施形態では、第２型のドーパントは独立した処理工程によりウエハの前面に適用されるのではなく、むしろウエハの表面上のこれらの第２型のドーパントは、１つ以上の既存の処理工程に起因する不純物であることに留意すべきである。このような表面の不純物を作るかもしれない例示的な処理工程は、例えば、ウエハ洗浄工程、およびウエハの前面が空気中の不純物にさらされる任意の工程（例えば、ハンドルウエハの表面にホウ素を積もらせるかもしれないクリーンルーム環境にさらすこと）を含む。
ドーピングの量は、ハンドルウエハ内にｐｎ接合が形成されるように（または、いくつかの実施形態では、表面に向かってウエハがますます補償され、それによりピーク抵抗率を表面に作るようになるように）選択されるべきである。これに関して、ドーピングも、ハンドルウエハ内のサーマルドナーのプロファイルによって決まるだろう。さらに、ハンドルウエハがｎ型のハンドルウエハで（すなわち、ウエハの至る所で、ｎ型のドーパントが比較的均一な濃度でドープされる）、前面を通してｐ型のドーパントによりドープされるいくつかの実施形態では、ハンドルウエハのバルク層に向かって概ね低下するｐ型のドーパントの濃度を有するウエハの表面付近で、一般的にｐ型のドーパントの濃度は、ｎ型のドーパントの濃度を超える。ｐ型のドーパントは、実質的にｎ型ドーパント（および、必要に応じてサーマルドナー）の数と等しくなる点Ｐｅｑｕａｌまで、減少する。この点（または領域）では、ウエハは大いに（高度に）補償され、ピーク抵抗率をもたらす（Ｐｅｑｕａｌ に生じるか否かは、サーマルドナーの存在の有無により決まる）。ウエハ内のこの点を超えると、ドナーの濃度は、ｐ型のドーパントの濃度を超える。ハンドルウエハがｐ型のハンドルウエハで、前面を通してｎ型のドーパントでドープされている実施形態では、通常は、ｎ型ドーパントの濃度は、ウエハの表面付近ではｐ型ドーパントの濃度を上回り、点Ｐｅｑｕａｌにおいて２つの型のドーパントの濃度が実質的に等しくなるまで、ｎ型ドーパントの濃度はハンドルウエハのバルク層に向かって概ね低下する。Ｐｅｑｕａｌからバルク層に進むと、ｐ型ドーパントの濃度はｎ型ドーパントの濃度を概ね上回る。
記載されたものとは別のｎ型およびｐ型のドーパントのそれぞれの濃度プロファイルが、限定されることなしに利用されてもよいことに留意するべきである。例えば、出発ハンドルウエハ内の第１型のドーパントは、ウエハの全体にわたって比較的均一として通常は記載される。しかし、出発ドーパントの濃度は、ハンドルウエハ内で変化してもよい。例えば、出発ハンドルウエハは、ウエハの表面からある距離Ｄ１だけ第１型のドーパントでドープされてもよい。一般的に、これらの実施形態では、第２型のドーパントは距離Ｄ２（Ｄ２はＤ１より小さい）だけウエハにドライブインされる。
・ハンドルウエハの抵抗率プロファイル
実施例１に従って調製された、いくつかのハンドルウエハの抵抗率プロファイルは、図１１に示される。図１１に示されるように、本開示のいくつかの実施形態よれば、ハンドルウエハは、ピーク抵抗率（Ｒｐｅａｋ）がハンドルウエハの前面から離れて生じる抵抗率プロファイルを有する。しかし図１１の抵抗率プロファイルは単なる例示であり、本開示の他の実施形態では、ウエハの表面においてピークが生じることを理解すべきである。表面から離れてピークが生じる実施形態では、Ｒｐｅａｋは表面（またはＳＯＩウエハに組み込まれた場合には誘電体−ハンドル界面）から少なくとも約０．１μｍ、または表面から少なくとも約１μｍ、もしくは少なくとも約２μｍで生じてもよい（例えば、約０．１μｍから約１５μｍ、約１μｍから約１５μｍ、約２μｍから約１０μｍ、約０．１μｍから約５μｍまたは約１μｍから約５μｍ）。本開示のいくつかの実施形態では、ピーク抵抗率（Ｒｐｅａｋ）は少なくとも約１，０００ｏｈｍ−ｃｍであり、または他の実施形態においては少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、少なくとも約１０，０００ｏｈｍ−ｃｍもしくは少なくとも約２５，０００ｏｈｍ−ｃｍである（例えば、約１，０００ｏｈｍ−ｃｍから約１００，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約５０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ）。
実施例１に従って調製された、いくつかのハンドルウエハの抵抗率プロファイルは、図１１に示される。図１１に示されるように、本開示のいくつかの実施形態よれば、ハンドルウエハは、ピーク抵抗率（Ｒｐｅａｋ）がハンドルウエハの前面から離れて生じる抵抗率プロファイルを有する。しかし図１１の抵抗率プロファイルは単なる例示であり、本開示の他の実施形態では、ウエハの表面においてピークが生じることを理解すべきである。表面から離れてピークが生じる実施形態では、Ｒｐｅａｋは表面（またはＳＯＩウエハに組み込まれた場合には誘電体−ハンドル界面）から少なくとも約０．１μｍ、または表面から少なくとも約１μｍ、もしくは少なくとも約２μｍで生じてもよい（例えば、約０．１μｍから約１５μｍ、約１μｍから約１５μｍ、約２μｍから約１０μｍ、約０．１μｍから約５μｍまたは約１μｍから約５μｍ）。本開示のいくつかの実施形態では、ピーク抵抗率（Ｒｐｅａｋ）は少なくとも約１，０００ｏｈｍ−ｃｍであり、または他の実施形態においては少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、少なくとも約１０，０００ｏｈｍ−ｃｍもしくは少なくとも約２５，０００ｏｈｍ−ｃｍである（例えば、約１，０００ｏｈｍ−ｃｍから約１００，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約５０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ）。
さらにこれに関して、ピーク抵抗率Ｒｐｅａｋとバルク抵抗率Ｒｂｕｌｋとの抵抗率の差は、少なくとも約１，０００ｏｈｍ−ｃｍ、少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍまたは少なくとも約１０，０００ｏｈｍ−ｃｍであってもよい（例えば、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ）。さらに、バルク抵抗率Ｒｂｕｌｋに対するピーク抵抗率Ｒｐｅａｋの比率は、少なくとも約２：１、少なくとも約３：１、少なくとも約５：１または少なくとも約７：１であってもよい（例えば、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１または約３：１から約２５：１）。
ハンドルウエハはまた、その前面で抵抗率ＲＨＤを有し、ＳＯＩ製造後に前面は誘電体層との界面を形成する。上述したように、いくつかの実施形態ではピーク抵抗率Ｒｐｅａｋは、表面／界面で生じる。このような実施形態では、ＲｐｅａｋはＲＨＤに等しい。しかし、他の実施形態では、図１１に示すように、抵抗率はＲｐｅａｋからウエハの表面まで概ね減少する。これらの実施形態では、ＲＨＤに対するＲｐｅａｋの比率は、少なくとも約２：１、少なくとも約３：１、少なくとも約５：１または少なくとも約７：１であってもよい（例えば、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１または約３：１から約２５：１）。いくつかの実施形態では、抵抗率Ｒｐｅａｋと抵抗率ＲＨＤとの抵抗率の差は、少なくとも約１，０００ｏｈｍ−ｃｍ、少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍまたは少なくとも約１０，０００ｏｈｍ−ｃｍであってもよい（例えば、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ）。
本開示の実施形態のハンドルウエハは概して、抵抗率がウエハバルク内のハンドルウエハの抵抗率を上回る高抵抗率領域を有する。本開示の目的で、ウエハバルクの抵抗率は、ウエハが、高抵抗率領域を作る本開示の方法（例えば、ウエハ内でのサーマルドナーの形成および第２型のドーパントの使用）を受ける前の、バルク内の平均抵抗率である。さらにこれに関して、本開示のいくつかの実施形態では、ウエハの抵抗率が、あるウエハの深さにおいてバルクの抵抗率を、バルクの抵抗率の少なくとも約５０％上回るときに、高抵抗率領域が始まる（例えば、約２，０００ｏｈｍ−ｃｍのバルク抵抗率を有するハンドルウエハの高抵抗率領域は、抵抗率が約３，０００ｏｈｍ−ｃｍを上回る任意の軸領域（axial region）を含む）。他の実施形態では、あるウエハの深さにおけるウエハの抵抗率が、バルクの抵抗率を少なくとも約７５％、少なくとも約１００％、少なくとも約１５０％または少なくとも約２００％上回るときに、高抵抗率領域が始まる。
本開示の実施形態のハンドルウエハの高抵抗率領域は、ハンドルウエハの前面からの深さＤＳＬに延在するハンドルウエハの表面領域に生じる、として一般的に記載される。いくつかの実施形態では、ピークから表面に向かう抵抗率は、高抵抗率領域の閾値（例えば、バルク抵抗率より約５０％大きい）を下回って、またはバルク自体の抵抗率を下回って低下するかもしれないので、本開示のハンドルウエハの高抵抗率領域は、ハンドルウエハの前面まで延在しないことに留意するべきである。したがって、高抵抗率領域は、この表層内に存在するが、ハンドルウエハの前面まで延在する必要がないと理解されるべきである。
これに関して、表層の深さＤＳＬは、ウエハの前面から（または、ハンドルウエハがＳＯＩ構造体に組み込まれた実施形態では、誘電体−ハンドル界面から）高抵抗率領域の最下点（すなわち、ウエハバルクと高抵抗率領域との間の界面）までの距離に概ね相当する。本開示の１つ以上の実施形態では、表面領域の深さＤＳＬは少なくとも約５μｍ、少なくとも約１０μｍ、少なくとも約１５μｍ、少なくとも約２０μｍまたは少なくとも約２５μｍである（例えば、約５μｍから約１００μｍ、約５μｍから約５０μｍ、約５μｍから約４０μｍまたは約１０μｍから約５０μｍ）。ハンドルウエハは、表層からハンドルウエハの後面に延在するバルク層も含むことに留意すべきである。
上述のように、抵抗率領域自体の厚さＤｒｅｓは、表層の深さＤＳＬよりも小さくてもよい。本開示の様々な実施形態において、抵抗率領域の厚さＤｒｅｓは少なくとも約１μｍ、少なくとも約５μｍ、少なくとも約１０μｍ、少なくとも約１５μｍ、少なくとも約２０μｍまたは少なくとも約２５μｍである（例えば、約１μｍから約１００μｍ、約１μｍから約５０μｍ、約５μｍから約４０μｍまたは約１０μｍから約５０μｍ）。
図１１で示される抵抗率プロファイルおよび上述したプロファイルは、ハンドルウエハのＳＯＩ構造体への組み込み前、ＳＯＩ構造体への組み込み後、またはＳＯＩ構造体の表面へのＲＦ装置の形成後のハンドルウエハにおけるプロファイルであってもよいことに留意すべきである。これに関して、“下の”、“上の”、“１番上の”および／または“１番下の”という用語は限定された意味で考えられるべきでなく、これらの用語はハンドルウエハおよび／またはＳＯＩ構造体の任意の特定の方向を意味するように意図していないことが理解されるべきである。
サーマルドナー形成アニールが実行される（例えば、約２時間で約４５０℃のアニール）前に、またはこのようなサーマルドナー形成アニールの実行後に、（ＳＯＩ製造の前または後の）ハンドルウエハは、上述の、および／または図（例えば、図１１、１５および／または１６）に示される抵抗率プロファイルを有してもよい。さらに、本開示のいくつかの実施形態が、ハンドルウエハの“前面”に関して記載され、望ましい（複数の）特徴を有するハンドルウエハがＳＯＩ構造体に組み込まれてもよく、この“前面”は誘電体層との界面を形成することを理解されるべきである（すなわち、貼り合わせ工程の間および後で、誘電体−ハンドル界面を形成する）。本明細書で参照するハンドルウエハの“前面”は、概して“誘電体−ハンドル界面”と置き換え可能であり、“前面”という用語は限定的な意味で考えられるべきではない。
・ＳＯＩ構造体の製造
様々な実施形態における上述のハンドルウエハは、当業者に知られたいずれかのＳＯＩ構造体を形成するための方法に従ってＳＯＩ構造体に組み込みまれる。これに関して、当然ながら上述の１つ以上の処理工程がＳＯＩ製造方法の一部を形成してもよいことが理解されるべきである（例えば、サーマルドナー形成アニール、ドーパントの“ドライブイン”アニール等）。ＳＯＩ構造体を形成するための例示的な方法は、ウエハ貼り合わせ工程（例えば、ドナーとハンドルウエハの少なくとも一方の表面に取り付けられた誘電体層と貼り合わせることと、エッチングおよび／または研磨、または切断によりドナーウエハの一部を除去すること）、および高温のアニールにより埋め込み酸素層に変換される損傷領域を形成するように酸素イオンがバルクシリコン基質に埋め込まれるＳＩＭＯＸ工程を含む。
様々な実施形態における上述のハンドルウエハは、当業者に知られたいずれかのＳＯＩ構造体を形成するための方法に従ってＳＯＩ構造体に組み込みまれる。これに関して、当然ながら上述の１つ以上の処理工程がＳＯＩ製造方法の一部を形成してもよいことが理解されるべきである（例えば、サーマルドナー形成アニール、ドーパントの“ドライブイン”アニール等）。ＳＯＩ構造体を形成するための例示的な方法は、ウエハ貼り合わせ工程（例えば、ドナーとハンドルウエハの少なくとも一方の表面に取り付けられた誘電体層と貼り合わせることと、エッチングおよび／または研磨、または切断によりドナーウエハの一部を除去すること）、および高温のアニールにより埋め込み酸素層に変換される損傷領域を形成するように酸素イオンがバルクシリコン基質に埋め込まれるＳＩＭＯＸ工程を含む。
上述の抵抗率プロファイルを有する（例えば、ＳＯＩ製造前、ＳＯＩ製造後または装置（例えば、ＲＦ装置）製造後に生じる所望の抵抗率プロファイルを有する）ハンドルウエハが使用されるウエハ貼り合わせ工程に従って作られたＳＯＩウエハは、図１２−１４に示され、後述される。貼り合わせ工程では、ドナーとハンドルを一緒に貼り合わせる前に、ドナーウエハ、ハンドルウエハまたはその両方の表面に誘電体層が形成（例えば、蒸着または成長）されてもよい。これに関して、ＳＯＩ構造体およびＳＯＩ構造体を調製する方法は、ドナーウエハ上に蒸着または成長させた誘電体層を有するとして、および誘電体層の表面に貼り合わせたハンドルウエハの表面を有するとして、本明細書に記載される。しかし、ドナーウエハ上への誘電体層の成長または蒸着の代わりに、またはそれに加えて、誘電体層はハンドルウエハ上に成長または蒸着してもよいこと、そしてこれらの構造体は、制限されることなく任意の様々な方法（arrangement）で貼り合わされてもよいことを理解されるべきである。本明細書で参照するハンドルウエハ上に個別に蒸着される誘電体層は、限定的な意味で考えられるべきではない。
図１２を参照して、誘電体層１５（例えば、酸化ケイ素および／または窒化ケイ素の層）は、ドナーウエハ１２の研磨された（polished）前面に形成（例えば、蒸着または成長）される。誘電体層１５は当業者に既知の任意の技術に従って適用されてもよく、例えば、熱酸化（例えば、湿式酸化または乾式酸化）、化学蒸着またはこれらの技術の組み合わせ等である。ドナーウエハ１２の前面にのみあるとして誘電体層が図１２に示されるが、ハンドルウエハの全表面上に誘電体層が成長することがより実用的であることに留意すべきである。
一般的に言えば、誘電体層１５は、最終的な構造体（final structure）に所望の絶縁特性を提供するのに十分な実質的に均一な厚さに成長する。しかし、典型的には、誘電体層は少なくとも約１ｎｍと約５，０００ｎｍ未満、約３，０００ｎｍ未満、約１，０００ｎｍ未満、約５００ｎｍ未満、約３００ｎｍ未満、約２００ｎｍ未満、約１５０ｎｍ未満、約１００ｎｍ未満または約５０ｎｍ未満の厚みを有する。誘電体層１５は、ＳＯＩ構造体での使用に適する任意の電気的な絶縁材料をであってもよく、例えば、ＳｉＯ２、Ｓｉ３Ｎ４または酸化アルミニウム、窒化アルミニウムもしくは酸化マグネシウムを含む材料などである。１つの実施形態では、誘電体層１５はＳｉＯ２である（すなわち、誘電体層は本質的にＳｉＯ２から成る）。
これに関してＳＯＩ構造体は本明細書で誘電体層を有するとして記載されるが、いくつかの実施形態では、誘電体層が排除されてハンドルウエハとドナーウエハが“直接的に貼り合わされる”ことを理解されるべきである。このような誘電体層の本明細書の参照は、限定的な意味で考えられないべきである。このような直接貼り合わされた構造体を作るのに、当業者に知られた多数の技術の任意の１つが使われてもよい。
いくつかの実施形態では、イオン（例えば、水素原子、ヘリウム原子または水素およびヘリウム原子の組み合わせ）は、十分均一に規定された深さで、切断面１７を規定するドナーウエハの前面の真下に注入される。イオンの組み合わせが注入される場合、イオンは同時に、または順次に注入されてもよいことに留意すべきである。イオン注入は当業者に知られた手段を用いて行われてもよい。例えばこの注入は、米国特許第６，７９０，７４７で開示される工程と同様の方法で行われてもよい。注入のパラメータは、例えば、約２０〜約１２５ｋｅＶ（例えば、Ｈ２ ＋は２０ｋｅＶのエネルギー、２．４×１０１６ｉｏｎｓ／ｃｍ２）または約４０〜約１２５ｋｅＶの総エネルギーで、例えば、約１×１０１５ｉｏｎｓ／ｃｍ２から約１×１０１７のｉｏｎｓ／ｃｍ２（例えば、約１×１０１６ｉｏｎｓ／ｃｍ２から約７．５×１０１６ｉｏｎｓ／ｃｍ２）のイオン注入の総量を含んでもよい。イオンの組み合わせが使用される場合き、ドープ量（dose）はイオンの組み合わせの間で適宜調整されてもよい（例えば、Ｈｅ＋が３６ｋｅＶのエネルギーで注入されてもよく、約１×１０１６ｉｏｎｓ／ｃｍ２の量のＨ２が続いて４８ｋｅＶのエネルギーおよび約５×１０１５ｉｏｎｓ／ｃｍ２の量が注入される。）
誘電体層の蒸着に先立って注入が実行されるとき、それに続くドナーウエハ上の誘電体層の成長または蒸着が、（ウエハ貼り合わせ処理工程より前に）早期分離（premature separation）またはドナー層の平面１７に沿って切断するのを防止するのに十分な低温で適切に実行される。分離または切断の温度は、注入された種類、注入された量および注入された材料の複合関数である。しかし、一般的には早期分離または切断は、蒸着または成長温度を約５００℃より低く維持することにより避けることができる。
次に、図３３を参照すると、親水性接着工程を通して貼り合わされたウエハ２０を形成するために（必要に応じて、その上に形成される誘電体層（例えば、酸化物層）を有してもよい）、誘電体層１５の前面はそれからハンドルウエハ１０の前面に貼り合わされる。誘電体層１５とハンドルウエハ１０は、ウエハの表面を、例えば酸素または窒素を含むプラズマに曝すことで貼り合わされてもよい。プラズマに曝すことは、しばしば表面活性化として参照される方法で表面の構造を修飾する。ウエハはそれから互いに押し付けられ、貼り合わせ界面１８における貼り合わせが、それらの間に形成される。
貼り合わせに先立って、誘電体層およびハンドルウエハの表面は、当業者に知られた技術を用いて、その貼り合わせのための表面を調製するように、必要に応じて洗浄および／または簡単なエッチングまたは平坦化を受けてもよい。特定の理論にとらわれることなく、ＳＯＩ構造体のシリコン表面の質は、一部分において、貼り合わせに先立つ表面の質の働きであると、一般的に考えられる。さらに、貼り合わせに先立つ両方の表面の質は、得られた貼り合わせ界面の質または強さに、直接的な影響を有する。
ある場合は、それ故に、例えば、貼り合わせに先立って低い表面粗さ（例えば、０．５ｎｍ未満の二条平均平方根粗さ（ＲＭＳ））を得るために、誘電体層および／またはハンドルウエハは１つ以上の次の手順を受けてもよく、（ｉ）例えば、ＣＭＰによる平坦化、および／または（ｉｉ）例えば、親水性表面処理過程（例えば、約６５℃で約２０分間、例えば１：２：５０の比率の水酸化アンモニウム、過酸化水素および水を含む溶液と表面が接触するＲＣＡ ＳＣ−１洗浄過程、その後の脱イオン水のすすぎ、乾燥）などの、湿式化学洗浄手順による洗浄である。一方または両方の表面はまた、得られた貼り合わせの強さを増加するために、湿式洗浄処理の後に、またはその代わりとして、必要に応じてプラズマ活性化を受けてもよい。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボランまたはホスフィンを含んでもよい。
一般的に言えば、ウエハの貼り合わせは、当業者に知られた任意の技術を基本的に用いて実行されてもよく、貼り合わせ界面の形成を達成するのに用いられる供給されるエネルギーは、確実に貼り合わせ界面の完全性（integrity）がその後の処理（すなわち、ドナーウエハ内の、切断面または分離面１７に沿った分離による層転写）の間持続することができる十分な量である。しかし、一般的には、ウエハの貼り合わせは、大気圧または低下させた圧力（例えば、約５０ｍＴｏｒｒ）で、室温と後に続く加熱により上昇した温度（例えば、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃または少なくとも約５００℃）で、十分な時間（例えば、少なくとも約１０秒間、少なくとも約１分間、少なくとも約１５分間、少なくとも約１時間または少なくとも約３時間）で、誘電体層とハンドルウエハの表面を（必要に応じて、その上の別の誘電体層と）接触させることにより達成される。例えば、加熱は約３５０℃で約２時間行われてもよい。結果としての界面は、約５００ｍＪ／ｍ２より大きい、または約１０００ｍＪ／ｍ２より大きい、約１５００ｍＪ／ｍ２より大きい、または約２０００ｍＪ／ｍ２より大きい貼り合わせ強度を有してもよい。上昇した温度は、ドナーウエハとハンドルウエハとの隣接する表面の間の共有結合の形成を引き起こし、そのようにしてドナーウエハとハンドルウエハとの間の結合を固める。貼り合わされたウエハの加熱またはアニールと同時に、ドナーウエハに早期に注入されたイオンは切断面を弱める。ドナーウエハの一部分はそれから、ＳＯＩ構造体を形成するように、切断面に沿って貼り合わされたウエハから分離（すなわち切断）される。
貼り合わせ界面が形成された後、結果として生じる貼り合わされた界面は、ドナーウエハ（図１４）内の分離または切断面に沿って裂け目を誘発するのに十分な状態にさらされる。一般的に言うと、この裂け目は当業者に知られた技術を用いて達成されてもよく、例えば、熱的および／または機械的に誘発される切断技術等である。しかし、一般的には、割裂（fracturing）は、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃、少なくとも約５００℃、少なくとも約６００℃、少なくとも約７００℃または少なくとも約８００℃の温度（温度は、例えば、約２００℃から約８００℃、または約２５０℃から約６５０℃の範囲である）で少なくとも約１０秒、少なくとも約１分間、少なくとも約１５分間、少なくとも約１時間または少なくとも約３時間の時間（より高い温度はより短いアニール時間を必要とし、その逆も同様である）で、不活性（例えば、アルゴンまたは窒素）雰囲気または周囲の環境の下で、貼り合わされた構造をアニールすることにより達成される。
これに関して、別の実施形態では、この分離は、単独でまたはアニールに加えて機械力の手段により誘発または達成されてもよいことに留意すべきである。例えば、貼り合わされたウエハは、ドナーウエハの一部を貼り合わされたウエハから離れて引っ張るために、貼り合わされたウエハの反対面に対して垂直に機械力が適用される治具内に配置されてもよい。いくつかの手法に従い、吸着カップ（suction cup）が利用されて機械力が適用される。ドナーウエハの部分の分離は、切断面に沿った割れの伝搬を開始するために、機械的なくさび（mechanical wedge）を貼り合わせたウエハの縁の切断面に適用することにより開始される。吸着カップにより適用される機械力はそれから、貼り合わせたウエハからドナーウエハの部分を引っ張り、そのようにしてＳＯＩ構造体を形成する。
図１４を参照すると、分離した後、２つの構造体３０、３１が形成される。貼り合わせた構造体２０の分離はドナーウエハ１２（図１３）内の切断面１７に沿って起こるので、ドナーウエハの一部分は、両方の構造体の一部に残る（すなわちドナーウエハの一部分は誘電体層と共に移動する）。構造体３０はドナーウエハの一部分を含む。構造体３１はシリコン・オン・インシュレータ構造体であり、ハンドルウエハ１６、電体層１５およびシリコン層２５を含む。
結果として生じるＳＯＩ構造体３１は、誘電体層１５とハンドルウエハ１０の上に配置するシリコンの薄い層２５（切断後に残るナーウエハの部分）を含む。ＳＯＩ構造体の切断層（すなわち、ドナーウエハのシリコンの薄い層）は、付加的な処理により平滑化されてもよい粗い表面を有する。構造体３１は、その上へのデバイス製造のための望の特徴を有するシリコン層表面を作るように、付加的な処理を受けてもよい。そのような特徴は、例えば減少した表面粗さ、および／または軽微な（light）点欠陥の減少した濃度を含む。さらに、例えば、層の厚みを増加させるエピタキシャル析出により付加的なシリコンを堆積するように、シリコン２５の薄い層はさらに処理される。
ＳＯＩ構造体はまた、２つのウエハを貼り合わせて、ＢＧＳＯＩまたはＢＥＳＯＩ処理のそれぞれで研磨および／またはエッチングすることにより貼り合わせたウエハの１つの部分を除去することによって調製されてもよい。例えばＳＯＩ構造体は、別のウエハに１つのウエハを貼り合わせることにより（そのうちの１つは上述のハンドルウエハ）調製することができ、それからウエハの１つの実質的な部分が、既知のウエハを薄くする技術を用いてエッチング除去（etched away）され、デバイス層が得られる（例えば、米国特許第５，０２４，７２３号および５，１８９，５００号を参照するが、すべての関連する一貫した目的のために、これらは参照することにより本明細書に取り込まれる）。ＢＥＳＯＩ製造方法に先立って、ＢＥＳＯＩ工程の後に、またはＢＥＳＯＩ工程により調製されたＳＯＩ構造体を用いて電子デバイスが組み立てられる後に、ハンドルウエハは上述の抵抗率プロファイルを有してもよい。
本開示のいくつかの実施形態では、および上述の貼り合わせたウエハの方法に変わる手段として、シリコン・オン・インシュレータ構造体は、バルクウエハが当技術分野で標準的なイオン注入処理を受けるＳＩＭＯＸ方法を用いて調製される（例えば、米国特許第５，４３６，１７５号およびＰｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ（Ｍａｔｅｒｉａｌｓ， Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ ４６（１９９６）１３２−１３９）を参照するが、これらの両方ともすべての関連する一貫した目的のために参照することにより本明細書に取り込まれる）。これに関して、ＳＩＭＯＸ方法で用いられるバルクシリコンウエハは、上述の“ハンドル”ウエハであってもよく、“ハンドルウエハ”という言葉は限定的な意味で考えられるべきでないことを理解されるべきである。そのようなＳＩＭＯＸ方法において、ハンドルウエハへの酸素の内方拡散は、埋め込み酸化層の形成の間起こってもよい（例えば、１３２５℃付近のアニール）。外方拡散は、実質的により低い温度でのアニールを介して起こってもよい。ドーパントはイオン注入法により注入されてもよい。
・電子デバイスの製造（例えば、ＲＦ装置）
これに関して、ＳＯＩ構造体および上述のハンドルウエハが電子デバイスに取り込まれてもよく、高周波（ＲＦ）装置の製造にとりわけよく適していることを理解されるべきである。そのような電子デバイス（例えば、ＲＦ装置）は、シリコンデバイス層、誘電体層（例えば、埋め込み酸化層）およびハンドルウエハの少なくとも１つを通して形成される溝（trench）および／または接点（contacts）を有してもよい。さらに、接点および／またはゲート構造は、そのようなデバイスの製品内のシリコン層の表面上に形成されてもよい。デバイス製造方法自体が、上述の抵抗率プロファイルを備えるハンドルウエハを調製するための工程の部分を形成してもよい（例えば、サーマルドナー形成アニールおよび／またはドーパントの“ドライブイン”アニールがデバイス製造方法の一部分であってもよい）ことが理解されるべきである。あるいは、ハンドルウエハは、デバイス（例えば、ＲＦデバイス）製造方法に先立って所望の抵抗率を有していてもよい。上述の抵抗率プロファイルは備えるハンドルウエハを有するＳＯＩ構造体上に作られるデバイスは、低減された信号歪み、周波数応答および／または電力損失を特徴としてもよい。
これに関して、ＳＯＩ構造体および上述のハンドルウエハが電子デバイスに取り込まれてもよく、高周波（ＲＦ）装置の製造にとりわけよく適していることを理解されるべきである。そのような電子デバイス（例えば、ＲＦ装置）は、シリコンデバイス層、誘電体層（例えば、埋め込み酸化層）およびハンドルウエハの少なくとも１つを通して形成される溝（trench）および／または接点（contacts）を有してもよい。さらに、接点および／またはゲート構造は、そのようなデバイスの製品内のシリコン層の表面上に形成されてもよい。デバイス製造方法自体が、上述の抵抗率プロファイルを備えるハンドルウエハを調製するための工程の部分を形成してもよい（例えば、サーマルドナー形成アニールおよび／またはドーパントの“ドライブイン”アニールがデバイス製造方法の一部分であってもよい）ことが理解されるべきである。あるいは、ハンドルウエハは、デバイス（例えば、ＲＦデバイス）製造方法に先立って所望の抵抗率を有していてもよい。上述の抵抗率プロファイルは備えるハンドルウエハを有するＳＯＩ構造体上に作られるデバイスは、低減された信号歪み、周波数応答および／または電力損失を特徴としてもよい。
本開示の工程はさらに、次の実施例により示される。これらの実施例は限定的な意味で考えられないべきである。
・実施例１：表層内にピーク抵抗率を有するハンドルウエハの生産
２つのハンドルウエハが調製され、拡がり抵抗プロファイル（ＳＲＰ）がそれぞれのウエハに対して決定された。抵抗率プロファイルが変わる工程をウエハが受ける前は、それぞれのハンドルウエハはｎ型ウエハであった。ハンドルウエハの抵抗率プロファイルを変え、ほぼ完全に補償された領域またはｐｎ接合（すなわち、ピーク抵抗率を備える高抵抗率領域）をハンドルウエハの表層内に作るように、それぞれのｎ型ウエハは、ｐ型の表面不純物および／または酸素の外方拡散もしくは内方拡散処理（サーマルドナー形成アニールを伴う）に曝された。当然ながら、図１１の最も高いピークを備えるプロファイルと、最も低いピークを備えるプロファイルは同じウエハであったが、ＳＲＰは２回計測された（一方のＳＲＰは社内で決定され、もう一方は外部の実験室により決定された）。
２つのハンドルウエハが調製され、拡がり抵抗プロファイル（ＳＲＰ）がそれぞれのウエハに対して決定された。抵抗率プロファイルが変わる工程をウエハが受ける前は、それぞれのハンドルウエハはｎ型ウエハであった。ハンドルウエハの抵抗率プロファイルを変え、ほぼ完全に補償された領域またはｐｎ接合（すなわち、ピーク抵抗率を備える高抵抗率領域）をハンドルウエハの表層内に作るように、それぞれのｎ型ウエハは、ｐ型の表面不純物および／または酸素の外方拡散もしくは内方拡散処理（サーマルドナー形成アニールを伴う）に曝された。当然ながら、図１１の最も高いピークを備えるプロファイルと、最も低いピークを備えるプロファイルは同じウエハであったが、ＳＲＰは２回計測された（一方のＳＲＰは社内で決定され、もう一方は外部の実験室により決定された）。
ＳＲＰ分析の結果は図１１に示される。図１１に示されるように、それぞれのウエハは約９００ｏｈｍ−ｃｍから約１，５００ｏｈｍ−ｃｍのバルク抵抗率を有し、少なくとも約９，０００ｏｈｍ−ｃｍのピーク抵抗率を有する。通常、ピーク抵抗率はハンドルウエハの前面から約１μｍから約５μｍの間で起こった。抵抗率プロファイルは、主にｐ型不純物（例えば、ホウ素および／またはアルミニウム）のウエハの前面からの内方拡散により影響を受けると考えられた。
・実施例２：ハンドルウエハ内のｐｎ接合の形成
いくつかのハンドルウエハの抵抗率プロファイルが、図１５および１６（凡例にラベル無し）に点線により示される。いくつかのパラメータ（バルク酸素およびｐｎ接合のｐ型およびｎ型側の抵抗率）は、ハンドルウエハの抵抗率プロファイルの生産（production）を示すようにモデル化された。これらのパラメータは、ウエハ内のドーパントと酸素のプロファイルに基づいてモデル化された。酸素の外方拡散処理およびサーマルドナー形成アニールを受け、アニール前にその表面でアルミニウム（第２のｐ型ドーパント）を含む、ｐ型ウエハ（ホウ素でドープされた）の抵抗率プロファイルが図１５に示される。格子間酸素の初期濃度は７ｐｐｍａであった。アニールに先立って、ｐ型の出発ハンドルウエハは約４，０００ｏｈｍ−ｃｍの抵抗率を有した。酸素の外方拡散処理は、１１２５℃で４時間（すなわち、典型的なＳＯＩ平滑化アニールのアニール状態）実行された（すなわち、シュミレーションされた）。サーマルドナー形成アニールは４６０℃で２時間実行された。ウエハの表面でのアルミニウム濃度は３×１０１２ａｔｏｍｓ／ｃｍ３であった。酸素の外方拡散のアニールの間（すなわち、外方拡散のアニールおよびドライブインアニールは同じアニール工程の間に起こった）、アルミニウムはウエハに“ドライブインされた”。
いくつかのハンドルウエハの抵抗率プロファイルが、図１５および１６（凡例にラベル無し）に点線により示される。いくつかのパラメータ（バルク酸素およびｐｎ接合のｐ型およびｎ型側の抵抗率）は、ハンドルウエハの抵抗率プロファイルの生産（production）を示すようにモデル化された。これらのパラメータは、ウエハ内のドーパントと酸素のプロファイルに基づいてモデル化された。酸素の外方拡散処理およびサーマルドナー形成アニールを受け、アニール前にその表面でアルミニウム（第２のｐ型ドーパント）を含む、ｐ型ウエハ（ホウ素でドープされた）の抵抗率プロファイルが図１５に示される。格子間酸素の初期濃度は７ｐｐｍａであった。アニールに先立って、ｐ型の出発ハンドルウエハは約４，０００ｏｈｍ−ｃｍの抵抗率を有した。酸素の外方拡散処理は、１１２５℃で４時間（すなわち、典型的なＳＯＩ平滑化アニールのアニール状態）実行された（すなわち、シュミレーションされた）。サーマルドナー形成アニールは４６０℃で２時間実行された。ウエハの表面でのアルミニウム濃度は３×１０１２ａｔｏｍｓ／ｃｍ３であった。酸素の外方拡散のアニールの間（すなわち、外方拡散のアニールおよびドライブインアニールは同じアニール工程の間に起こった）、アルミニウムはウエハに“ドライブインされた”。
サーマルドナー形成アニールの前のウエハ内の酸素プロファイルも、図１５に示される。図１５に示されるように、酸素濃度はウエハ（すなわち、ウエハは外方拡散処理を受けた）の前面に向かって低下した。図１５の“ｐ型の抵抗率”の傾向線（trend line）は、ｐ型ドーパントの濃度がｎ型ドーパントの濃度を超えるハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。“ｎ型の抵抗率”の傾向線は、ｎ型ドーパント（サーマルドナーを含む）の濃度がｎ型ドーパントの濃度を超えるハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。図１５に示されるように、モデル化されたピーク抵抗率は、ハンドルウエハ内の実際のピーク抵抗率（“ハンドルウエハ抵抗率”）に比較的近接して生じる。ウエハの表面におけるウエハの抵抗率は、付加的なｐ型ドーパント（アルミニウム）により比較的低い。ウエハの後面に向かって進むと（約１０μｍの深さ）、アルミニウムのドーパント（すなわちアクセプタ）濃度は低下し、サーマルドナーは増加し、補償およびその結果としてのピーク抵抗率をもたらす。ピーク抵抗率から後面に進むと、著しいサーマルドナーの形成によりドナーはアクセプタを超える。
別のｐ型ウエハ（ホウ素でドープされた）の抵抗率プロファイルが、図１６に示される。いくつかのモデル化されたパラメータが、いかに抵抗率プロファイルが達成されてよいかを実証するように示される。図１６のウエハは、内方拡散処理およびサーマルドナー形成アニール（または、ハンドルウエハの表面から酸素濃度が低下する酸素プロファイルを作る処理）を受け、アニール前にその表面でアルミニウム（第２のｐ型ドーパント）を含む。格子間酸素の初期濃度は５ｐｐｍａであった。アニールの前に、ｐ型出発ハンドルウエハは約４，０００ｏｈｍ−ｃｍの抵抗率を有した。酸素の内方拡散処理は、１１２５℃で４時間（すなわち、典型的なＳＯＩ平滑化アニールのアニール状態）実行された（すなわち、シュミレーションされた）。サーマルドナー形成アニールは４００℃で２時間実行された。ウエハの表面でのアルミニウム濃度は３×１０１２ａｔｏｍｓ／ｃｍ３であった。酸素の内方拡散のアニールの間（すなわち、内方拡散のアニールおよびドライブインアニールは同じアニール工程の間に起こった）、アルミニウムはウエハに“ドライブインされた”。
サーマルドナー形成アニールの前のウエハ内の酸素プロファイルも、図１６に示される。図１６に示されるように、酸素濃度はウエハ（すなわち、ウエハは内方拡散処理を受けた）の前面に向かって増加した。図１６の“ｐ型の抵抗率”の傾向線は、ｐ型ドーパントの濃度がｎ型ドーパントの濃度を超える（すなわち、ウエハ全体）ハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。図１６に示されるように、ハンドルウエハの全部分においてｐ型ドーパントはｎ型ドーパント（すなわち、サーマルドナー）を超え、結果として“ｎ型の抵抗率”の傾向線は見られない。アルミニウムのドーパントは表面付近のサーマルドナーから補償を相殺する（off-sets compensation）ので、ウエハの表面における抵抗率は比較的低い。アルミニウムのドーパント濃度が表面から低下するにつれ、サーマルドナー補償および抵抗率の増加を引き起こす。サーマルドナーの数はハンドルウエハの中ではさらに減少し、抵抗率をピークにし、ハンドルウエハの後面に向かってピークから減少し始める。図１６に示されるように、モデル化されたピーク抵抗率は、ハンドルウエハ内の実際のピーク抵抗率（“ハンドルウエハ抵抗率”）に比較的近接して生じる。
本開示またはその好ましい実施形態の要素を導入するとき、冠詞“ａ”、“ａｎ”、“ｔｈｅ”および“ｓａｉｄ”は、１つ以上の要素があることを意味することを意図する。言葉“含む（comprising）”、“含む（including）”および“有する（having）”は、包含的であることを意図し、記載された要素以外の付加的な要素があってもよいことを意味する。
上述の装置および方法は、本開示の範囲から逸脱することなく様々な変更がされてもよいので、上の記載に含まれ、添付の図面に示される全ての事項は例示であり限定的な意味でないとして解釈されるべきであることを意図する。
なお、本発明は以下の態様を含む。
第１態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが軸と、半径と、前面と、後面および前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面が前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、をさらに含み、前記ハンドルウエハは前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、前記ピーク抵抗率から前記バルク層に向かって概ね低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、ハンドルウエハが第１型のドーパントでドープされ、第１型のドーパントがｐ型またはｎ型のドーパントのいずれかである、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、
（１）前記ハンドルウエハ内の酸素の不均一な分布を形成するように前記ハンドルウエハの内に、またはハンドルウエハの外に、のいずれかに酸素を拡散し、不均一なサーマルドナーの分布を形成するために、不均一な酸素の分布を有する前記ウエハをアニールすること、および
（２）ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型とは異なる型である第２型のドーパントを、前記ハンドルウエハの前記表層にドープすること
の少なくとも１つによりハンドルウエハの表層内に高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および／または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程であって、前記ドナーウエハとハンドルウエハが前記誘電体層によって前記軸に沿って分離され、前記誘電体層が前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前面との間にハンドル−誘電体界面を形成し、前記張り合わせウエハが、前記ドナー−誘電体界面、前記ハンドル−誘電体界面またはそれら２つの界面の間の前記誘電体層内、のいずれかに位置する貼り合わせ界面を含む、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程と、
シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせたウエハから取り除く工程と、
を含む方法。
第２態様：
前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する第１態様に記載の方法。
第３態様：
前記高抵抗率を形成する前に、前記ハンドルウエハが少なくとも５０ｏｈｍ−ｃｍのバルク抵抗率を有する、第１または第２態様に記載の方法。
第４態様：
サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、第１〜第３態様のいずれかに記載の方法。
第５態様：
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること；および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第６態様：
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること；
ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型である第２型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること；
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第７態様：
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること；
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第８態様：
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること；
ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型である第２型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること；および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第９態様：
ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型である第２型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること、から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第１０態様：
第２型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型であり、第１型のドーパントがｐ型で第２型のドーパントがｎ型であり、前記ハンドルウエハにその前面を通して前記第２型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第１１態様：
第２型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型であり、第１型のドーパントがｎ型で第２型のドーパントがｐ型であり、前記ハンドルウエハにその前面を通して前記第２型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第１２態様：
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが前記ＳＯＩ製造方法の一部分である、第１〜第３態様のいずれかに記載の方法。
第１３態様：
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが高周波装置製造方法の一部分である、第１〜第３態様のいずれかに記載の方法。
第１４態様：
前記ピーク抵抗率Ｒｐｅａｋが、前記ハンドル−誘電体界面から少なくとも約０．１μｍ、または前記ハンドル−誘電体界面から少なくとも約１μｍ、少なくとも約２μｍ、約０．１μｍから約１５μｍ、約１μｍから約１５μｍ、約２μｍから約１０μｍ、約０．１μｍから約５μｍ、もしくは約１μｍから約５μｍで生じる、第１〜第１３態様のいずれかに記載の方法。
第１５態様：
Ｒｐｅａｋが少なくとも約１０００ｏｈｍ−ｃｍである第１〜第１４態様のいずれかに記載の方法。
第１６態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、Ｒｂｕｌｋに対するＲｐｅａｋの比率が少なくとも約２：１、または少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１もしくは約３：１から約２５：１である、第１〜第１５態様のいずれかに記載の方法。
第１７態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記Ｒｐｅａｋと前記Ｒｂｕｌｋとの抵抗率の差が少なくとも約１，０００ｏｈｍ−ｃｍ、または少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、少なくとも約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍもしくは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第１〜第１６態様のいずれかに記載の方法。
第１８態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、ＲＨＤに対するＲｐｅａｋの比率が少なくとも約２：１、または少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１もしくは約３：１から約２５：１である、第１〜第１７態様のいずれかに記載の方法。
第１９態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、前記Ｒｐｅａｋと前記ＲＨＤとの抵抗率の差が少なくとも約１，０００ｏｈｍ−ｃｍ、または少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍもしくは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第１〜第１８態様のいずれかに記載の方法。
第２０態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記高抵抗率領域が前記高抵抗率領域の全体にわたって前記バルクの抵抗率Ｒｂｕｌｋを少なくとも約５０％上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約１μｍ、または少なくとも約５μｍ、少なくとも約１０μｍ、少なくとも約１５μｍ、少なくとも約２０μｍ、少なくとも約２５μｍ、約１μｍから約１００μｍ、約１μｍから約５０μｍ、約５μｍから約４０μｍもしくは約１０μｍから約５０μｍの厚さＤｒｅｓを有する、第１〜第１９態様のいずれかに記載の方法。
第２１態様：
第１〜第２０態様のいずれかに方法に従ってＳＯＩ構造体を形成する工程と、前記ＳＯＩ構造体上に高周波装置を形成するように前記ＳＯＩ構造体にさらなる処理を行う工程とを含む、高周波装置を調製する方法。
第２２態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層、および前記表層から前記後面に向かって延在するバルク層を含み、前記ハンドルウエハは、前記高抵抗率領域内にピーク抵抗率が存在する抵抗率プロファイルを有し、前記抵抗率が概して前記ピーク抵抗率から前記ハンドル−誘電体界面に向かって低下し、かつ前記ピーク抵抗率から前記バルク層に向かって低下し、前記ピーク抵抗率が前記ハンドル−誘電体界面から少なくとも０．１μｍで生じる、シリコン・オン・インシュレータ構造体。
第２３態様：
Ｒｐｅａｋが少なくとも約１０００ｏｈｍ−ｃｍである、第２２態様に記載のシリコン・オン・インシュレータ構造体。
第２４態様：
Ｒｐｅａｋが前記ハンドル−誘電体界面から１５μｍ未満で生じる、第２２または第２３態様に記載のシリコン・オン・インシュレータ構造体。
第２５態様：
前記Ｒｐｅａｋが前記ハンドル−誘電体界面から少なくとも約１μｍ、または前記ハンドル−誘電体界面から少なくとも約２μｍ、約０．１μｍから約１５μｍ、約１μｍから約１５μｍ、約２μｍから約１０μｍ、約０．１μｍから約５μｍもしくは約１μｍから約５μｍで生じる、第２２または第２３態様に記載のシリコン・オン・インシュレータ構造体。
第２６態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、Ｒｂｕｌｋに対するＲｐｅａｋの比率が少なくとも約２：１、少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１または約３：１から約２５：１である、第２２〜第２５態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第２７態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記Ｒｐｅａｋと前記Ｒｂｕｌｋとの抵抗率の差が、少なくとも約１，０００ｏｈｍ−ｃｍ、少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、少なくとも約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第２２〜第２６態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第２８態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、ＲＨＤに対するＲｐｅａｋの比率が少なくとも約２：１、少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１または約３：１から約２５：１である、第２２〜第２７態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第２９態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、前記Ｒｐｅａｋと前記ＲＨＤとの抵抗率の差が、少なくとも約１，０００ｏｈｍ−ｃｍ、少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第２２〜第２８態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第３０態様：
第２２〜第２９態様のいずれかのＳＯＩ構造体の少なくとも一部を含む高周波装置。
第３１態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハは、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層と、平均抵抗率Ｒｂｕｌｋを有し前記表層から前記後面に向かって延在するバルク層とを含み、前記高抵抗率領域が前記高抵抗率領域の全体にわたってバルクの抵抗率Ｒｂｕｌｋを少なくとも約５０％上回る抵抗率を有し、前記高抵抗率領域は、軸方向に測定したときに、少なくとも約１μｍの厚さＤｒｅｓを有する、シリコン・オン・インシュレータ構造体。
第３２態様：
前記高抵抗率領域の前記厚さＤｒｅｓが、少なくとも約５μｍ、少なくとも約１０μｍ、少なくとも約１５μｍ、少なくとも約２０μｍ、少なくとも約２５μｍ、約１μｍから約１００μｍ、約１μｍから約５０μｍ、約５μｍから約４０μｍまたは約１０μｍから約５０μｍである、第３１態様に記載のシリコン・オン・インシュレータ構造体。
第３３態様：
第３１または第３２態様に記載のＳＯＩ構造体の少なくとも一部を含む高周波装置。
第３４態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在し、表層がその中にｐｎ接合を有し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第１型のドーパントを含み、第１型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、前記ハンドルウエハが第２型のドーパントを含み、第２型のドーパントがｐ型またはｎ型のドーパントのいずれかで、第１型のドーパントと異なる型であり；第２型のドーパントが前記ハンドルウエハの前記表層に、または表層付近にピーク濃度を有し、前記前面における第２型のドーパントの前記濃度が前記ハンドルウエハ内の第１型のドーパントの前記平均濃度を超え、前記第２型のドーパントの前記濃度が概して前記ハンドルウエハの前記前面から前記バルク層に向かって低下し、表層内の点Ｐ ｅｑｕａｌ において前記第２型の前記ドーパントの前記濃度は前記第１型の前記ドーパントの前記濃度に実質的に等しく、Ｐ ｅｑｕａｌ からバルク層に向かって、前記第２型の前記ドーパントの前記濃度は前記第１型の前記ドーパントの前記濃度より低い、シリコン・オン・インシュレータ構造体。
第３５態様：
Ｐｅｑｕａｌが前記ｐｎ接合が生じる点である、第３４態様に記載のシリコン・オン・インシュレータ構造体。
第３６態様：
前記表層がサーマルドナーを含み、かつＰｅｑｕａｌと異なる点においてｐｎ接合が生じる、第３４態様に記載のシリコン・オン・インシュレータ構造体。
第３７態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第１型のドーパントを含み、第１型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、前記ハンドルウエハは、当該ハンドルウエハがその後のサーマルドナー形成アニールに際して前記表層内にｐｎ接合を形成することができるように、前記表層内に酸素濃度プロファイルを有する、シリコン・オン・インシュレータ構造体。
第３８態様：
前記シリコン・オン・インシュレータ構造体が第２型のドーパントを含み、前記第２型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、前記第１型のドーパントと異なる型であり、前記第２型のドーパントの前記濃度が、前記第２型のドーパントの不純物準位を上回らない、第３７態様に記載のシリコン・オン・インシュレータ構造体。
第１態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが軸と、半径と、前面と、後面および前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面が前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、をさらに含み、前記ハンドルウエハは前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、前記ピーク抵抗率から前記バルク層に向かって概ね低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、ハンドルウエハが第１型のドーパントでドープされ、第１型のドーパントがｐ型またはｎ型のドーパントのいずれかである、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、
（１）前記ハンドルウエハ内の酸素の不均一な分布を形成するように前記ハンドルウエハの内に、またはハンドルウエハの外に、のいずれかに酸素を拡散し、不均一なサーマルドナーの分布を形成するために、不均一な酸素の分布を有する前記ウエハをアニールすること、および
（２）ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型とは異なる型である第２型のドーパントを、前記ハンドルウエハの前記表層にドープすること
の少なくとも１つによりハンドルウエハの表層内に高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および／または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程であって、前記ドナーウエハとハンドルウエハが前記誘電体層によって前記軸に沿って分離され、前記誘電体層が前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前面との間にハンドル−誘電体界面を形成し、前記張り合わせウエハが、前記ドナー−誘電体界面、前記ハンドル−誘電体界面またはそれら２つの界面の間の前記誘電体層内、のいずれかに位置する貼り合わせ界面を含む、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程と、
シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせたウエハから取り除く工程と、
を含む方法。
第２態様：
前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する第１態様に記載の方法。
第３態様：
前記高抵抗率を形成する前に、前記ハンドルウエハが少なくとも５０ｏｈｍ−ｃｍのバルク抵抗率を有する、第１または第２態様に記載の方法。
第４態様：
サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、第１〜第３態様のいずれかに記載の方法。
第５態様：
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること；および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第６態様：
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること；
ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型である第２型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること；
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第７態様：
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること；
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第８態様：
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること；
ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型である第２型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること；および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第９態様：
ｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型である第２型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること、から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第１０態様：
第２型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型であり、第１型のドーパントがｐ型で第２型のドーパントがｎ型であり、前記ハンドルウエハにその前面を通して前記第２型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第１１態様：
第２型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、かつ前記第１型のドーパントと異なる型であり、第１型のドーパントがｎ型で第２型のドーパントがｐ型であり、前記ハンドルウエハにその前面を通して前記第２型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第１〜第３態様のいずれかに記載の方法。
第１２態様：
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが前記ＳＯＩ製造方法の一部分である、第１〜第３態様のいずれかに記載の方法。
第１３態様：
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが高周波装置製造方法の一部分である、第１〜第３態様のいずれかに記載の方法。
第１４態様：
前記ピーク抵抗率Ｒｐｅａｋが、前記ハンドル−誘電体界面から少なくとも約０．１μｍ、または前記ハンドル−誘電体界面から少なくとも約１μｍ、少なくとも約２μｍ、約０．１μｍから約１５μｍ、約１μｍから約１５μｍ、約２μｍから約１０μｍ、約０．１μｍから約５μｍ、もしくは約１μｍから約５μｍで生じる、第１〜第１３態様のいずれかに記載の方法。
第１５態様：
Ｒｐｅａｋが少なくとも約１０００ｏｈｍ−ｃｍである第１〜第１４態様のいずれかに記載の方法。
第１６態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、Ｒｂｕｌｋに対するＲｐｅａｋの比率が少なくとも約２：１、または少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１もしくは約３：１から約２５：１である、第１〜第１５態様のいずれかに記載の方法。
第１７態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記Ｒｐｅａｋと前記Ｒｂｕｌｋとの抵抗率の差が少なくとも約１，０００ｏｈｍ−ｃｍ、または少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、少なくとも約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍもしくは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第１〜第１６態様のいずれかに記載の方法。
第１８態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、ＲＨＤに対するＲｐｅａｋの比率が少なくとも約２：１、または少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１もしくは約３：１から約２５：１である、第１〜第１７態様のいずれかに記載の方法。
第１９態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、前記Ｒｐｅａｋと前記ＲＨＤとの抵抗率の差が少なくとも約１，０００ｏｈｍ−ｃｍ、または少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍもしくは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第１〜第１８態様のいずれかに記載の方法。
第２０態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記高抵抗率領域が前記高抵抗率領域の全体にわたって前記バルクの抵抗率Ｒｂｕｌｋを少なくとも約５０％上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約１μｍ、または少なくとも約５μｍ、少なくとも約１０μｍ、少なくとも約１５μｍ、少なくとも約２０μｍ、少なくとも約２５μｍ、約１μｍから約１００μｍ、約１μｍから約５０μｍ、約５μｍから約４０μｍもしくは約１０μｍから約５０μｍの厚さＤｒｅｓを有する、第１〜第１９態様のいずれかに記載の方法。
第２１態様：
第１〜第２０態様のいずれかに方法に従ってＳＯＩ構造体を形成する工程と、前記ＳＯＩ構造体上に高周波装置を形成するように前記ＳＯＩ構造体にさらなる処理を行う工程とを含む、高周波装置を調製する方法。
第２２態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層、および前記表層から前記後面に向かって延在するバルク層を含み、前記ハンドルウエハは、前記高抵抗率領域内にピーク抵抗率が存在する抵抗率プロファイルを有し、前記抵抗率が概して前記ピーク抵抗率から前記ハンドル−誘電体界面に向かって低下し、かつ前記ピーク抵抗率から前記バルク層に向かって低下し、前記ピーク抵抗率が前記ハンドル−誘電体界面から少なくとも０．１μｍで生じる、シリコン・オン・インシュレータ構造体。
第２３態様：
Ｒｐｅａｋが少なくとも約１０００ｏｈｍ−ｃｍである、第２２態様に記載のシリコン・オン・インシュレータ構造体。
第２４態様：
Ｒｐｅａｋが前記ハンドル−誘電体界面から１５μｍ未満で生じる、第２２または第２３態様に記載のシリコン・オン・インシュレータ構造体。
第２５態様：
前記Ｒｐｅａｋが前記ハンドル−誘電体界面から少なくとも約１μｍ、または前記ハンドル−誘電体界面から少なくとも約２μｍ、約０．１μｍから約１５μｍ、約１μｍから約１５μｍ、約２μｍから約１０μｍ、約０．１μｍから約５μｍもしくは約１μｍから約５μｍで生じる、第２２または第２３態様に記載のシリコン・オン・インシュレータ構造体。
第２６態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、Ｒｂｕｌｋに対するＲｐｅａｋの比率が少なくとも約２：１、少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１または約３：１から約２５：１である、第２２〜第２５態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第２７態様：
前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記Ｒｐｅａｋと前記Ｒｂｕｌｋとの抵抗率の差が、少なくとも約１，０００ｏｈｍ−ｃｍ、少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、少なくとも約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第２２〜第２６態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第２８態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、ＲＨＤに対するＲｐｅａｋの比率が少なくとも約２：１、少なくとも約３：１、少なくとも約５：１、少なくとも約７：１、約２：１から約１００：１、約２：１から約７５：１、約２：１から約５０：１、約３：１から約５０：１または約３：１から約２５：１である、第２２〜第２７態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第２９態様：
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、前記Ｒｐｅａｋと前記ＲＨＤとの抵抗率の差が、少なくとも約１，０００ｏｈｍ−ｃｍ、少なくとも約２，０００ｏｈｍ−ｃｍ、少なくとも約５，０００ｏｈｍ−ｃｍ、少なくとも約７，５００ｏｈｍ−ｃｍ、約１０，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約７５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍ、約１，０００ｏｈｍ−ｃｍから約１５，０００ｏｈｍ−ｃｍまたは約５，０００ｏｈｍ−ｃｍから約２５，０００ｏｈｍ−ｃｍである、第２２〜第２８態様のいずれかに記載のシリコン・オン・インシュレータ構造体。
第３０態様：
第２２〜第２９態様のいずれかのＳＯＩ構造体の少なくとも一部を含む高周波装置。
第３１態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハは、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層と、平均抵抗率Ｒｂｕｌｋを有し前記表層から前記後面に向かって延在するバルク層とを含み、前記高抵抗率領域が前記高抵抗率領域の全体にわたってバルクの抵抗率Ｒｂｕｌｋを少なくとも約５０％上回る抵抗率を有し、前記高抵抗率領域は、軸方向に測定したときに、少なくとも約１μｍの厚さＤｒｅｓを有する、シリコン・オン・インシュレータ構造体。
第３２態様：
前記高抵抗率領域の前記厚さＤｒｅｓが、少なくとも約５μｍ、少なくとも約１０μｍ、少なくとも約１５μｍ、少なくとも約２０μｍ、少なくとも約２５μｍ、約１μｍから約１００μｍ、約１μｍから約５０μｍ、約５μｍから約４０μｍまたは約１０μｍから約５０μｍである、第３１態様に記載のシリコン・オン・インシュレータ構造体。
第３３態様：
第３１または第３２態様に記載のＳＯＩ構造体の少なくとも一部を含む高周波装置。
第３４態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在し、表層がその中にｐｎ接合を有し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第１型のドーパントを含み、第１型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、前記ハンドルウエハが第２型のドーパントを含み、第２型のドーパントがｐ型またはｎ型のドーパントのいずれかで、第１型のドーパントと異なる型であり；第２型のドーパントが前記ハンドルウエハの前記表層に、または表層付近にピーク濃度を有し、前記前面における第２型のドーパントの前記濃度が前記ハンドルウエハ内の第１型のドーパントの前記平均濃度を超え、前記第２型のドーパントの前記濃度が概して前記ハンドルウエハの前記前面から前記バルク層に向かって低下し、表層内の点Ｐ ｅｑｕａｌ において前記第２型の前記ドーパントの前記濃度は前記第１型の前記ドーパントの前記濃度に実質的に等しく、Ｐ ｅｑｕａｌ からバルク層に向かって、前記第２型の前記ドーパントの前記濃度は前記第１型の前記ドーパントの前記濃度より低い、シリコン・オン・インシュレータ構造体。
第３５態様：
Ｐｅｑｕａｌが前記ｐｎ接合が生じる点である、第３４態様に記載のシリコン・オン・インシュレータ構造体。
第３６態様：
前記表層がサーマルドナーを含み、かつＰｅｑｕａｌと異なる点においてｐｎ接合が生じる、第３４態様に記載のシリコン・オン・インシュレータ構造体。
第３７態様：
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第１型のドーパントを含み、第１型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、前記ハンドルウエハは、当該ハンドルウエハがその後のサーマルドナー形成アニールに際して前記表層内にｐｎ接合を形成することができるように、前記表層内に酸素濃度プロファイルを有する、シリコン・オン・インシュレータ構造体。
第３８態様：
前記シリコン・オン・インシュレータ構造体が第２型のドーパントを含み、前記第２型のドーパントがｐ型またはｎ型のドーパントのいずれかであり、前記第１型のドーパントと異なる型であり、前記第２型のドーパントの前記濃度が、前記第２型のドーパントの不純物準位を上回らない、第３７態様に記載のシリコン・オン・インシュレータ構造体。
Claims (21)
- ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤｓｌで延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがｐ型のドーパントでドープされる、ハンドルウエハを選択する工程と、
前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ内に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および／または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の２つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
を含む方法。 - 前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する請求項１に記載の方法。
- 前記高抵抗率領域を形成する前に、前記ハンドルウエハが少なくとも５０ｏｈｍ−ｃｍのバルク抵抗率を有する、請求項１または２に記載の方法。
- サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、請求項１〜３のいずれか１項に記載の方法。
- 前記ハンドルウエハの内部にその前面を通じて酸素を拡散すること；および
酸素を凝集させ、サーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られている、請求項１〜３のいずれか１項に記載の方法。 - 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの内部に酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、サーマルドナー形成アニールがシリコン・オン・インシュレータ構造体の製造方法の一部分または高周波装置製造方法の一部分である、請求項１〜３のいずれか１項に記載の方法。
- ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがｐ型のドーパントでドープされる、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ外に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程であって、ここで、
酸素を外へ拡散する工程の前に、酸化層が前記ハンドルウエハの前記前面上に形成されている前記高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および／または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の２つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
を含む方法。 - ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さＤ ｓｌ で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがｎ型のドーパントでドープされる、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ外に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程であって、ここで、
酸素を外へ拡散する工程の前に、酸化層が前記ハンドルウエハの前記前面上に形成されており、
ｐ型のドーパントを前記ハンドルウエハにドーピングすることにより、前記高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および／または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の２つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
を含む方法。 - 前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する請求項７または８に記載の方法。
- 前記高抵抗率領域を形成する前に、前記ハンドルウエハが少なくとも５０ｏｈｍ−ｃｍのバルク抵抗率を有する、請求項７〜９のいずれか１項に記載の方法。
- サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、請求項７〜１０のいずれか１項に記載の方法。
- 前記ハンドルウエハの外側にその前面を通じて酸素を拡散することであって、酸素を外に拡散する前に、酸化層が前記ハンドルウエハの前記前面上に形成され、前記酸化層が前記誘電体層であること；
酸素を凝集させ、サーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られている、請求項７に記載の方法。 - 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの外側に酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、サーマルドナー形成アニールがシリコン・オン・インシュレータ構造体の製造方法の一部分または高周波装置製造方法の一部分である、請求項７〜１０のいずれか１項に記載の方法。
- 前記ピーク抵抗率（Ｒｐｅａｋ ）が、前記ハンドル−誘電体界面から少なくとも約０．１μｍで生じる、請求項１〜１３のいずれか１項に記載の方法。
- 前記ピーク抵抗率（Ｒｐｅａｋ ）が少なくとも約１０００ｏｈｍ−ｃｍである請求項１〜１４のいずれか１項に記載の方法。
- 前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記バルク層の平均抵抗率Ｒｂｕｌｋに対する前記ピーク抵抗率（Ｒｐｅａｋ ）の比率が少なくとも約２：１である、請求項１〜１５のいずれか１項に記載の方法。
- 前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記ピーク抵抗率（Ｒｐｅａｋ）と前記バルク層の平均抵抗率Ｒｂｕｌｋとの抵抗率の相違が少なくとも約１，０００ｏｈｍ−ｃｍである、請求項１〜１６のいずれか１項に記載の方法。
- 前記ハンドル−誘電体界面において、前記ハンドルウエハが抵抗率ＲＨＤを有し、前記ハンドルウエハの抵抗率ＲＨＤに対する前記ピーク抵抗率（Ｒｐｅａｋ ）の比率が少なくとも約２：１である、請求項１〜１７のいずれか１項に記載の方法。
- 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率ＲＨＤを有し、前記ピーク抵抗率（Ｒｐｅａｋ ）と前記ハンドルウエハの抵抗率ＲＨＤとの抵抗率の相違が少なくとも約１，０００ｏｈｍ−ｃｍである、請求項１〜１８のいずれか１項に記載の方法。
- 前記バルク層が平均抵抗率Ｒｂｕｌｋを有し、前記高抵抗率領域は、前記高抵抗率領域の全体にわたって、前記バルク層の平均抵抗率Ｒｂｕｌｋを少なくとも約５０％上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約１μｍの厚さＤｒｅｓを有する、請求項１〜１８のいずれか１項に記載の方法。
- 請求項１〜２０のいずれか１項の方法に従ってシリコン・オン・インシュレータ構造体を形成する工程と、前記シリコン・オン・インシュレータ構造体上に高周波装置を形成するように前記シリコン・オン・インシュレータ構造体にさらなる処理を行う工程とを含む、高周波装置を調製する方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161453409P | 2011-03-16 | 2011-03-16 | |
| US61/453,409 | 2011-03-16 | ||
| US201161545891P | 2011-10-11 | 2011-10-11 | |
| US61/545,891 | 2011-10-11 | ||
| PCT/US2012/028920 WO2012125632A1 (en) | 2011-03-16 | 2012-03-13 | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014512091A JP2014512091A (ja) | 2014-05-19 |
| JP2014512091A5 JP2014512091A5 (ja) | 2017-05-18 |
| JP6228462B2 true JP6228462B2 (ja) | 2017-11-08 |
Family
ID=45955089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013558114A Active JP6228462B2 (ja) | 2011-03-16 | 2012-03-13 | ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20120235283A1 (ja) |
| EP (1) | EP2686878B1 (ja) |
| JP (1) | JP6228462B2 (ja) |
| KR (1) | KR101870476B1 (ja) |
| CN (1) | CN103430298B (ja) |
| TW (1) | TWI550834B (ja) |
| WO (1) | WO2012125632A1 (ja) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011113549B4 (de) * | 2011-09-15 | 2019-10-17 | Infineon Technologies Ag | Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper |
| US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
| US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
| US8884427B2 (en) * | 2013-03-14 | 2014-11-11 | Invensas Corporation | Low CTE interposer without TSV structure |
| US9209069B2 (en) * | 2013-10-15 | 2015-12-08 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity |
| US9768056B2 (en) * | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
| FI130149B (en) * | 2013-11-26 | 2023-03-15 | Okmetic Oyj | High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device |
| US10079170B2 (en) | 2014-01-23 | 2018-09-18 | Globalwafers Co., Ltd. | High resistivity SOI wafers and a method of manufacturing thereof |
| US20150294868A1 (en) * | 2014-04-15 | 2015-10-15 | Infineon Technologies Ag | Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms |
| US9853133B2 (en) * | 2014-09-04 | 2017-12-26 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity silicon-on-insulator substrate |
| US10312134B2 (en) | 2014-09-04 | 2019-06-04 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| US10381260B2 (en) | 2014-11-18 | 2019-08-13 | GlobalWafers Co., Inc. | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
| WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
| CN107533953B (zh) | 2015-03-03 | 2021-05-11 | 环球晶圆股份有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
| WO2016149113A1 (en) | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
| US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
| CN114496732B (zh) | 2015-06-01 | 2023-03-03 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
| WO2016196060A1 (en) | 2015-06-01 | 2016-12-08 | Sunedison Semiconductor Limited | A method of manufacturing semiconductor-on-insulator |
| DE102015211087B4 (de) * | 2015-06-17 | 2019-12-05 | Soitec | Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates |
| JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
| JP6545608B2 (ja) * | 2015-11-30 | 2019-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2019501524A (ja) * | 2015-12-04 | 2019-01-17 | ザ・シランナ・グループ・プロプライエタリー・リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｉｍｉｔｅｄ | 絶縁体上半導体基板 |
| US9806025B2 (en) * | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
| US10622247B2 (en) | 2016-02-19 | 2020-04-14 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a buried high resistivity layer |
| US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
| US10468294B2 (en) | 2016-02-19 | 2019-11-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
| US11114332B2 (en) | 2016-03-07 | 2021-09-07 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
| US10026642B2 (en) | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
| EP3758050A1 (en) | 2016-03-07 | 2020-12-30 | GlobalWafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
| WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
| WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
| FR3049763B1 (fr) * | 2016-03-31 | 2018-03-16 | Soitec | Substrat semi-conducteur sur isolant pour applications rf |
| US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
| SG11201810486VA (en) | 2016-06-08 | 2018-12-28 | Globalwafers Co Ltd | High resistivity single crystal silicon ingot and wafer having improved mechanical strength |
| US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
| US20180030615A1 (en) * | 2016-07-28 | 2018-02-01 | Sunedison Semiconductor Limited (Uen201334164H) | Methods for producing single crystal silicon ingots with reduced seed end oxygen |
| EP3288067B1 (en) | 2016-08-25 | 2021-10-27 | IMEC vzw | Method for transferring a group iii-iv semiconductor active layer |
| EP3533081B1 (en) * | 2016-10-26 | 2021-04-14 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
| EP3549162B1 (en) | 2016-12-05 | 2022-02-02 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator structure and method of manufacture thereof |
| EP3653761B1 (en) | 2016-12-28 | 2024-02-28 | Sunedison Semiconductor Limited | Silicon wafers with intrinsic gettering and gate oxide integrity yield |
| US20180182665A1 (en) | 2016-12-28 | 2018-06-28 | Invensas Bonding Technologies, Inc. | Processed Substrate |
| SG10201913357QA (en) | 2017-02-10 | 2020-02-27 | Globalwafers Co Ltd | Methods for assessing semiconductor structures |
| US10879212B2 (en) * | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
| EP3989272A1 (en) | 2017-07-14 | 2022-04-27 | Sunedison Semiconductor Limited | Method of manufacture of a semiconductor on insulator structure |
| CN109935626A (zh) * | 2017-12-17 | 2019-06-25 | 微龛（北京）半导体科技有限公司 | 一种绝缘层上硅总剂量效应版图加固技术 |
| JP7160943B2 (ja) | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
| US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
| CN112262467B (zh) | 2018-06-08 | 2024-08-09 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
| WO2020010265A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
| WO2020010136A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
| US10943813B2 (en) * | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
| US20200075533A1 (en) | 2018-08-29 | 2020-03-05 | Invensas Bonding Technologies, Inc. | Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes |
| WO2020150159A1 (en) | 2019-01-14 | 2020-07-23 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
| US12080672B2 (en) | 2019-09-26 | 2024-09-03 | Adeia Semiconductor Bonding Technologies Inc. | Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive |
| FR3106019B1 (fr) * | 2020-01-07 | 2021-12-10 | Soitec Silicon On Insulator | Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences |
| US11271079B2 (en) * | 2020-01-15 | 2022-03-08 | Globalfoundries U.S. Inc. | Wafer with crystalline silicon and trap rich polysilicon layer |
| FR3108774B1 (fr) * | 2020-03-27 | 2022-02-18 | Soitec Silicon On Insulator | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic |
| US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
| CN112582332A (zh) * | 2020-12-08 | 2021-03-30 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
| CN113109625A (zh) * | 2021-04-07 | 2021-07-13 | 上海新昇半导体科技有限公司 | 硅片导电类型的判定方法 |
| TWI768957B (zh) | 2021-06-08 | 2022-06-21 | 合晶科技股份有限公司 | 複合基板及其製造方法 |
| CN114664657A (zh) * | 2021-10-29 | 2022-06-24 | 中国科学院上海微系统与信息技术研究所 | 一种晶圆表面处理方法 |
| CN114334792A (zh) * | 2021-10-29 | 2022-04-12 | 上海新昇半导体科技有限公司 | Soi结构的半导体硅晶圆及其制备方法 |
| WO2024097891A2 (en) * | 2022-11-04 | 2024-05-10 | Murata Manufacturing Co., Ltd. | Methods for maintaining stable high resistivity of soi wafers |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278766A (ja) * | 1989-04-19 | 1990-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| US5024723A (en) | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
| US5376579A (en) | 1993-07-02 | 1994-12-27 | The United States Of America As Represented By The Secretary Of The Air Force | Schemes to form silicon-on-diamond structure |
| JPH07106512A (ja) | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたｓｉｍｏｘ処理方法 |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP2000100676A (ja) * | 1998-07-23 | 2000-04-07 | Canon Inc | 半導体基板とその作製方法 |
| TW444266B (en) * | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
| US7132309B2 (en) * | 2003-04-22 | 2006-11-07 | Chien-Min Sung | Semiconductor-on-diamond devices and methods of forming |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US6743662B2 (en) * | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
| US7112509B2 (en) * | 2003-05-09 | 2006-09-26 | Ibis Technology Corporation | Method of producing a high resistivity SIMOX silicon substrate |
| US20070032040A1 (en) * | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
| JP3985768B2 (ja) * | 2003-10-16 | 2007-10-03 | 株式会社Ｓｕｍｃｏ | 高抵抗シリコンウェーハの製造方法 |
| EP1901345A1 (en) | 2006-08-30 | 2008-03-19 | Siltronic AG | Multilayered semiconductor wafer and process for manufacturing the same |
| US7883990B2 (en) * | 2007-10-31 | 2011-02-08 | International Business Machines Corporation | High resistivity SOI base wafer using thermally annealed substrate |
| FR2933233B1 (fr) | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat de haute resistivite bon marche et procede de fabrication associe |
| US8089126B2 (en) | 2009-07-22 | 2012-01-03 | International Business Machines Corporation | Method and structures for improving substrate loss and linearity in SOI substrates |
| US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
-
2012
- 2012-03-13 JP JP2013558114A patent/JP6228462B2/ja active Active
- 2012-03-13 KR KR1020137024403A patent/KR101870476B1/ko active IP Right Grant
- 2012-03-13 CN CN201280013586.4A patent/CN103430298B/zh active Active
- 2012-03-13 EP EP12714425.1A patent/EP2686878B1/en active Active
- 2012-03-13 WO PCT/US2012/028920 patent/WO2012125632A1/en active Application Filing
- 2012-03-13 US US13/419,137 patent/US20120235283A1/en not_active Abandoned
- 2012-03-13 US US13/419,139 patent/US8846493B2/en active Active
- 2012-03-15 TW TW101108941A patent/TWI550834B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140019350A (ko) | 2014-02-14 |
| TWI550834B (zh) | 2016-09-21 |
| CN103430298A (zh) | 2013-12-04 |
| US8846493B2 (en) | 2014-09-30 |
| EP2686878B1 (en) | 2016-05-18 |
| EP2686878A1 (en) | 2014-01-22 |
| US20120235283A1 (en) | 2012-09-20 |
| TW201241994A (en) | 2012-10-16 |
| KR101870476B1 (ko) | 2018-06-22 |
| WO2012125632A1 (en) | 2012-09-20 |
| CN103430298B (zh) | 2016-03-16 |
| JP2014512091A (ja) | 2014-05-19 |
| US20120238070A1 (en) | 2012-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6228462B2 (ja) | ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 | |
| JP2014512091A5 (ja) | ||
| TWI698907B (zh) | 貼合式soi晶圓的製造方法 | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| JP4552856B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
| TWI355711B (en) | Method of producing simox wafer | |
| JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2007125771A1 (ja) | Ｓｏｉウエーハの製造方法 | |
| US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
| JP4624812B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| EP1965413B1 (en) | Method for manufacturing soi substrate | |
| JP2008187165A (ja) | 半導体基板の製造方法 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2008159692A (ja) | 半導体基板の製造方法 | |
| JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010129839A (ja) | 貼り合わせウェーハの製造方法 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP5565128B2 (ja) | 貼り合わせウエーハの製造方法 | |
| WO2011118205A1 (ja) | Ｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161227 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20170217 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170217 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20170327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171013 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6228462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |