DE102015211087B4 - Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates - Google Patents

Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates Download PDF

Info

Publication number
DE102015211087B4
DE102015211087B4 DE102015211087.7A DE102015211087A DE102015211087B4 DE 102015211087 B4 DE102015211087 B4 DE 102015211087B4 DE 102015211087 A DE102015211087 A DE 102015211087A DE 102015211087 B4 DE102015211087 B4 DE 102015211087B4
Authority
DE
Germany
Prior art keywords
substrate
high resistance
semiconductor layer
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015211087.7A
Other languages
English (en)
Other versions
DE102015211087A1 (de
Inventor
Bich-Yen Nguyen
Frédéric Allibert
Christophe Maleville
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to DE102015211087.7A priority Critical patent/DE102015211087B4/de
Priority to EP16168605.0A priority patent/EP3107119A1/de
Priority to TW105114978A priority patent/TWI646654B/zh
Priority to JP2016098789A priority patent/JP2017011262A/ja
Priority to US15/176,925 priority patent/US10002882B2/en
Priority to CN201610412569.8A priority patent/CN106257641B/zh
Priority to SG10201604900TA priority patent/SG10201604900TA/en
Priority to KR1020160075796A priority patent/KR101933492B1/ko
Publication of DE102015211087A1 publication Critical patent/DE102015211087A1/de
Application granted granted Critical
Publication of DE102015211087B4 publication Critical patent/DE102015211087B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Abstract

Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates umfassend die Schritte:a) Ausbilden einer dielektrischen Schicht (2) und einer Halbleiterschicht (3) über einem Hochwiderstands-Substrat (1), sodass die dielektrische Schicht (2) zwischen dem Hochwiderstands-Substrat (1) und der Halbleiterschicht (3) angeordnet ist;b) Ausbilden einer Hartmaske oder eines Lackes (4) über der Halbleiterschicht (3), wobei die Hartmaske oder der Lack (4) mindestens eine Öffnung (5) an einer vorbestimmten Position besitzt;c) Ausbilden von mindestens einer dotierten Region (7) in dem Hochwiderstands-Substrat (1) mittels Ionenimplantation eines Störstellenelements durch die mindestens eine Öffnung (5) der Hartmaske oder des Lackes (4), die Halbleiterschicht (3) und die dielektrischen Schicht (2);d) Entfernen der Hartmaske oder des Lackes (4);e) Ausbilden einer Hochfrequenzschaltung, HF-Schaltung, in und/oder auf der Halbleiterschicht (3), wobei diese mindestens teilweise mit der mindestens einen dotierten Region (7) in dem Hochwiderstands-Substrat (1) überlappend angeordnet ist; undf) Ausbilden einer analogen Schaltung und/oder einer digitalen Schaltung in und/oder auf der Halbleiterschicht (3) in einem Gebiet, das nicht mit der dotierten Region (7) in dem Hochwiderstands-Substrat (1) überlappt.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Hochwiderstands (HR)-Halbleiter-auf-Isolator (SOI: semiconductor-on-insulator) -Substrates, auf ein Hochwiderstands-Halbleiter-auf-Isolator-Substrat, welches durch solch ein Verfahren erhalten wird und auf eine Halbleitervorrichtung.
  • Komplexe Halbleitersubstrate können durch die Kombination von zwei oder mehr Schichten hergestellt werden. Eine Klasse von solchen hergestellten Substraten sind Halbleiter-auf-Isolator-Substrate. Hierbei wird eine obere Halbleiterschicht über einem Trägersubstrat ausgebildet, mit einer dielektrischen Schicht dazwischen. Für die obere Halbleiterschicht und das Trägersubtrat wird üblicherweise Silizium benutzt und die dielektrische Schicht ist üblicherweise eine Oxidschicht, normalerweise Siliziumoxid.
  • Insbesondere werden sogenannte Hochwiderstands(HR)-Substrate derzeit für die Benutzung von Hochfrequenz (HF) -anwendungen untersucht, aufgrund von deren reduzierten Substratverlusten und deren Kopplung.
  • Es wurde jedoch herausgefunden, dass zwischen dem Hochwiderstands-Substrat und der dünnen dielektrischen Schicht eine sogenannte parasitäre Leitungsschicht ausgebildet werden kann, welche die HF-Leistung und insbesondere die erwarteten Vorteile bezüglich des Substratverlustes und der Kopplung beeinträchtigt.
  • Verschiedene Lösungen wurden für dieses Problem vorgeschlagen. Beispielsweise wurde eine zusammenhängende fangstellenreiche Schicht unter der eingebetteten Oxidschicht vorgeschlagen („Identification of RF Harmonic Distortion on Si Substrates and its Reduction Using a Trap-Rich Layer“ by Kerr, et al., IEEE, 2008). Diese eine fangstellenreiche Schicht besitzt jedoch negative Effekte in Verbindung mit dem Back-Gate-Formationsprozess. Im Besonderen aufgrund einer größeren lateralen Dotierungsdiffusion und einer hohen Grenzflächenfangstellendichte in dem Back-Gate, kann ein Variabilitätsproblem und, deswegen ein Problem der Verlässlichkeit der erhaltenen Strukturen entstehen.
  • Aus der US 6 265 248 B1 ist ein Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit verringerter parasitärer Kapazität bekannt. In der Struktur wird ein Substratbereich, der direkt an die vergrabene Oxidschicht angrenzt und unter ihr liegt, mit einem Dotierstoff vom Leitfähigkeitstyp entgegengesetzt dem des Substrats dotiert. Dadurch entsteht eine Verbindung zwischen der dotierten Schicht und dem Substrat. Durch eine entsprechende Vorspannung dieser Verbindung entsteht eine Sperrschicht, die die Breite der vergrabenen Oxidschicht bis tief in das Substrat hinein verlängert und dadurch die parasitäre Kapazität in der Struktur reduziert.
  • Die US 8 951 896 B2 offenbart Halbleiter-auf-Isolator-Wafer für verzerrungsarme Schaltungsanwendungen.
  • Die US 2004 / 0 002 197 A1 offenbart Halbleiter-auf-Isolator-Wafer für integrierte Hochfrequenz-Schaltkreise. Eine HF-Halbleitervorrichtung wird aus einem Ausgangssubstrat hergestellt, das einen Polysilizium-Handlewafer, eine vergrabene Oxidschicht über dem Polysilizium-Handlewafer und eine Siliziumschicht über der Oxidschicht umfasst.
  • Außerdem ist aus US 8 492 868 B2 , ein Verfahren zur Ausbildung einer integrierten Schaltungsstruktur bekannt, wobei eine Silizium-Substratschicht ausgebildet wird, welche Grabenstrukturen und eine lonenstörstellen-Implantation besitzt. Eine Isolator-Schicht ist dann auf der Silizium-Substratschicht positioniert und kontaktiert diese, wobei die Isolatorschicht außerdem die Grabenstrukturen ausfüllt. Eine Schaltungsschicht wird dann auf der eingebetteten Isolatorschicht positioniert und kontaktiert diese. Die lonenstörstellen-Implantation bewirkt die Vermeidung der oben genannten parasitären Leitungsschicht. Da dieses Verfahren erst Gräben in dem Substrat ausbildet und dann die eingebettete Oxidschicht auf dem Substrat, kann die nachfolgende Ausbildung der Halbleiterschicht auf der eingebetteten Oxidschicht kompliziert werden. Außerdem berücksichtigt diese Lehre nicht die Ko-Integration von beispielsweise digitalen Schaltungen.
  • Es ist deshalb die Aufgabe der vorliegenden Erfindung ein verbessertes Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates bereitzustellen, sowie ein korrespondierendes verbessertes Hochwiderstands-Halbleiter-auf-Isolator-Substrat, und eine verbesserte Halbleiter-Vorrichtung umfassend ein solches Hochwiderstands-Halbleiter-auf-Isolator-Substrat.
  • Dies wird durch ein Verfahren nach Anspruch 1 erreicht, mit einem Hochwiderstands-Halbleiter-auf-Isolator-Substrat nach Anspruch 6, und mit einer Halbleitervorrichtung nach Anspruch 7. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen spezifiziert.
  • Durch die Anwendung einer lokalen Implantation durch die Halbleiterschicht und die dielektrische Schicht mittels einer Hartmaske oder eines Lackes, ist es möglich, eine lokalisierte fangstellenreiche Region in dem Hochwiderstands-Substrat auszubilden. Im Besonderen ist es möglich, die fangstellenreiche Region nur unter der HF-Schaltung auszubilden. Diese fangstellenreiche Region kann die oben genannte parasitäre Leitungsschicht unter der HF-Schaltung verhindern, so dass die HF-Leistung nicht verringert wird. Zusätzliche analoge oder digitale Teile einer Schaltung könnten bereitgestellt werden, unter welchen jedoch keine fangstellenreiche Region ausgebildet ist. Dies kann insbesondere vorteilhaft sein, da die digitalen/analogen Teile oft ein effizientes Back-Biasing erfordern. Zum Erreichen eines solchen effektiven Back-Biasing würde ein fangstellenreiche Schicht unter den digitalen/anlogen Teilen nachteilig sein.
  • Die vorliegende Erfindung stellt demzufolge auch die Benutzung einer lokalisierten dotierten Schicht in einem Hochwiderstands-Halbleiter-auf-Isolator-Substrat unter einer HF-Schaltung bereit, um die Ausbildung einer parasitären Leiterschicht zwischen dem Hochwiderstands-Substrat und der dielektrischen Schicht in der Region unter der HF-Schaltung zu vermeiden. Dabei wird die lokalisierte dotierte Schicht mittels Ionenimplantation eines Störstellenelements durch eine Öffnung einer Hartmaske oder eines Lackes, durch die Halbleiterschicht und durch die dielektrische Schicht hindurch ausgebildet.
  • Vorteilhafte Ausführungsformen werden nun zusammen mit den beigefügten Zeichnungen beschrieben.
    • 1: zeigt ein vereinfachtes Flussdiagramm des Verfahrens gemäß der vorliegenden Erfindung;
    • 2: illustriert einen Zwischenschritt des Herstellungsverfahrens gemäß der vorliegenden Erfindung;
    • 3: illustriert einen anderen Zwischenschritt des Verfahrens gemäß der vorliegenden Erfindung;
    • 4: illustriert weitere Schritte des Verfahrens gemäß der vorliegenden Erfindung;
    • 5: illustriert einen beispielhaftes Halbleitersubstrat gemäß der vorliegenden Erfindung; und
    • 6: illustriert eine beispielhafte Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • Ein beispielhaftes Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates, insbesondere mit einer HF-Schaltung, wird nun Bezug nehmend auf 1 beschrieben.
  • Zuerst wird, in Schritt 100, eine dielektrische Schicht und eine Halbleiterschicht über/auf einem Substrat ausgebildet. Das Substrat ist ein Hochwiderstands-Substrat mit einem hohen Widerstand. Das Hochwiderstands-Substrat kann Silizium umfassen, insbesondere polykristallines Silizium und/oder Einkristall-Silizium. Der Widerstand des Hochwiderstands-Substrates kann 1 kΩ·cm oder größer sein.
  • Mindestens ein Teil des Hochwiderstands-Substrates kann für die Benutzung als ein Back-Gate kompatibel sein, insbesondere nach der Dotierung. Im Besonderen kann ein oberer Teil des Hochwiderstands-Substrates - zum Beispiel ein Teil des Hochwiderstands-Substrates, welches in Richtung der Halbleiterschicht zeigt - kompatibel die Benutzung als ein Back-Gate sein, insbesondere nachdem es dotiert wurde.
  • Um ein Back-Gate auszubilden, kann eine Dotierung des Hochwiderstands-Substrates ausgeführt werden, beispielsweise mittels Arsen oder Bor als Dotierelement.
  • Die Halbleiterschicht kann außerdem Silizium umfassen. Die dielektrische Schicht kann einer eingebetteten Oxidschicht (BOX - buried oxide layer) entsprechen und kann insbesondere ein Silizium-Oxid (SiO2) umfassen.
  • Andere Materialien für die obengenannten Schichten sind auch möglich. Beispielsweise können Germanium (Ge), Silizium-Germanium (SiGe) oder III-V-Verbindungen benutzt werden, insbesondere für die Halbleiterschicht. Das Hochwiderstandssubstrat muss nicht vollständig aus einem Halbeiter aufgebaut sein. Es ist möglich nur den oberen Teil, beispielsweise den Teil, welcher in Richtung der Halbleiterschicht zeigt, aus einem Material auszubilden, welches die Eigenschaft hat, von einem hohen Widerstand zu einem niedrigen Widerstand „umschaltbar“ zu sein, insbesondere durch eine Implantation oder Dotierung.
  • Die BOX-Schicht kann jedes nicht leitende Material sein, einschließlich aufgebrachte Low-K-Dielektrika (wie in der Back End of Line (BEOL) benutzt wird), oder sogar High-K-Dielektrika (z. B. Hafnium (IV) Oxid (HfO2)).
  • Die dielektrische Schicht und die Halbleiterschicht können mittels jeder bekannten Technologie über dem Hochwiderstand-Substrat ausgebildet werden, beispielsweise mittels einer „Smart Cut“ -Technik.
  • Bei der „Smart Cut“-Technik werden die dielektrische Schicht und/oder die Halbleiterschicht von einem Donorsubstrat auf das Hochwiderstands-Substrat transferiert. Nach der Ausbildung der dielektrischen Schicht auf dem Donorsubstrat, welches das Halbleitermaterial der Halbleiterschicht umfasst, wird ein vorbestimmtes Teilungsgebiet in dem Donorsubstrat ausgebildet. Das vorbestimmte Teilungsgebiet wird durch einen lonen-Implantationsschritt ausgebildet, während welchem Ionen wie Wasserstoff oder Edelgasionen (Helium, Argon, etc.) in das Donorsubstrat implantiert werden. Die Tiefe des vorbestimmten Teilungsgebietes kann durch die Energie der implantierten Ionen bestimmt werden. Nach Anbringung, insbesondere durch Bonding, des Donorsubstrat an das Hochwiderstandssubstrat (auch als „Handle-Substrate“ bezeichnet), wird eine mechanische und/oder thermische Behandlung durchgeführt, so dass eine Ablösung der Halbleiterschicht zusammen mit der eingebetteten dielektrischen Schicht an dem vorbestimmten Teilungsgebiet passiert, und zwar so dass die zwei Schichten auf das Hochwiderstands-Substrat transferiert werden.
  • Nachdem die dielektrische Schicht und die Halbleiterschicht über dem Hochwiderstand-Substrat ausgebildet sind, wird eine Hartmaske oder eine Lack über der Halbleiterschicht in Schritt 200 ausgebildet.
  • In Schritt 300 kann mindestens eine Öffnung in der Hartmaske oder in dem Lack an einer vorbestimmten Position ausgebildet sein. Die mindestens eine Öffnung kann durch bekannte Techniken wie Lithographie-Techniken oder durch Ätzen ausgebildet werden. Die mindestens eine Öffnung kann zum Spezifizieren oder Abdecken eines vorbestimmten Gebietes ausgebildet sein. Im Besonderen kann die mindestens eine Öffnung rechteckig sein mit einer vorbestimmten Breite und Länge.
  • Die vorbestimmte Position, an welcher die mindestens eine Öffnung ausgebildet ist, kann insbesondere mit der Position, an welcher eine HF-Schaltung mit aktiven und passiven Vorrichtungen ausgebildet ist, korrespondieren. Die Größe der mindestens einen Öffnung kann an die Größe der HF-Schaltung angepasst werden.
  • Die Hartmaske oder der Lack sollte insbesondere diejenigen Gebiete der Halbleiterschicht abdecken, welche vorgesehen sind, bei einem späteren Schritt der Herstellung des Halbleitersubstrates die analoge und/oder digitale Schaltung zu beinhalten.
  • In Schritt 400 wird die Ionen-Implantation eines Störstellenelements durch die mindestens eine Öffnung der Hartmaske oder des Lackes, sowie durch die Halbleiterschicht und durch die dielektrische Schicht ausgeführt, um mindestens eine dotierte Region in dem Hochwiderstands-Substrat auszubilden. Das Störstellenelement kann insbesondere Kohlenstoff (C), Germanium (Ge), Sauerstoff (O), Silizium (Si), Argon (Ar), Molybdän (Mo) und/oder Fluor (F) umfassen. Im Allgemeinen kann das Störstellenelement jedes Elements enthalten, welches eine oder mehrere der folgenden Bedingungen erfüllt:
    • - Generiert Deep-Level-States in Silizium, während es eine sehr niedrige Diffusivität besitzt.
    • - Hat die Eigenschaft, Silizium zu amorphisieren, ohne elektrisch aktiv zu sein.
    • - Hat die Eigenschaft, das Silizium in ein (Halb)-Nicht-Leitermaterial umzuwandeln.
  • Die Dotierungsenergie muss in Abhängigkeit von der Dicke der dielektrischen Schicht und der Halbleiterschicht sowie in Abhängigkeit von dem Störstellenelement ausgewählt werden. In ähnlicher Weise hängt die Dosis von den Betriebsbedingungen ab und kann mehr als 1×1011cm-2 oder mehr als 1×1013cm-2 betragen.
  • Die mindestens eine dotierte Region des Hochwiderstands-Substrates kann deshalb insbesondere mit einer fangstellenreichen Region, welche an der vorbestimmten Position angeordnet ist, korrespondieren. Die laterale Ausdehnung der dotierten Region korrespondiert mit dem Gebiet der mindestens einen Öffnung. Mit anderen Worten ist die mindestens eine dotierte Region an der vorbestimmten Position mit einer vorbestimmten Größe angeordnet, insbesondere einer Region, die durch die Größe der mindestens einen Öffnung definiert ist und insbesondere einer Tiefe in Abhängigkeit von der Energie und der Dosis, die während des lonenimplantationsschrittes benutzt wurden.
  • Die vorbestimmte Position kann insbesondere durch zwei Koordinaten spezifiziert werden, wenn man das Halbleiter-Substrat von oben betrachtet. Die vorbestimmte Position der Öffnung kann dann mit den Koordinaten einer der Ecken oder der Mitte der Öffnung korrespondieren.
  • 2 illustriert einen beispielhaften Zwischenschritt des Hochwiderstands-Halbleiter-auf-Isolator-Substrates, welches während des Herstellungsverfahrens erhalten wird. Das illustrierte Hochwiderstands-Halbleiter-auf-Isolator-Substrat beinhaltet ein Hochwiderstand-Substrat 1, eine eingebettete Oxidschicht 2, und eine Halbleiterschicht 3, welche in dieser Reihenfolge angeordnet sind. Weiterhin ist eine Hartmaske oder ein Lack 4 über der Halbleiterschicht 3 ausgebildet, welche eine Öffnung 5 an einer vorbestimmten Position besitzen, zum Beispiel an vorbestimmten X- und Y-Koordinaten. Die Öffnung 5 hat eine vorbestimmte Geometrie und Größe.
  • 3 illustriert den folgenden Herstellungsschritt, wobei Ionenimplantation mit Störstellenelementen 6 durch die Öffnung 5, sowie die Halbleiterschicht 3 und die eingebettete Oxidschicht 2 ausgeführt wird, um eine dotierte Region 7 in dem Substrat 1 auszubilden. Die dotierte Region 7 ist an der vorbestimmten Position ausgebildet, mit anderen Worten, bei denselben X- und Y-Koordinaten wie die Öffnung 5 in der Hartmaske oder im Lack 4. Die dotierte Region hat dieselbe Geometrie und (laterale) Ausdehnung wie die Öffnung 5. Somit wird entsprechend eine lokalisierte fangstellenreiche Region ausgebildet.
  • Die Verfahrensschritte wie in Anspruch 1 spezifiziert und in 1 illustriert, können insbesondere in der spezifizierten Reihenfolge ausgeführt werden. Diese zeitliche Reihenfolge erlaubt eine effiziente Ausrichtung(Alignement) der implantierten Regionen und der nachfolgend ausgebildeten HF-Schaltung. Sogar ein Selbstausrichtung (Self-Alignement) kann somit erreicht werden. Somit können weiterhin generische Halbleiter-auf-Isolator-Substrate in dieser Art hergestellt werden, welche in Abhängigkeit von einer ausgebildeten Maske oder eines Lackes ein Muster ausbilden können, anstatt der Implementierung der Halbleiter-auf-Isolator-Herstellung während der Vorrichtungsintegrationssequenz. Dies erhöht die Flexibilität und die Kosteneffizienz.
  • 4 illustriert die weiteren Schritte, welche nach Schritt 400 in 1 ausgeführt werden können. Im Besonderen kann in Schritt 500 die Hartmaske oder der Lack entfernt werden. Diese Entfernung kann durch bekannte Techniken wie Ätzen ausgeführt werden.
  • In Schritt 600 kann eine Hochfrequenz(HF)-schaltung, welche insbesondere aktive und/oder passive Vorrichtungen umfasst, an der vorbestimmten Position ausgebildet werden, mit anderen Worten über der dotierten Region 7. Die HF-Schaltung überlappt deshalb mindestens teilweise mit der dotierten Region 7, wenn es von oben gesehen wird (von der Seite, auf welcher die HF-Schaltung angeordnet ist). Die HF-Schaltung kann insbesondere die dotierte Region 7 vollständig überlappen. Mit anderen Worten kann die HF-Schaltung mit der dotierten Region 7 in einer vertikalen Richtung ausgerichtet sein.
  • Analoge Schaltungen und/oder digitale Schaltungen, welche nicht mit der dotierten Region 7 überlappen, können ausgebildet werden. Das oben beschriebene Verfahren erlaubt dementsprechend eine Ko-Integration von Hochfrequenzschaltungen und analogen und/oder digitalen Schaltungen. Da die dotierte Region nicht unter den analogen und/oder digitalen Schaltungen ausgebildet ist, ist ein effektives Back-Biasing möglich.
  • Eine aktive Vorrichtung, ist hier als eine Vorrichtung zu verstehen, welche an- und ausgeschaltet werden kann. Beispielsweise kann eine aktive Vorrichtung einen Transistor umfassen oder einem entsprechen. Eine passive Vorrichtung kann eine Leitung, eine Induktivität, oder einen Widerstand umfassen oder entsprechen.
  • In 5 wird ein Hochwiderstands-Halbleiter-auf-Isolator-Substrat gezeigt, welches als ein Zwischenprodukt während des Verfahrens, wie oben beschrieben, erhalten wurde. Es beinhaltet ein Hochwiderstands-Substrat 1, eine dielektrische Schicht 2 über der Hochwiderstands-Schicht 1, und eine Halbleiterschicht 3 über der dielektrischen Schicht 2. Eine dotierte Region 7 ist in dem Hochwiderstands-Substrat an einer vorbestimmten Position ausgebildet. Die dotierte Region umfasst insbesondere Kohlenstoff (C), Germanium (Ge), Sauerstoff (O), und/oder Fluor (F), insbesondere in polykristallines oder einkristallines Silizium des Hochwiderstands-Substrates 1 inkorporiert.
  • 6 illustriert eine Halbleitervorrichtung umfassend ein Halbleiter-Substrat wie in 5 illustriert. Zusätzlich ist eine HF-Schaltung 8 in und/oder auf der Halbleiterschicht 3 über der dotierten Region 7 ausgebildet, d.h. mindestens teilweise überlappend mit der dotierten Region 7. Außerdem ist eine analoge Schaltung oder eine digitale Schaltung 9 in ähnlicher Weise in und/oder auf der Halbleiterschicht 3 in einem Gebiet oder an einer Position ausgebildet, wo keine dotierte Region unter dem Hochwiderstands-Substrat 1 bereitgestellt ist.

Claims (8)

  1. Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates umfassend die Schritte: a) Ausbilden einer dielektrischen Schicht (2) und einer Halbleiterschicht (3) über einem Hochwiderstands-Substrat (1), sodass die dielektrische Schicht (2) zwischen dem Hochwiderstands-Substrat (1) und der Halbleiterschicht (3) angeordnet ist; b) Ausbilden einer Hartmaske oder eines Lackes (4) über der Halbleiterschicht (3), wobei die Hartmaske oder der Lack (4) mindestens eine Öffnung (5) an einer vorbestimmten Position besitzt; c) Ausbilden von mindestens einer dotierten Region (7) in dem Hochwiderstands-Substrat (1) mittels Ionenimplantation eines Störstellenelements durch die mindestens eine Öffnung (5) der Hartmaske oder des Lackes (4), die Halbleiterschicht (3) und die dielektrischen Schicht (2); d) Entfernen der Hartmaske oder des Lackes (4); e) Ausbilden einer Hochfrequenzschaltung, HF-Schaltung, in und/oder auf der Halbleiterschicht (3), wobei diese mindestens teilweise mit der mindestens einen dotierten Region (7) in dem Hochwiderstands-Substrat (1) überlappend angeordnet ist; und f) Ausbilden einer analogen Schaltung und/oder einer digitalen Schaltung in und/oder auf der Halbleiterschicht (3) in einem Gebiet, das nicht mit der dotierten Region (7) in dem Hochwiderstands-Substrat (1) überlappt.
  2. Verfahren nach Anspruch 1, wobei das Störstellenelement, welches durch Ionenimplantation in Schritt c) implantiert wird, C, Ge, O, Si, Ar, Mo und/oder F umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Hochwiderstands-Substrat (1) Silizium umfasst, und insbesondere polykristallines Silizium und/oder einkristallines Silizium.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei die dielektrische Schicht (2) eine eingebettete Oxidschicht (BOX- Buried Oxide layer) ist.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei die Halbeiter-Schicht (3) Silizium umfasst.
  6. Ein Hochwiderstands-Halbleiter-auf-Isolator-Substrat, erhalten durch ein Verfahren nach einem der vorherigen Ansprüche.
  7. Eine Halbleitervorrichtung umfassend: ein Hochwiderstands-Substrat (1); eine dielektrische Schicht (2) über dem Hochwiderstands-Substrat (1); und eine Halbleiterschicht (3) über der dielektrischen Schicht (2); wobei die Halbleiterschicht (3) eine Hochfrequenzschaltung, HF-Schaltung, und eine digitale und/oder analoge Schaltung umfasst; wobei das Hochwiderstands-Substrat (1) mindestens eine dotierte Region (7) umfasst, welche mindestens teilweise mit der Hochfrequenzschaltung, HF-Schaltung, überlappend angeordnet ist; und wobei die digitale Schaltung und/oder die analoge Schaltung in einem Gebiet in und/oder auf der Halbleiterschicht (3) angeordnet ist/sind, welches nicht mit der mindestens einen dotierten Region (7) in dem Hochwiderstands-Substrat (1) überlappt.
  8. Die Halbleitervorrichtung nach Anspruch 7, wobei die dotierte Region C, Ge, O und /oder F umfasst.
DE102015211087.7A 2015-06-17 2015-06-17 Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates Active DE102015211087B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102015211087.7A DE102015211087B4 (de) 2015-06-17 2015-06-17 Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
EP16168605.0A EP3107119A1 (de) 2015-06-17 2016-05-06 Verfahren zur herstellung eines hochresistiven halbleiter-auf-isulator-substrats
TW105114978A TWI646654B (zh) 2015-06-17 2016-05-13 製造高電阻率絕緣體上半導體底材之方法
JP2016098789A JP2017011262A (ja) 2015-06-17 2016-05-17 高抵抗率半導体オンインシュレータ基板の製造方法
US15/176,925 US10002882B2 (en) 2015-06-17 2016-06-08 Method for manufacturing a high-resistivity semiconductor-on-insulator substrate including an RF circuit overlapping a doped region in the substrate
CN201610412569.8A CN106257641B (zh) 2015-06-17 2016-06-14 高电阻率绝缘体上半导体衬底及其制造方法和半导体器件
SG10201604900TA SG10201604900TA (en) 2015-06-17 2016-06-15 Method for Manufacturing A High-Resistivity Semiconductor-on-Insulator Substrate
KR1020160075796A KR101933492B1 (ko) 2015-06-17 2016-06-17 고저항 반도체-온-절연체 기판을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015211087.7A DE102015211087B4 (de) 2015-06-17 2015-06-17 Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates

Publications (2)

Publication Number Publication Date
DE102015211087A1 DE102015211087A1 (de) 2016-12-22
DE102015211087B4 true DE102015211087B4 (de) 2019-12-05

Family

ID=55919714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015211087.7A Active DE102015211087B4 (de) 2015-06-17 2015-06-17 Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates

Country Status (8)

Country Link
US (1) US10002882B2 (de)
EP (1) EP3107119A1 (de)
JP (1) JP2017011262A (de)
KR (1) KR101933492B1 (de)
CN (1) CN106257641B (de)
DE (1) DE102015211087B4 (de)
SG (1) SG10201604900TA (de)
TW (1) TWI646654B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276371B2 (en) * 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10672726B2 (en) 2017-05-19 2020-06-02 Psemi Corporation Transient stabilized SOI FETs
FR3078436B1 (fr) * 2018-02-23 2020-03-20 Stmicroelectronics (Crolles 2) Sas Circuit integre comprenant un substrat equipe d'une region riche en pieges, et procede de fabrication
FR3091010B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure
JP2022551657A (ja) * 2019-10-07 2022-12-12 クロケット，アディソン トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法
FR3103632B1 (fr) * 2019-11-25 2021-11-19 Commissariat Energie Atomique Dispositif électronique hybride et procédé de fabrication d’un tel dispositif
JP7392578B2 (ja) 2020-06-05 2023-12-06 信越半導体株式会社 高周波半導体装置の製造方法及び高周波半導体装置
TWI761255B (zh) * 2021-07-08 2022-04-11 環球晶圓股份有限公司 晶圓及晶圓的製造方法
WO2023159077A1 (en) * 2022-02-21 2023-08-24 Psemi Corporation Methods for generation of a trap-rich layer in a soi substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265248B1 (en) 1998-11-06 2001-07-24 National Semiconductor Corporation Method for producing semiconductor-on-insulator structure with reduced parasitic capacitance
US20040002197A1 (en) 2002-07-01 2004-01-01 Honeywell International Inc. Silicon-on-insulator wafer for RF integrated circuit
DE112009001477T5 (de) * 2008-06-30 2011-04-21 S.O.I. Tec Silicon On Insulator Technologies Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
US8492868B2 (en) 2010-08-02 2013-07-23 International Business Machines Corporation Method, apparatus, and design structure for silicon-on-insulator high-bandwidth circuitry with reduced charge layer
US20140084290A1 (en) * 2011-03-22 2014-03-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2002026137A (ja) * 2000-07-05 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6884702B2 (en) * 2002-06-04 2005-04-26 Advanced Micro Devices, Inc. Method of making an SOI semiconductor device having enhanced, self-aligned dielectric regions in the bulk silicon substrate
JP2004207271A (ja) 2002-12-20 2004-07-22 Nec Electronics Corp Ｓｏｉ基板及び半導体集積回路装置
US20080217727A1 (en) * 2007-03-11 2008-09-11 Skyworks Solutions, Inc. Radio frequency isolation for SOI transistors
US20100009527A1 (en) * 2008-07-14 2010-01-14 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing single mask layer technique for well formation
WO2010076824A1 (en) 2008-12-30 2010-07-08 Meotto Umberto M Integration of resistors and capacitors in charge trap memory device fabrication
US8299537B2 (en) * 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
US9524985B2 (en) * 2009-10-16 2016-12-20 Ferfics Limited Switching system and method
KR101913322B1 (ko) * 2010-12-24 2018-10-30 퀄컴 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
JP2012174884A (ja) * 2011-02-22 2012-09-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20120235283A1 (en) * 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
US20120313173A1 (en) * 2011-06-07 2012-12-13 Rf Micro Devices, Inc. Method for isolating rf functional blocks on silicon-on-insulator (soi) substrates
US8963247B2 (en) * 2012-01-13 2015-02-24 Newport Fab, Llc Selective amorphization for electrical signal isolation and linearity in SOI structures
US20140009209A1 (en) 2012-07-07 2014-01-09 Skyworks Solutions, Inc. Radio-frequency switch having dynamic body coupling
US8970004B2 (en) * 2012-12-21 2015-03-03 Stmicroelectronics, Inc. Electrostatic discharge devices for integrated circuits
US8941211B2 (en) * 2013-03-01 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit using deep trench through silicon (DTS)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265248B1 (en) 1998-11-06 2001-07-24 National Semiconductor Corporation Method for producing semiconductor-on-insulator structure with reduced parasitic capacitance
US20040002197A1 (en) 2002-07-01 2004-01-01 Honeywell International Inc. Silicon-on-insulator wafer for RF integrated circuit
DE112009001477T5 (de) * 2008-06-30 2011-04-21 S.O.I. Tec Silicon On Insulator Technologies Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
US8492868B2 (en) 2010-08-02 2013-07-23 International Business Machines Corporation Method, apparatus, and design structure for silicon-on-insulator high-bandwidth circuitry with reduced charge layer
US20140084290A1 (en) * 2011-03-22 2014-03-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications

Also Published As

Publication number Publication date
JP2017011262A (ja) 2017-01-12
CN106257641B (zh) 2019-05-31
US20160372484A1 (en) 2016-12-22
US10002882B2 (en) 2018-06-19
SG10201604900TA (en) 2017-01-27
KR20160149167A (ko) 2016-12-27
KR101933492B1 (ko) 2018-12-31
TWI646654B (zh) 2019-01-01
TW201711162A (zh) 2017-03-16
EP3107119A1 (de) 2016-12-21
DE102015211087A1 (de) 2016-12-22
CN106257641A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE102012206478B4 (de) Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE112006001169B4 (de) Verfahren zur Herstellung eines SOI-Bauelements
DE102007020258B4 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE112012001158T5 (de) Mosfet mit ausgesparter Kanaldünnschicht und abrupten Übergängen
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013227069B4 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102013214436A1 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfaßt
DE112020000199T5 (de) Transistorkanal mit Vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102010064288A1 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102009055393A1 (de) Besserer Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE10324433A1 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind
DE102019202857B4 (de) Verfahren zum Herstellen einer Gate-Skirt-Oxidation für verbessertes FinFET-Leistungsvermögen

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final