JP2022551657A - トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法 - Google Patents

トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法 Download PDF

Info

Publication number
JP2022551657A
JP2022551657A JP2022521598A JP2022521598A JP2022551657A JP 2022551657 A JP2022551657 A JP 2022551657A JP 2022521598 A JP2022521598 A JP 2022521598A JP 2022521598 A JP2022521598 A JP 2022521598A JP 2022551657 A JP2022551657 A JP 2022551657A
Authority
JP
Japan
Prior art keywords
range
silicon
layer
thickness
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022521598A
Other languages
English (en)
Other versions
JPWO2021071955A5 (ja
Inventor
ボウマン，ロン
フランクリン，マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CROCKETT, Addison
Original Assignee
CROCKETT, Addison
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CROCKETT, Addison filed Critical CROCKETT, Addison
Publication of JP2022551657A publication Critical patent/JP2022551657A/ja
Publication of JPWO2021071955A5 publication Critical patent/JPWO2021071955A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

シリコン・オン・インシュレーター基板は、（１）シリコンおよび第１の側内に拡散したヒ素を含むトラップリッチ領域を含む高抵抗率ベース層、（２）高抵抗率ベース層の第１の側に位置付けられ、１０００～５０００オングストロームの範囲の厚さを有する二酸化シリコン層、ならびに（３）二酸化シリコン層に位置付けられたトランスファー層を含む。トラップリッチ領域は１～１０ミクロンの範囲の厚さおよび０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有し、高抵抗率ベース層は５０～１００オームメートルの範囲の低効率および５００～７００ミクロンの範囲の厚さを有し、トランスファー層がシリコンウェーハを含み５００～５０００オングストロームの範囲の厚さを有する。

Description

関連出願の相互参照
本出願は、共通に有する「トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法」と題する２０１９年１０月７日に出願された米国仮特許出願番号６２／９１１，８２７号、「トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法」と題する２０１９年１０月７日に出願された米国仮特許出願番号６２／９１１，８３５号、および「トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法」と題する２０１９年１０月７日に出願された米国仮特許出願番号６２／９１１，８４３号に関し、およびこれらの仮特許出願の利益を主張する国際（ＰＣＴ）特許出願であり、これら仮特許出願の全ての内容がそれらの全体を参照することによって本明細書に組み込まれる。
本発明の分野はシリコン・オン・インシュレーター基板およびかかる基板の作製方法に関する。特に、本発明の分野はトラップリッチ層を有するシリコン・オン・インシュレーター基板およびかかる基板の作製方法に関する。
集積チップは半導体材を含む基板に形成される。従来、集積チップは半導体材の固体層を含むバルク基板に形成されていた。より最近においては、シリコン・オン・インシュレーター基板が代替物として出ている。シリコン・オン・インシュレーター（ＳＯＩ）基板は、下層のハンドルウェーハから離れた活性シリコンの薄層を有する基板である。絶縁材の層はハンドルウェーハから活性シリコンの薄層を電気的に絶縁し、それによって活性シリコンの薄層内に形成されるデバイスの電流漏れを減じる。活性シリコンの薄層は速やかなスイッチング時間および低い作動電圧を供し、それによりＲＦスイッチ等の高容量の無線周波数（ＲＦ）システムの製造のために幅広く用いられるＳＯＩ基板が作られる。
ＳＯＩ基板は高抵抗率を有するハンドルウェーハを典型的に用いる。高抵抗率のハンドルウェーハの使用により、ＳＯＩ基板は、デバイス間の絶縁、パッシブコンポーネントのＱファクターなどのアプリケーション要件を満たすことが可能となる。しかしながら、このような高抵抗率のハンドルウェーハのドーピングが低いと、ハンドルウェーハの上にある埋め込まれた酸化物層に存在する電荷のタイプに応じて、ハンドルウェーハの表面およびサブ表面領域からのキャリアが高抵抗率のハンドルウェーハの表面に沿って増え、蓄積層または反転層を形成し得る。上にある活性シリコンの薄層内でのデバイスに印加される電圧はそのような蓄積層と相互作用する可能性があり、ＲＦ信号に望ましくないデバイスのクロストークおよび／または非線形歪みを導く寄生表面伝導をもたらし得る。
添付の図面を参照して、本発明のいくつかの実施形態を例示のみにより本明細書に記載する。詳細に図面を具体的に参照すると、例によって本発明の実施形態の例示的な説明の目的のために特定の事項が示されるということを強調する。これに関して、図面と合わせた説明は本発明の実施形態がどのように実施され得るかを当業者に明らかにするものである。
図１は、ＲＦシステムの製造等の用途に適する例示的なシリコン・オン・インシュレーター基板を示す。 図２は、図１に示されるシリコン・オン・インシュレーター基板の例示的な作製方法のフローチャートを示す。 図３Ａは、図２の例示的な方法の第１段階での中間生成物を示す。 図３Ｂは、図２の例示的な方法の第２段階での中間生成物を示す。 図３Ｃは、図２の例示的な方法の第３段階での中間生成物を示す。 図３Ｄは、図２の例示的な方法の第４段階での中間生成物を示す。 図３Ｅは、図２の例示的な方法の第５段階での中間生成物を示す。 図３Ｆは、図２の例示的な方法の第６段階での中間生成物を示す。 図３Ｇは、図２の例示的な方法の第７段階での中間生成物を示す。 図３Ｈは、図２の例示的な方法の第８段階での中間生成物を示す。 図３Ｉは、図２の例示的な方法の第９段階後の最終生成物を示す。 図４は、ＲＦシステムの製造等の用途に適する例示的なシリコン・オン・インシュレーター基板を示す。 図５は、図４に示されるシリコン・オン・インシュレーター基板の例示的な作製方法のフローチャートを示す。 図６Ａは、図５の例示的な方法の第１段階での中間生成物を示す。 図６Ｂは、図５の例示的な方法の第２段階での中間生成物を示す。 図６Ｃは、図５の例示的な方法の第３段階での中間生成物を示す。 図６Ｄは、図５の例示的な方法の第４段階での中間生成物を示す。 図６Ｅは、図５の例示的な方法の第５段階での中間生成物を示す。 図６Ｆは、図５の例示的な方法の第６段階での中間生成物を示す。 図６Ｇは、図５の例示的な方法の第７段階での中間生成物を示す。 図６Ｈは、図５の例示的な方法の第８段階での中間生成物を示す。 図６Ｉは、図５の例示的な方法の第９段階後の最終生成物を示す。 図７Ａは、ヒ素が拡散した例示の第１シリコンウェーハ内のヒ素の濃度の状態を示す。 図７Ｂは、図７Ａにより示された例示の第１シリコンウェーハの深さに対するヒ素濃度のブロットを示す。 図７Ｃは、イオン注入によりヒ素が注入した例示の第１シリコンウェーハ内のヒ素の濃度の状態を示す。 図７Ｄは、図７Ｃにより示された例示の第１シリコンウェーハの深さに対するヒ素濃度のブロットを示す。
いくつかの実施形態では、基板は、第１の側および第２の側を有する高抵抗率ベース層、高抵抗率ベース層の第１の側に配置された窒化シリコン層、高抵抗率ベース層とは反対側の窒化シリコン層に配置された二酸化シリコン層、および窒化シリコン層とは反対側の二酸化シリコン層に配置されたシリコン層を含む。
いくつかの実施形態では、基板を作製するための方法は、第１の側および第２の側を有する第１シリコンウェーハを供する工程、第１シリコンウェーハの第１の側に窒化シリコン層を堆積させる工程、窒化シリコン層の第１シリコンウェーハの第１の側とは反対側の二酸化シリコン層を堆積させる工程、第２シリコンウェーハを供する工程、劈開面を規定するために水素注入物を第２シリコンウェーハに導入する工程、二酸化シリコン層を活性化させる工程、第２シリコンウェーハを活性化させた二酸化シリコン層に接着し、それによって一体化させたウェーハを生成する工程、一体化させたウェーハをアニーリングする工程、第１シリコンウェーハと第２シリコンウェーハとを相互に離隔させるために一方向に一体化させたウェーハに張力を適用する工程、ならびに劈開面で第２シリコンウェーハを劈開するために第２シリコンウェーハのエッジをうち、それによってシリコン・オン・インシュレーター基板を作製する工程を含む。
いくつかの実施形態では、窒化シリコン層を堆積させる工程は、高密度プラズマ化学蒸着プロセスを用いて実施される。いくつかの実施形態では、二酸化シリコン層を堆積させる工程は、高密度プラズマ化学蒸着プロセスを用いて実施される。
いくつかの実施形態では、基板は、第１の側および第２の側を有する高抵抗率ベース層、高抵抗率ベース層の第１の側に拡散したヒ素層、ヒ素層を覆う高抵抗率ベース層の第１の側に配置された二酸化シリコン層、ならびに砒素層とは反対側の二酸化シリコン層に配置されたシリコン層を含む。
いくつかの実施形態では、基板を作製するための方法は、第１の側および第２の側を有する第１シリコンウェーハを供する工程、ヒ素層を第１シリコンウェーハの第１の側に拡散させる工程、ヒ素層を覆う高抵抗率ベース層の第１の側に二酸化シリコン層を堆積させる工程、第２シリコンウェーハを供する工程、劈開面を規定するために、水素注入物を第２シリコンウェーハに導入する工程、二酸化シリコン層を活性化させる工程、第２シリコンウェーハを活性化させた二酸化シリコン層に接着し、それによって一体化させたウェーハを作製する工程、一体化させたウェーハをアニーリングする工程、第１シリコンウェーハと第２シリコンウェーハとを相互に離隔させるために一方向に一体化させたウェーハに張力を適用する工程、ならびに劈開面で第２シリコンウェーハを劈開するために第２シリコンウェーハのエッジをうち、それによってシリコン・オン・インシュレーター基板を作製する工程を含む。
いくつかの実施形態では、ヒ素層を拡散させる工程は、ヒ素を含む溶液を回転（又はスピン；spin）させ、制御された温度の下で制御された時間に、ヒ素を拡散させることによって実施される。いくつかの実施形態では、二酸化シリコン層を堆積させる工程は、高密度プラズマ化学蒸着プロセスを用いて実施される。
いくつかの実施形態では、シリコン・オン・インシュレーター基板は、（１）第１の側および第１の側とは反対側の第２の側を有する高抵抗率ベース層、（２）高抵抗率ベース層の第１の側に位置付けられた二酸化シリコン層、ならびに（３）二酸化シリコン層に位置付けられたトランスファー層を順に含む層構造を含み、高抵抗率ベース層は、（ａ）シリコン、および（ｂ）高抵抗率ベース層の第１の側内に拡散したヒ素を含むトラップリッチ領域を含み、トラップリッチ領域は、（ｉ）１～１０ミクロンの範囲の厚さ、および（ｉｉ）０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有し、高抵抗率ベース層は、（ａ）５０～１００オームメートルの範囲の低効率、および（ｂ）５００～７００ミクロンの範囲の厚さを有し、二酸化シリコン層が１０００～５０００オングストロームの範囲の厚さを有し、トランスファー層がシリコンウェーハを含み、および５００～５０００オングストロームの範囲の厚さを有する。
いくつかの実施形態では、前記トラップリッチ領域が１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有する。いくつかの実施形態では、前記トラップリッチ領域が前記高抵抗率ベース層のシリコンの結晶構造内に点在するヒ素を含む。いくつかの実施形態では、前記トラップリッチ領域が４ミクロン～７ミクロンの範囲にある厚さを有する。いくつかの実施形態では、前記高抵抗率ベース層が５５０～６５０ミクロンの範囲にある厚さを有する。いくつかの実施形態では、前記二酸化シリコン層が２０００～４０００オングストロームの範囲にある厚さを有する。いくつかの実施形態では、前記トランスファー層が２０００～３５００オングストロームの範囲にある厚さを有する。
一方法は、第１の側および第２の側を有する第１シリコンウェーハを供する工程、前記第１シリコンウェーハの前記第１の側に液体コロイド溶液であるヒ素溶液を適用する工程、前記第１シリコンウェーハの前記第１の側に拡散したヒ素をもたらし、トラップリッチ領域を生成するために、制御された時間に制御された温度で前記第１の側にヒ素溶液を有する前記第１シリコンウェーハを保持する工程、高密度プラズマ化学蒸着（ＨＤＰＣＶＤ）プロセスを用いて前記第１シリコンウェーハの第１の側に二酸化シリコン層を堆積させる工程、第１の側および第１の側とは反対側の第２の側を有する第２シリコンウェーハを供する工程、前記第２シリコンウェーハに水素注入物を導入して、劈開面を規定する工程、前記二酸化シリコン層を活性化させる工程、前記第２シリコンウェーハの第１の側を活性化させた二酸化シリコン層に接触させて、一体化させたウェーハを生成する工程、一体化させたウェーハをアニーリングする工程、前記第１シリコンウェーハと前記第２シリコンウェーハとを相互に離隔させるために一方向に一体化させたウェーハに張力を適用する工程、ならびに前記劈開面で前記第２シリコンウェーハを劈開するために前記第２シリコンウェーハのエッジをうち、それによってシリコン・オン・インシュレーター基板を作製する工程を含み、前記第１シリコンウェーハを保持する工程にて、前記制御された時間が５時間～２０時間の範囲にあり、前記制御された温度が摂氏７００～１２００度の範囲にあり、 前記トラップリッチ領域の厚さが１～１０ミクロンの範囲にあり、前記トラップリッチ領域が０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲にあるトラップ密度を有し、前記二酸化シリコン層を堆積させる工程にて、前記ＨＤＰＣＶＤプロセスが誘導結合プラズマ源を用い、誘導結合プラズマ源を６５ワット～２２５ワットの範囲にある出力で駆動させ、前記ＨＤＰＣＶＤプロセスが酸素ガス流れ、シランガス流れ、およびアルゴンガス流れを用い、酸素ガス流れの流量が２０～３５ｓｃｃｍの範囲であり、シランガス流れの流量が２０～３５ｓｃｃｍの範囲であり、アルゴンガス流れの流量が２０～３５ｓｃｃｍの範囲であり、前記ＨＤＰＣＶＤプロセスを５ミリトール～２０ミリトールの範囲にある圧力で実施し、前記ＨＤＰＣＶＤプロセスを０～１００ワットの範囲にあるバイアス電力を用いて実施し、前記ＨＤＰＣＶＤプロセスを摂氏１００～２５０度の範囲にある温度で保持した前記第１シリコンウェーハで実施し、前記二酸化シリコン層の堆積速度が９００～１１００オングストローム／分の範囲にあり、前記二酸化シリコン層の厚さが１５００～５０００オングストロームの範囲にあり、前記第２シリコンウェーハに水素注入物を導入する工程にて、前記第２シリコンウェーハの前記第１の側と前記劈開面との間の前記第２シリコンウェーハの一部の厚さが５００～５０００オングストロームの範囲にあり、前記二酸化シリコン層を活性化させる工程が０．１～１００Ｐａの範囲にある圧力での低圧プラズマ活性化結合を含み、前記一体化させたウェーハをアニーリングする工程にて、前記アニーリングを、１時間～８時間の範囲の時間で摂氏２００～４００度の範囲の温度で実施する。
いくつかの実施形態では、前記第１シリコンウェーハの前記第１の側にヒ素溶液を適用する工程が、前記第１シリコンウェーハの前記第１の側にヒ素溶液をスピンコーティングすることを含む。いくつかの実施形態では、前記液体コロイド溶液はヒ素が注入されたガラスを含む。いくつかの実施形態では、前記酸素ガス流れの流量、シランガス流れの流量、およびアルゴンガス流れの流量が相互に同一である。いくつかの実施形態では、前記酸素ガス流れの流量、シランガス流れの流量、およびアルゴンガス流れの流量が前記二酸化シリコン層の屈折率を制御するために選択される。いくつかの実施形態では、前記制御された時間が前記トラップリッチ層の電荷散逸を制御するために選択される。いくつかの実施形態では、前記トラップリッチ領域が１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有する。いくつかの実施形態では、制御された時間に制御された温度で前記第１の側にヒ素溶液を有する前記第１シリコンウェーハを保持する工程により前記高抵抗率ベース層のシリコンの結晶構造内に点在するヒ素が生成される。いくつかの実施形態では、制御された時間に制御された温度で前記第１の側にヒ素溶液を有する前記第１シリコンウェーハを保持する工程により４ミクロン～７ミクロンの範囲にある厚さを有するトラップリッチ領域が生成される。いくつかの実施形態では、前記高抵抗率ベース層が５５０～６５０ミクロンの範囲にある厚さを有する。いくつかの実施形態では、前記二酸化シリコン層が２０００～４０００オングストロームの範囲にある厚さを有する。いくつかの実施形態では、前記第２シリコンウェーハの前記第１の側と前記劈開面との間の前記第２シリコンウェーハの一部の厚さが２０００～３５００オングストロームの範囲にある。
開示された発明の利点および改善の中で、本発明の他の目的および利点は、添付図面と併せた以下の説明から明らかになるであろう。本発明の詳細な実施形態が本明細書に開示される。しかしながら、開示された実施形態は様々な形で具体化され得る本発明の単なる例示であることは理解されよう。さらに、本発明の様々な実施形態に関連して与えられる例のそれぞれは、例示的であり、限定的ではないことを意図している。
本明細書および特許請求の範囲を通して、以下の用語は、文脈が明らかに他のことを指示しない限り、本明細書で明示的に関連付けられた意味をとる。 本明細書で使用される「一実施形態において」、「ある実施形態において」、および「いくつかの実施形態において」という用語は、同じ実施形態を指す場合もあり得るが、必ずしも同じ実施形態を指すものではない。さらに、本明細書で使用される「別の実施形態において」および「いくつかの他の実施形態において」という用語は、異なる実施形態を指す場合もあり得るが、必ずしも異なる実施形態を指すものではない。したがって、以下に説明するように、本発明の様々な実施形態は、本発明の範囲または精神から逸脱することなく、容易に組み合わせることができる。
本明細書で使用される場合、「に基づく」という用語は排他的ではなく、文脈が明らかに他のことを指示しない限り、記載されていない追加の要因に基づくことを可能にする。さらに、本明細書全体を通して、「ａ」、「ａｎ」、および「ｔｈｅ」の意味は、複数の参照を含む。「ｉｎ」の意味には、「ｉｎ」と「ｏｎ」が含まれる。
別段の定義がない限り、（本明細書で使用される技術用語および科学用語を含む）すべての用語は、本発明が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。一般的に使用される辞書で規定されるような用語は、関連技術および本開示の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、明示的に定義されない限り、理想的または過度に形式的な意味で解釈されるものではない。
本開示は、小型化されたウェアラブル注入装置の例示的な実施形態を説明する。例示的な装置に具体化された一般原理は他の装置にも具体化され得ることは、当業者には明らかであろう。
本明細書で使用される「トラップリッチ（富トラップまたはトラップ富または富捕捉または捕捉富；trap rich）層」または「トラップリッチ領域」という用語は、電気的に活性なキャリアトラップが高密度な層または領域を指す。トラップリッチ層またはトラップリッチ領域をＳＯＩ基板に組み込むと、自由電荷キャリアの寿命と移動度が大幅に減少し、基板の実効抵抗が維持されます。いくつかの実施形態では、トラップリッチ層または領域は、１０１０ｃｍ２ｅＶ－１を超えるトラップ密度を有する。いくつかの実施形態では、トラップリッチ層または領域は、０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１のトラップ密度を有する。いくつかの実施形態では、トラップリッチ層または領域は、０．９×１０１０ｃｍ２ｅＶ－１～１．１×１０１０ｃｍ２ｅＶ－１のトラップ密度を有する。いくつかの実施形態では、トラップリッチ層または領域は、１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１のトラップ密度を有する。いくつかの実施形態では、トラップリッチ層または領域は、１０１０ｃｍ２ｅＶ－１～１．５×１０１０ｃｍ２ｅＶ－１のトラップ密度を有する。いくつかの実施形態では、トラップリッチ層または領域は、１０１０ｃｍ２ｅＶ－１～２×１０１０ｃｍ２ｅＶ－１のトラップ密度を有する。いくつかの実施形態では、トラップリッチ層または領域は、０．５×１０１０ｃｍ２ｅＶ－１～１０１０ｃｍ２ｅＶ－１のトラップ密度を有する。
図１は、第１の例示的なデバイス１００の概略図を示す。いくつかの実施形態では、デバイス１００は、シリコン・オン・インシュレーター（「ＳＯＩ」）基板（silicon-on-insulator substrate）と呼ばれ得る。いくつかの実施形態では、デバイス１００は層状構造を有する。 いくつかの実施形態では、デバイス１００は、第１の側１１２および第１の側１１２とは反対側の第２の側１１４を有するハンドルウェーハ１１０を含む。いくつかの実施形態では、ハンドルウェーハ１１０は高抵抗率シリコンを含む。いくつかの実施形態では、ハンドルウェーハ１１０は、別の適した高抵抗率材料を含む。いくつかの実施形態では、ハンドルウェーハ１１０は、５０～１００オームメートルの範囲の抵抗率を有する材料を含む。 いくつかの実施形態では、ハンドルウェーハの厚さは５００～７００ミクロンの範囲である。
いくつかの実施形態では、デバイス１００は、第１の側１２２および第１の側１２２とは反対側の第２の側１２４を有するトラップリッチ層１２０を含む。いくつかの実施形態では、トラップリッチ層１２０の第１の側１２２がハンドルウェーハ１１０の第２の側１１４に接するように、トラップリッチ層１２０はハンドルウェーハ１１０に隣接して配置される。いくつかの実施形態では、トラップリッチ層１２０は窒化シリコン（または窒化ケイ素またはシリコン窒化物；silicon nitride）を含む。いくつかの実施形態では、トラップリッチ層１２０は、ハンドルウェーハ１１０に隣接して配置された窒化シリコン層を含む。いくつかの実施形態では、トラップリッチ層１２０は、１００～１０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層１２０は、１００～４００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層１２０は、４００～７００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層１２０は、７００～１０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層１２０は、１００～７００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層１２０は、４００～１０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層１２０の厚さの変化は、デバイス１００を用いて作製されるＲＦデバイスの周波数分離値の対応する変化をもたらす。いくつかの実施形態では、トラップリッチ層１２０の厚さの増加は、トラップリッチ層１２０の抵抗率の増加をもたらし、それにより、デバイス１００を用いて作製されるＲＦデバイスの周波数分離の対応する増加を供する。いくつかの実施形態では、逆に、トラップリッチ層１２０の厚さの減少は、トラップリッチ層１２０の抵抗率の減少をもたらし、それにより、デバイス１００を用いて作製されるＲＦデバイスの周波数分離の対応する減少を供する。
いくつかの実施形態では、デバイス１００は、第１の側１３２および第１の側１３２の反対側の第２の側１３４を有する二酸化シリコン（または二酸化ケイ素またはシリコン酸化物；silicon dioxide）（「ＳｉＯ２」）層１３０を含む。いくつかの実施形態では、ＳｉＯ２層１３０の第１の側１３２がトラップリッチ層１２０の第２の側１２４に接するように、ＳｉＯ２層１３０はトラップリッチ層１２０に隣接して位置付けられる。いくつかの実施形態では、ＳｉＯ２層１３０は、１０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、１０００～２０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、２０００～３０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、３０００～４０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、４０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、１０００～３０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、２０００～４０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、３０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、１０００～４０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０は、２０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層１３０の厚さの変化は、ＳｉＯ２層１３０の抵抗率および静電容量の対応する変化をもたらす。いくつかの実施形態では、ＳｉＯ２層１３０の厚さの増加は、ＳｉＯ２層１３０の抵抗率の増加とＳｉＯ２層１３０の静電容量の減少をもたらす。いくつかの実施形態では、逆に、ＳｉＯ２層１３０の厚さの減少は、ＳｉＯ２層１３０の抵抗率の減少とＳｉＯ２層１３０の静電容量の増加をもたらす。いくつかの実施形態では、ＳｉＯ２層１３０の抵抗率の増加によって引き起こされる抵抗の増加は、信号が電圧しきい値に達するまでの時間を長くする（すなわち、「オン」速度が遅い）一方で、ＳｉＯ２層１３０の抵抗率の減少によって引き起こされる抵抗の減少は、信号が電圧しきい値に達するまでの時間を短縮する効果がある（すなわち、「オン」速度がはやい）。いくつかの実施形態では、ＳｉＯ２層１３０の静電容量の増加は、減少する信号が電圧閾値よりも低くなる点までブリードオフするまでの時間が長くなる効果を有する（すなわち、「オフ」速度が遅い）一方、ＳｉＯ２層１３０の静電容量の減少は、減少する信号が電圧閾値よりも低くなる点までブリードオフするまでの時間が短くなる効果を有する（すなわち、「オフ」速度がはやい）。いくつかの実施形態では、より速い「オン」および「オフ」速度を有するデバイス１００を用いて作製された増幅器はより高い動作速度を有するであろう。
いくつかの実施形態では、デバイス１００は、第１の側１４２および第１の側１４２の反対側の第２の側１４４を有するトランスファー層（または移動層または輸送層または転写層；transfer layer）１４０を含む。いくつかの実施形態では、トランスファー層１４０は、トランスファー層１４０の第１の側１４２がＳｉＯ２層１３０の第２の側１３４に接するようにＳｉＯ２層１３０に隣接して配置される。いくつかの実施形態では、トランスファー層１４０は、５００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層１４０は、５００～２０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層１４０は、２０００～３５００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層１４０は、３５００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層１４０は、５００～３５００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層１４０は、２０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層１４０の厚さの増加は、デバイス１００を用いて作製されるＲＦデバイスの電圧閾値の増加をもたらす。いくつかの実施形態では、逆に、トランスファー層１４０の厚さの減少は、デバイス１００を用いて作製されたＲＦデバイスの電圧閾値の低下をもたらす。いくつかの実施形態では、トランスファー層１４０はシリコンウェーハを含む。
図２は、デバイス１００を作製するための例示的な方法２００のフローチャートを示す。図３Ａ～３Ｈは、例示的な方法２００の実施の間に存在する様々な中間生成物を示し、図３Ｉは、例示的な方法２００の実施による最終生成物を示す。工程２１０において、第１シリコンウェーハおよび第２シリコンウェーハが供される。いくつかの実施形態では、第１シリコンウェーハおよび第２シリコンウェーハのそれぞれの厚さは、５００～７００ミクロンの範囲である。いくつかの実施形態では、第１シリコンウェーハは、本明細書でハンドルウェーハと称される。図１を参照しつつ上記のように、いくつかの実施形態では、ハンドルウェーハは高抵抗率シリコンである。図３Ａは、工程２１０で供された第１シリコンウェーハおよび第２シリコンウェーハの概略図を示す。
工程２２０では、窒化シリコン層を、工程２１０で供されたハンドルウェーハに堆積させる。いくつかの実施形態では、窒化シリコン層を、高密度プラズマ化学蒸着（「ＨＤＰＣＶＤ」）プロセスを用いて堆積させる。ＨＤＰＣＶＤは、標準のＰＥＣＶＤシステムよりも高いプラズマ密度を生成する、誘導結合プラズマ（「ＩＣＰ」）源または電子サイクロトロン共鳴源のいずれかを用いるプラズマ化学気相成長法（「ＰＥＣＶＤ」）の特定の形式であることは当業者によって理解されよう。いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスはＩＣＰ源を用いて実施される。いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、複数のガス流の混合物をハンドルウェーハに導入することによって実施される。いくつかの実施形態では、ガス混合物は、窒素（例えば、Ｎ２）ガスの流れ、シラン（例えば、ＳｉＨ４）の流れ、およびアルゴン（例えば、Ａｒ）の流れを含む。いくつかの実施形態では、Ｎ２ガス、シランガス、およびアルゴンガスの相対流量は、屈折率などの堆積フィルムの特性を制御するために変化させる。例えば、いくつかの実施形態では、Ｎ２ガスとシランガスとの間の１：１の流量比は１．４６の屈折率を供し、この比を変えることにより屈折率を上げたり下げたりすることができる。いくつかの実施形態では、Ｎ２ガスの流量と比較してシランガスの流量を増加させると、窒化シリコン層のシリコン含有量が増加し、それにより、堆積フィルムの屈折率が減少する。いくつかの実施形態では、逆に、Ｎ２ガスの流量と比較してシランガスの流量を減少させると、窒化シリコン層のシリコン含有量が減少し、それにより、堆積フィルムの屈折率が増加する。図３Ｂは、工程２２０の実施後の窒化シリコン層が堆積した第１シリコンウェーハと第２シリコンウェーハの概略図を示す。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、構成された圧力を用いて実施される。いくつかの実施形態では、圧力は５ミリトール～２０ミリトールである。 いくつかの実施形態では、圧力は５ミリトール～１０ミリトールである。いくつかの実施形態では、圧力は１０ミリトール～１５ミリトールである。いくつかの実施形態では、圧力は１５ミリトール～２０ミリトールである。いくつかの実施形態では、圧力は５ミリトール～１５ミリトールである。いくつかの実施形態では、圧力は１０ミリトール～２０ミリトールである。いくつかの実施形態では、圧力は、７．５ミリトール～１２．５ミリトールである。いくつかの実施形態では、圧力は９ミリトール～１１ミリトールである。いくつかの実施形態では、圧力は約１０ミリトールである。いくつかの実施形態では、圧力は１０ミリトールである。いくつかの実施形態では、圧力は１０ミリトール～１４ミリトールである。いくつかの実施形態では、圧力は１１ミリトール～１３ミリトールである。いくつかの実施形態では、圧力は約１２ミリトールである。いくつかの実施形態では、圧力は１２ミリトールである。いくつかの実施形態では、圧力を変化させると、フィルムの均一性の程度が変化し得る。例えば、いくつかの実施形態では、１２ミリトールの圧力は、約１％の不均一性およびウェーハの中心に向かってわずかなバイアスを有する概して均一なフィルムを生成する。いくつかの実施形態では、圧力を変化させると、中心から端までの速度が変化し、その結果として均一性を調整することが可能になり得る。いくつかの実施形態では、圧力の変化は、影響の範囲（又は球;sphere）であり、その外側で電荷が遮蔽されるデバイ球に対応する変化をもたらす。いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセス中に用いられる圧力の増加はより大きなデバイ球を生成し、その結果、中央と比較してエッジでの堆積速度が増加する。逆に、いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセス中に用いられる圧力の減少はより小さなデバイ球を生成し、その結果、中心と比較してエッジでの堆積速度が減少する。その結果、いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセス中に使用される圧力が、堆積されるフィルムの均一性を調整するために調整され得る。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、構成されたＩＣＰ電力（またはパワーまたは力；power）で動作するＩＣＰ源を用いて実施される。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１０５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１０５ワット～１４５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１８５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１４５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１０５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力を変化させると、フィルムの均一性の程度が変化する。いくつかの実施形態では、ＩＣＰ電力の変化は、影響の範囲であり、その外側で電荷が遮蔽されるデバイ球への対応する変化をもたらす。いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力の増加は、より小さなデバイ球を生成し、それによって、中心と比較して、エッジでの堆積速度の減少をもたらす。逆に、いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力の減少は、より大きなデバイ球を生成し、それによって、中心と比較して、エッジでの堆積速度が増加する。その結果、いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力が、堆積されたフィルムの均一性を調整するために調整され得る。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、構成されたバイアス電力（またはバイアスパワーまたはバイアス力；bias power）を用いて実施される。いくつかの実施形態では、バイアス電力は、０～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～２５ワットである。いくつかの実施形態では、バイアス電力は２５ワット～５０ワットである。いくつかの実施形態では、バイアス電力は５０ワット～７５ワットである。いくつかの実施形態では、バイアス電力は、７５ワット～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～５０ワットである。いくつかの実施形態では、バイアス電力は２５ワット～７５ワットである。いくつかの実施形態では、バイアス電力は５０ワット～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～７５ワットである。いくつかの実施形態では、バイアス電力は２５ワット～１００ワットである。いくつかの実施形態では、バイアス電力を変化させると、フィルムの密度が変化する。いくつかの実施形態では、バイアス電力を変化させると、堆積フィルム中の水素の割合が変化し、それによって堆積フィルムの密度が変化する。いくつかの実施形態では、より低い水素含有量を有するフィルムはより高密度であり、より高い水素含有量を有するフィルムはより密度が低い。いくつかの実施形態では、バイアス電力の増加は、プラズマ状態の水素の速度を増加させ、それにより、より低い水素含有量を有するフィルムを生成する。いくつかの実施形態では、逆に、バイアス電力の減少は、プラズマ状態の水素の速度を減少させ、それにより、より高い水素含有量を有するフィルムを生成する。いくつかの実施形態では、バイアス電力を変えると、フィルムの均一性が変わる。いくつかの実施形態では、バイアス電力を増加させると、下部電極から生成される電極場が増加し、それによってフィルムの均一性が増加する。いくつかの実施形態では、逆に、バイアス電力を減少させると、下部電極から生成される電極場が減少し、それによってフィルムの均一性が減少する。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、構成された温度に保持されたハンドルウェーハを用いて実施される。いくつかの実施形態では、温度は摂氏１００度～２５０度である。いくつかの実施形態では、温度は摂氏１００度～１５０度である。いくつかの実施形態では、温度は摂氏１５０度～２００度である。いくつかの実施形態では、温度は摂氏２００度～２５０度である。いくつかの実施形態では、温度は摂氏１００度～２００度である。いくつかの実施形態では、温度は摂氏１５０度～２５０度である。いくつかの実施形態では、ハンドルウェーハの温度を変えると、堆積フィルム中の水素の割合が変化し、それによって堆積フィルムの密度が変化する。いくつかの実施形態では、より低い水素含有量を有するフィルムはより高密度であり、より高い水素含有量を有するフィルムはより密度が低いである。いくつかの実施形態では、ハンドルウェーハの温度を上げると、フィルムの水素含有量が減少する。いくつかの実施形態では、逆に、ハンドルウェーハの温度を下げると、フィルムの水素含有量が増える。いくつかの実施形態では、ハンドルウェーハ温度を変えると、フィルムの堆積速度が変わる。いくつかの実施形態では、ハンドルウェーハの温度を上げると、シランガスをシリコンと水素に分解するのに必要なＲＦエネルギーが減少し、再結合の時間が増加し、それによって堆積速度が増加する。逆に、いくつかの実施形態では、ハンドルウェーハの温度を下げると、シランガスをシリコンと水素に分解するのに必要なＲＦエネルギーが増加し、再結合の時間が短縮され、それによって堆積速度が低下する。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、構成された流量でのＮ２ガスの流量で実施される。いくつかの実施形態では、Ｎ２ガスの流量は、２０～３５標準立方センチメートル／分（ｓｃｃｍ）の範囲にある。いくつかの実施形態では、Ｎ２ガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、Ｎ２ガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、Ｎ２ガスの流量は、３０～３５ｓｃｃｍの範囲である。いくつかの実施形態では、Ｎ２ガスの流量は、２０～３０ｓｃｃｍの範囲である。いくつかの実施形態では、Ｎ２ガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、構成された流量でのシランガスの流量で実施される。いくつかの実施形態では、シランガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、シランガスの流量は、２０～２５ｓｃｃｍの範囲にある。いくつかの実施形態では、シランガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、３０～３５ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、２０～３０ｓｃｃｍの範囲にある。いくつかの実施形態では、シランガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは、構成された流量でのアルゴンガスの流量で実施される。いくつかの実施形態では、アルゴンガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、アルゴンガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、３０～３５ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２０～３０ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスのパラメータは、ハンドルウェーハ上の窒化シリコン層の制御された堆積速度を供するように構成される。いくつかの実施形態では、窒化シリコン層の堆積速度は、３００～５００オングストローム／分である。いくつかの実施形態では、窒化シリコン層の堆積速度は、３５０～４５０オングストローム／分である。いくつかの実施形態では、窒化シリコン層の堆積速度は、３７５～４２５オングストローム／分である。いくつかの実施形態では、窒化シリコン層の堆積速度は、約４００オングストローム／分である。いくつかの実施形態では、窒化シリコン層の堆積速度は、４００オングストローム／分である。
いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスのパラメータは、ハンドルウェーハ上の窒化シリコン層の制御された厚さを供するように構成される。いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスのパラメータは、３００～５００オングストロームである窒化シリコン層の厚さを供するように構成される。いくつかの実施形態では、窒化シリコン層の厚さは、３５０～４５０オングストロームである。いくつかの実施形態では、窒化シリコン層の厚さは、３７５～４２５オングストロームである。いくつかの実施形態では、窒化シリコン層の厚さは約４００オングストロームである。いくつかの実施形態では、窒化シリコン層の厚さは４００オングストロームである。いくつかの実施形態では、工程２２０のＨＤＰＣＶＤプロセスは１分間実施される。
図２を続けて参照すると、工程２３０において、工程２２０で堆積された窒化シリコン層を覆うように、二酸化シリコン層をハンドルウェーハ上に堆積させる。いくつかの実施形態では、二酸化シリコン層は、ＨＤＰＣＶＤプロセスを用いることによって堆積される。いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、ＩＣＰ源を用いて実施される。いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、複数のガス流の混合物を、堆積した窒化シリコン層を備えたハンドルウェーハに導入することによって実施される。いくつかの実施形態では、ガス混合物は、酸素ガスの流れ（例えば、Ｏ ２）、シランの流れ（例えば、ＳｉＨ４）、およびアルゴンの流れ（例えば、Ａｒ）を含む。いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、工程２２０のＨＤＰＣＶＤプロセスの実質的に続きであるが、工程２２０で使用される窒素ガスの代わりに工程２３０で使用される酸素ガスの代用のためである。図３Ｃは、工程２３０の実施後の窒化シリコンおよび二酸化シリコンが堆積された第１シリコンウェーハと、第２シリコンウェーハとの概略図を示す。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、構成された圧力を用いて実施される。いくつかの実施形態では、圧力は５ミリトール～２０ミリトールである。いくつかの実施形態では、圧力は５ミリトール～１０ミリトールである。いくつかの実施形態では、圧力は１０ミリトール～１５ミリトールである。いくつかの実施形態では、圧力は１５ミリトール～２０ミリトールである。いくつかの実施形態では、圧力は５ミリトール～１５ミリトールである。いくつかの実施形態では、圧力は１０ミリトール～２０ミリトールである。いくつかの実施形態では、圧力を変化させると、フィルムの均一性の程度が変化し得る。例えば、いくつかの実施形態では、１２ミリトールの圧力は、約１％の不均一性およびウェーハの中心に向かってわずかなバイアスを有する概して均一なフィルムを生成する。いくつかの実施形態では、圧力を変化させると、中心から端までの速度が変化し、それによって、均一性を調整することが可能になり得る。いくつかの実施形態では、圧力の変化は、影響の範囲であり、その外側で電荷が遮蔽されるデバイ球に対応する変化をもたらす。いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセス中に使用される圧力の増加はより大きなデバイ球を生成し、それによって、中心と比較して、エッジでの堆積速度の増加をもたらす。逆に、いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセス中に使用される圧力の減少は、より小さなデバイ球を生成し、それによって、中心と比較して、エッジでの堆積速度の減少をもたらす。その結果、いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセス中に使用される圧力が、堆積されたフィルムの均一性を調整するために調整され得る。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、構成されたＩＣＰ電力で動作するＩＣＰ源を用いて実施される。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１０５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１０５ワット～１４５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１８５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１４５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１０５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力を変化させると、フィルムの均一性の程度が変化する。いくつかの実施形態では、ＩＣＰ電力の変化は、影響範囲であり、その外側で電荷が遮蔽されるデバイ球への対応する変化をもたらす。いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力の増加はより小さなデバイ球を生成し、それによって、中心と比較して、エッジでの堆積速度の減少をもたらす。逆に、いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力の減少は、より大きなデバイ球を生成し、それによって、中心と比較してエッジでの堆積速度の増加をもたらす。その結果、いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力が、堆積されたフィルムの均一性を調整するために調整され得る。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、構成されたバイアス電力を用いて実施される。いくつかの実施形態では、バイアス電力は、０ワット～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～２５ワットである。いくつかの実施形態では、バイアス電力は２５ワット～５０ワットである。いくつかの実施形態では、バイアス電力は５０ワット～７５ワットである。いくつかの実施形態では、バイアス電力は、７５ワット～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～５０ワットである。いくつかの実施形態では、バイアス電力は２５ワット～７５ワットである。いくつかの実施形態では、バイアス電力は５０ワット～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～７５ワットである。いくつかの実施形態では、バイアス電力は２５ワット～１００ワットである。いくつかの実施形態では、バイアス電力を変化させると、フィルムの密度が変化する。いくつかの実施形態では、バイアス電力を変化させると、堆積フィルム中の水素の割合が変化し、それによって堆積フィルムの密度が変化する。いくつかの実施形態では、より低い水素含有量を有するフィルムはより高密度であり、より高い水素含有量を有するフィルムはより密度が低い。いくつかの実施形態では、バイアス電力の増加は、プラズマ状態の水素の速度を増加させ、それにより、より低い水素含有量を有するフィルムを生成する。いくつかの実施形態では、逆に、バイアス電力の減少は、プラズマ状態の水素の速度を減少させ、それにより、より高い水素含有量を有するフィルムを生成する。いくつかの実施形態では、バイアス電力を変えると、フィルムの均一性が変わる。いくつかの実施形態では、バイアス電力を増加させると、下部電極から生成される電極場が増加し、それによってフィルムの均一性が増加する。いくつかの実施形態では、逆に、バイアス電力を減少させると、下部電極から生成される電極場が減少し、それによってフィルムの均一性が減少する。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、構成された温度に保持されたハンドルウェーハを用いて実施される。いくつかの実施形態では、温度は摂氏１００度～２５０度である。いくつかの実施形態では、温度は摂氏１００度～１５０度である。いくつかの実施形態では、温度は摂氏１５０度～２００度である。いくつかの実施形態では、温度は摂氏２００度～２５０度である。いくつかの実施形態では、温度は摂氏１００度～２００度である。いくつかの実施形態では、温度は摂氏１５０度～２５０度である。いくつかの実施形態では、ハンドルウェーハ温度を変化させると、堆積フィルム中の水素の割合が変化し、それによって堆積フィルムの密度が変化する。いくつかの実施形態では、より低い水素含有量を有するフィルムはより高密度であり、より高い水素含有量を有するフィルムはより密度が低いである。いくつかの実施形態では、ハンドルウェーハの温度を上げると、フィルムの水素含有量が減少する。いくつかの実施形態では、逆に、ハンドルウェーハの温度を下げると、フィルムの水素含有量が増加する。いくつかの実施形態では、ハンドルウェーハ温度を変えると、フィルムの堆積速度の変化をもたらす。いくつかの実施形態では、ハンドルウェーハの温度を上げると、シランガスをシリコンと水素に分解するのに必要なＲＦエネルギーが減少し、再結合の時間が増加し、それによって堆積速度が増加する。逆に、いくつかの実施形態では、ハンドルウェーハの温度を下げると、シランガスをシリコンと水素に分解するのに必要なＲＦエネルギーが増加し、再結合の時間が短縮され、それによって堆積速度が低下する。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、構成された流量でのＯ２ガスの流量で実施される。いくつかの実施形態では、Ｏ２ガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、Ｏ２ガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、Ｏ２ガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、Ｏ２ガスの流量は、３０～３５ｓｃｃｍの範囲である。 いくつかの実施形態では、Ｏ２ガスの流量は、２０～３０ｓｃｃｍの範囲である。いくつかの実施形態では、Ｏ２ガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、構成された流量でのシランガスの流量で実施される。いくつかの実施形態では、シランガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、シランガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、３０～３５ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、２０～３０ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、構成された流量でのアルゴンガスの流量で実施される。 いくつかの実施形態では、アルゴンガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、アルゴンガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、３０～３５ｓｃｃｍの間の範囲である。いくつかの実施形態では、アルゴンガスの流量は、２０～３０ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスのパラメータは、ハンドルウェーハ上の二酸化シリコン層の制御された堆積速度を供するように構成される。いくつかの実施形態では、二酸化シリコン層の堆積速度は、９００～１１００オングストローム／分である。いくつかの実施形態では、二酸化シリコン層の堆積速度は、９５０～１０５０オングストローム／分である。いくつかの実施形態では、二酸化シリコン層の堆積速度は、９７５～１０２５オングストローム／分である。いくつかの実施形態では、二酸化シリコン層の堆積速度は、約１０００オングストローム／分である。いくつかの実施形態では、二酸化シリコン層の堆積速度は１０００オングストローム／分である。
いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスのパラメータは、ハンドルウェーハ上の二酸化シリコン層の制御された厚さを供するように構成される。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～２０００オングストロームである。いくつかの実施形態では、二酸化シリコンの厚さは、２０００～２５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２５００～３０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～３５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３５００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは４０００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、４５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～２５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～３０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２５００～３５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３５００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは４０００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～３０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～３５００オングストロームである。いくつかの実施形態において、二酸化シリコン層の厚さは、２５００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～３５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～４０００オングストロームである。 いくつかの実施形態において、二酸化シリコン層の厚さは、２５００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～４５００オングストロームである。いくつかの実施形態において、二酸化シリコン層の厚さは、２５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～５０００オングストロームである。いくつかの実施形態では、工程２３０のＨＤＰＣＶＤプロセスは、二酸化シリコン層の制御された厚さを達成するために、２分～３分の間にわたり実施される。
図２を続けて参照すると、工程２４０において、水素注入物を第２ウェーハに注入する。いくつかの実施形態では、水素注入は、第２ウェーハに劈開面を規定するように配置される。いくつかの実施形態では、劈開面は、方法２００の完了後の第２シリコンウェーハの所望の厚さを規定する。いくつかの実施形態では、水素注入はイオン注入装置を用いて注入される。いくつかの実施形態では、イオン注入装置は、日本の京都のニッシンイオン装置株式会社によって商品化されているものなどのイオン注入装置である。いくつかの実施形態では、イオン注入装置は、水素イオンのビームを放出するように構成される。いくつかの実施形態では、イオン注入装置は、５０００ボルト～１メガボルトの電力で動作するように構成される。いくつかの実施形態では、所望の厚さは５００～５０００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは５００～２０００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは、２０００～３５００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは３５００～５０００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは５００～３５００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは、２０００～５０００オングストロームの範囲である。いくつかの実施形態では、注入された水素は、格子間、空孔、および複合体（または錯体；complexes）の形で変位欠陥を生成する。いくつかの実施形態では、そのような欠陥は、プレートレットと呼ばれる多数の壊された結合を有する領域を生成する。いくつかの実施形態では、水素はこれらの表面にトラップされ、壊された結合を不動態化する。図３Ｄは、工程２４０の実施後における、窒化シリコン層および二酸化シリコン層が堆積された第１シリコンウェーハと、水素注入物が注入された第２シリコンウェーハの概略図を示す。
図２を続けて参照すると、工程２５０において、工程２３０で堆積された二酸化シリコン層の表面を活性化させる。いくつかの実施形態では、活性化は、プラズマ体積内で生成された短命の（または寿命の短い；short-lived）化学種で二酸化シリコン層の表面に衝撃を与えて表面で化学反応を開始し、接着を可能にすることによって実施されるプラズマ活性化である。いくつかの実施形態では、活性化は、０．１～１００Ｐａの範囲の圧力での低圧プラズマ活性化結合である。図３Ｅは、工程２５０の実施後における窒化シリコンおよび活性化二酸化シリコン層が堆積された第１シリコンウェーハと、水素注入物が注入された第２シリコンウェーハの概略図を示す。
図２を続けて参照すると、工程２６０において、（窒化シリコン層および二酸化シリコン層が堆積されている）第１シリコンウェーハを、二酸化シリコン層の活性化表面が第２シリコンウェーハに面する第２シリコンウェーハであって、かつ水素注入によって規定される劈開面に沿った劈開後に、第２シリコンウェーハの所望の部分（すなわち、上記で説明した厚さを有する部分）が第１シリコンウェーハに隣接したままになるように方向づけられた第２シリコンウェーハと接合させる。図３Ｆは、工程２６０の実施に従った、窒化シリコン層および活性化二酸化シリコン層が堆積した第１シリコンウェーハと、水素注入物が注入された第２シリコンウェーハとの接合の概略図を示す。
図２を続けて参照すると、工程２７０において、接合された第１シリコンウェーハおよび第２シリコンウェーハを、低温アニーリングプロセスに付す。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～２５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２５０～３００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏３００度～３５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏３５０度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～３００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２５０～３５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏３００度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～３５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２５０度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスの時間は１時間～８時間である。いくつかの実施形態では、アニーリングプロセス中に、工程２４０を参照して上記で説明したトラップされた水素は、複合体から解離し、プレートレットに拡散して、Ｈ２分子を形成する。いくつかの実施形態では、圧力の増加により、プレートレットは、同じ平面で一体となって結合する微小なクラック内にて膨張し、材料の剥離を引き起こす。図３Ｇは、工程２７０のアニーリングプロセスの概略図を示す。
図２を続けて参照すると、工程２８０において、接合された第１シリコンウェーハおよび第２シリコンウェーハを張力下に置く（すなわち、第１シリコンウェーハおよび第２シリコンウェーハを互いに引き離すように張力をかける）。いくつかの実施形態では、張力は、接合された領域全体で１平方インチあたり１０～６０ポンドの範囲の張力を生成するのに十分な力である。 図３Ｈは、工程２８０の張力処理プロセスの概略図を示す。
図２を続けて参照すると、工程２９０において、第２シリコンウェーハを、水素注入によって規定された劈開面で打つ。いくつかの実施形態では、剥離波を生じさせるために、薄いブレード状要素を用いてターゲット領域全体にわたり５～１０ポンド／平方インチの範囲の力を加えて、第２シリコンウェーハを打つ。いくつかの実施形態では、薄いブレード状要素は、適当な幅を有する任意の適当な物体である。いくつかの実施形態では、適当な幅は約５０ミクロンである。 この打ちの結果として、水素注入物と第１シリコンウェーハとの間に配置された第２シリコンウェーハ（本明細書では「ドナーウェーハ（donor wafer）」と呼ばれ得る）の一部は第１シリコンウェーハ（本明細書では「ハンドルウェーハ」と呼ばれ得る）に貼り付けられたままであり、第２シリコンウェーハの残りの部分は劈開される。この劈開工程に続いて、最終の完成したウェーハが製造される。図３Ｉは、工程２９０の実施後における、完成したウェーハと第２シリコンウェーハの除去された部分の概略図を示す。
図４は、第２の例示的なデバイス４００の概略図を示す。いくつかの実施形態では、デバイス４００は、シリコン・オン・インシュレータ（「ＳＯＩ」）基板と呼ばれ得る。いくつかの実施形態では、デバイス４００は、層状構造を有する。いくつかの実施形態では、デバイス４００は、第１の側４１２と、第１の側４１２の反対側の第２の側４１４とを有するハンドルウェーハ４１０を含む。いくつかの実施形態では、ハンドルウェーハ４１０は高抵抗率シリコンを含む。いくつかの実施形態では、ハンドルウェーハ４１０は、別の適当な高抵抗率材を含む。いくつかの実施形態では、ハンドルウェーハ４１０は、５０～１００オームメートルの範囲の抵抗率を有する材料を含む。いくつかの実施形態では、ハンドルウェーハの厚さは５００～７００ミクロンの範囲である。いくつかの実施形態では、ハンドルウェーハの厚さは５５０～６５０ミクロンの範囲である。
いくつかの実施形態では、デバイス４００は、第１の側４２２および第１の側４２２の反対側の第２の側４２４を有するトラップリッチ層４２０を含む。いくつかの実施形態では、トラップリッチ層４２０の第１の側４２２がハンドルウェーハ４１０の第１の側４１２と第２の側４１４との間に位置づけられ、トラップリッチ層４２０の第２の側４２４がハンドルウェーハ４１０の第２の側４１４に配置されるように、トラップリッチ層４２０がハンドルウェーハ４１０内に位置づけられる。いくつかの実施形態では、トラップリッチ層４２０はヒ素を含む。いくつかの実施形態では、トラップリッチ層４２０は拡散したヒ素を含む。いくつかの実施形態では、トラップリッチ層４２０は、ハンドルウェーハ５１０内に配置された（例えば、その第２の側４１４に拡散された）トラップリッチヒ素領域、例えば、ヒ素がハンドルウェーハ４１０の結晶構造内に散在している領域を含む。いくつかの実施形態では、トラップリッチ層４２０は、１～１０ミクロンの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層４２０は、１～４ミクロンの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層４２０は、４～７ミクロンの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層４２０は、７～１０ミクロンの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層４２０は、１～７ミクロンの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層４２０は、４～１０ミクロンの範囲の厚さを有する。いくつかの実施形態では、トラップリッチ層４２０の厚さの変化は、トラップリッチ層４２０の電荷散逸の対応する変化をもたらす。いくつかの実施形態では、拡散されたヒ素は、ハンドルウェーハのシリコン格子内に壊れた結合を形成し、それによって、より速い散逸経路およびより速い散逸速度をもたらす。結果として、いくつかの実施形態では、より低い周波数はより深い（または大きな；deeper）電流の流れを生成するところ、トラップリッチ層４２０の厚さの増加はより低い動作周波数に適したチップをもたらす。いくつかの実施形態では、逆に、より高い周波数はより浅い（または小さい；shallower）電流の流れを生成するところ、トラップリッチ層４２０の厚さの減少がより高い動作周波数に適したチップをもたらす。
いくつかの実施形態では、デバイス４００は、第１の側４３２および第２の側４３２の反対側の第２の側４３４を有する二酸化シリコン（「ＳｉＯ２」）層４３０を含む。いくつかの実施形態では、ＳｉＯ２層４３０は、ＳｉＯ２層４３０の第１の側４３２がトラップリッチ層４２０の第２の側４２４に隣接するように、トラップリッチ層４２０に隣接して配置される。いくつかの実施形態では、ＳｉＯ２層４３０は、１０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、１０００～２０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、２０００～３０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、３０００～４０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、４０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、１０００～３０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、２０００～４０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、３０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、１０００～４０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０は、２０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、ＳｉＯ２層４３０の厚さの変化は、ＳｉＯ２層４３０の抵抗率および静電容量の対応する変化をもたらす。いくつかの実施形態では、ＳｉＯ２層４３０の厚さの増加は、ＳｉＯ２層４３０の抵抗率の増加およびＳｉＯ２層４３０の静電容量の減少をもたらす。いくつかの実施形態では、逆に、ＳｉＯ２層４３０の厚さの減少は、ＳｉＯ２層４３０の抵抗率の減少およびＳｉＯ２層４３０の静電容量の増加をもたらす。いくつかの実施形態では、ＳｉＯ２層４３０の抵抗率の増加によって引き起こされる抵抗の増加は、信号が電圧閾値に達するまでの時間を長くする（すなわち、「オン」速度がより遅くなる）という効果を有し、一方、ＳｉＯ２層４３０の抵抗率の減少によって引き起こされる抵抗の減少は、信号が電圧閾値に到達するまでの時間をより短くする（すなわち、「オン」速度がより速くなる）という効果を有する。いくつかの実施形態では、ＳｉＯ２層４３０の静電容量の増加は、減少する信号が電圧閾値未満（すなわち、「オフ」速度がより遅くなる）になる点までブリードオフするまでにより長い時間を生成する効果を有する一方で、ＳｉＯ２層４３０の静電容量の減少は、減少する信号が電圧閾値よりも低くなる（すなわち、「オフ」速度がより速くなる）点までブリードオフするまでにより短い時間を生成する効果を有する。いくつかの実施形態では、より速い「オン」および「オフ」速度を備えたデバイス４００を用いて作製された増幅器は、より高い動作速度を有する。
いくつかの実施形態では、デバイス４００は、第１の側４４２および第１の側４４２の反対側の第２の側４４４を有するトランスファー層４４０を含む。いくつかの実施形態では、トランスファー層４４０の第１の側４４２がＳｉＯ２層４３０の第２の側４３４に隣接するように、トランスファー層４４０はＳｉＯ２層４３０に隣接して配置される。いくつかの実施形態では、トランスファー層４４０は、５００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層４４０は、５００～２０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層４４０は、２０００～３５００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層４４０は、３５００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層４４０は、５００～３５００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層４４０は、２０００～５０００オングストロームの範囲の厚さを有する。いくつかの実施形態では、トランスファー層４４０の厚さの増加は、デバイス４００を用いて作製されるＲＦデバイスの電圧閾値の増加をもたらす。いくつかの実施形態では、逆に、トランスファー層４４０の厚さの減少は、デバイス４００を用いて作製されるＲＦデバイスの電圧閾値の減少をもたらす。いくつかの実施形態では、トランスファー層４４０はシリコンウェーハを含む。
図５は、デバイス４００を作製するための例示的な方法５００のフローチャートを示す。図６Ａ～図６Ｈは例示的な方法５００の実施中に存在する様々な中間生成物を示し、図６Ｉは例示的な方法５００の実施の最終生成物を示す。工程５１０において、第１シリコンウェーハおよび第２シリコンウェーハを供する。いくつかの実施形態では、第１シリコンウェーハおよび第２シリコンウェーハのそれぞれの厚さは、５００～７００ミクロンの範囲である。いくつかの実施形態では、第１シリコンウェーハは本明細書ではハンドルウェーハと呼ばれる。図４を参照して上記で説明したように、いくつかの実施形態では、ハンドルウェーハは高抵抗率シリコンを含む。図６Ａは、工程５１０で供された第１シリコンウェーハおよび第２シリコンウェーハの概略図を示す。
工程５２０では、工程５１０で供されたハンドルウェーハ内にヒ素層を拡散させる。いくつかの実施形態では、ヒ素層は、ヒ素を含む液体コロイド溶液をハンドルウェーハ上にスピンコーティングし、続いてヒ素をハンドルウェーハ内に拡散させることによって適用される。いくつかの実施形態では、液体コロイド溶液は、ヒ素がドープされたガラスを含む。いくつかの実施形態では、液体コロイド溶液は、アリゾナ州テンペのデザートシリコン社によって商品名Ａｓ－０２００で商品化された溶液である。いくつかの実施形態では、拡散は、所望の深さを有する拡散されたヒ素の層を生成するために制御された期間および制御された温度で生じる。いくつかの実施形態では、ドーパント（例えば、ヒ素）がシリコン結晶（例えば、工程５１０で供されるハンドルウェーハ）に拡散されるとき、シリコン結晶は、ドーパントが移動する必要がある原子の固体格子からなる。ドーパントは、濃度勾配のバランスが取れている限り、または温度が低下してドーパントの原子が移動できなくなるまでは拡散し続けることができる。結果として、拡散が生じることが可能な期間が長いと、より大きな深さを有する拡散されたヒ素の層をもたらし、拡散プロセス中の制御された温度がより高いと、より大きな深さを有する拡散されたヒ素の層をもたらす。
いくつかの実施形態では、工程５２０の拡散プロセスは構成された温度を用いて実施される。いくつかの実施形態では、温度は摂氏７００度～摂氏１２００度である。いくつかの実施形態では、温度は摂氏８００度～摂氏１２００度である。いくつかの実施形態では、温度は摂氏９００度～摂氏１２００度である。いくつかの実施形態では、温度は摂氏１０００度～摂氏１２００度である。いくつかの実施形態では、温度は摂氏１１００度～摂氏１２００度である。いくつかの実施形態では、温度は摂氏７００度～摂氏１１００度である。いくつかの実施形態では、温度は摂氏８００度～摂氏１１００度である。いくつかの実施形態では、温度は摂氏９００度～摂氏１１００度である。いくつかの実施形態では、温度は摂氏１０００度～摂氏１１００度である。いくつかの実施形態では、温度は摂氏７００度～摂氏１０００度である。いくつかの実施形態では、温度は摂氏８００度～摂氏１０００度である。いくつかの実施形態では、温度は摂氏９００度～摂氏１０００度である。 いくつかの実施形態では、温度は摂氏７００度～摂氏９００度である。いくつかの実施形態では、温度は摂氏８００度～摂氏９００度である。いくつかの実施形態では、温度は摂氏７００度～摂氏８００度である。いくつかの実施形態では、上記のように、温度が上昇すると、拡散されたヒ素層の深さが増え、温度が低下すると、拡散されたヒ素層の深さが減る。結果として、いくつかの実施形態では、工程５２０の拡散プロセス中に使用される温度が、トラップリッチ層の深さを調整するために調整され得る。それによって、トラップリッチ層の深さに応じた特性（例えば、上記の電荷散逸およびデバイスの周波数）が調整され得る。
いくつかの実施形態では、工程５２０の拡散プロセスは、構成された期間にヒ素を拡散させることによって実施される。いくつかの実施形態では、その期間は５時間～２０時間である。いくつかの実施形態では、その期間は８時間～２０時間である。いくつかの実施形態では、その期間は１１時間～２０時間である。いくつかの実施形態では、その期間は１４時間～２０時間である。いくつかの実施形態では、その期間は１７時間～２０時間である。いくつかの実施形態では、その期間は５時間～１７時間である。いくつかの実施形態では、その期間は８時間～１７時間である。いくつかの実施形態では、その期間は１１時間～１７時間である。いくつかの実施形態では、その期間は１４時間～１７時間である。いくつかの実施形態では、その期間は５時間～１４時間である。いくつかの実施形態では、その期間は８時間～１４時間である。いくつかの実施形態では、その期間は１１時間～１４時間である。いくつかの実施形態では、その期間は５時間～１１時間である。いくつかの実施形態では、その期間は８時間～１１時間である。いくつかの実施形態では、その期間は５時間～８時間である。いくつかの実施形態では、上記のように、拡散が発生する期間の増加は、拡散されたヒ素層の深さの増加をもたらし、一方、拡散が発生する期間の減少は、拡散されたヒ素層の深さの減少をもたらす。結果として、いくつかの実施形態では、工程５２０の拡散プロセス中に拡散が発生する期間が、トラップリッチ層の深さを調整するために調整され得る。それによって、トラップリッチ層の深さに応じた特性（たとえば、前述の電荷の散逸とデバイスの周波数）を調整することができる。 図６Ｂは、工程５２０の実施後におけるヒ素層が拡散された第１シリコンウェーハと、第２シリコンウェーハとの概略図を示す。 図７Ａは、工程５２０の実施後の第１シリコンウェーハ内のヒ素濃度の例示的な状態（またはレンダリング；rendering）を示す。図７Ｂは、図７Ａの例示的な状態での深さに対するヒ素濃度のグラフを示す。図７Ａおよび図７Ｂから、ヒ素が第１シリコンウェーハ内の深さまで（例えば、上記のように１ミクロン～１０ミクロンの深さまで）浸透し、ヒ素の濃度が第１シリコンウェーハの表面で最大になり、表面よりも下方で減少することが分かる。
いくつかの実施形態では、ヒ素をシリコンウェーハ上にコーティングすることによってヒ素を適用し、ヒ素をシリコンウェーハ内に拡散させるのではなく、ヒ素をイオン注入によってシリコンウェーハに適用する。いくつかの実施形態では、イオン注入プロセスは、工程５１０で供されるハンドルウェーハに高エネルギーヒ素イオンのビームを発射することを含む。いくつかの実施形態では、そのようなビームの発射により、ヒ素が浸透し、ハンドルウェーハ内に留まる。いくつかの実施形態では、そのようなプロセス中のヒ素イオンとシリコン格子の原子との間の衝突は、シリコンの結晶構造の歪みおよび弱化を引き起こす。いくつかの実施形態では、そのような歪みに対処するために、高エネルギーヒ素イオンのビームの発射に続いてアニーリング工程を実施する。図７Ｃは、イオン注入による適用後の第１シリコンウェーハ内のヒ素濃度の例示的な状態を示す。図７Ｄは、図７Ｃの例示的な状態での深さに対するヒ素濃度のグラフを示す。図７Ｃおよび図７Ｄから、ヒ素が第１シリコンウェーハ内の深さまで（例えば、上記のように１ミクロン～１０ミクロンの深さまで）浸透し、ヒ素の濃度が表面のわずかに下方で最大になり、表面に向かっておよび表面の更に下方の両方で減少することが分かり得る。
図５を続けて参照すると、工程５３０において、工程５２０においてハンドルウェーハ内に拡散されたヒ素層を覆うためにハンドルウェーハ上に二酸化シリコン層を堆積させる。いくつかの実施形態では、二酸化シリコン層は、ＨＤＰＣＶＤプロセスを使用することによって堆積される。いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、誘導結合プラズマ（「ＩＣＰ」）源を用いて実施される。いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、ヒ素層が拡散されたハンドルウェーハに複数のガス流の混合物を導入することによって実施される。いくつかの実施形態では、ガス混合物は、酸素ガス（例えば、Ｏ２）の流れ、シラン（例えば、ＳｉＨ４）の流れ、およびアルゴン（例えば、Ａｒ）の流れを含む。図６Ｃは、工程５３０の実施後におけるヒ素層が内部に拡散され、二酸化シリコン層が堆積された第１シリコンウェーハと、第２シリコンウェーハの概略図を示す。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、構成された圧力を用いて実施される。いくつかの実施形態では、圧力は５ミリトール～２０ミリトールである。 いくつかの実施形態では、圧力は５ミリトール～１０ミリトールである。いくつかの実施形態では、圧力は１０ミリトール～１５ミリトールである。いくつかの実施形態では、圧力は１５ミリトール～２０ミリトールである。いくつかの実施形態では、圧力は５ミリトール～１５ミリトールである。いくつかの実施形態では、圧力は１０ミリトール～２０ミリトールである。いくつかの実施形態では、圧力を変化させると、フィルムの均一性の程度が変化し得る。例えば、いくつかの実施形態では、１２ミリトールの圧力は、約１％の不均一性およびウェーハの中心に向かってわずかなバイアスを有する概して均一なフィルムを生成する。いくつかの実施形態では、圧力を変化させると、中心からエッジまでの速度が変化し、それによって、均一性を調整することが可能になり得る。いくつかの実施形態では、圧力の変化は、影響の範囲であり、その外側で電荷が遮蔽されるデバイ球に対応する変化をもたらす。いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセス中に使用される圧力の増加は、より大きなデバイ球を生成し、それによって、中心と比較して、エッジでの堆積速度の増加をもたらす。逆に、いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセス中に使用される圧力の減少は、より小さなデバイ球を生成し、それによって、中心と比較して、エッジでの堆積速度の減少をもたらす。その結果、いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセス中に使用される圧力は、堆積されたフィルムの均一性を調整するために調整され得る。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、構成されたＩＣＰ電力で動作するＩＣＰ源を用いて実施される。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１０５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１０５ワット～１４５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１８５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１４５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１０５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力は、６５ワット～１８５ワットである。いくつかの実施形態では、ＩＣＰ電力は、１４５ワット～２２５ワットである。いくつかの実施形態では、ＩＣＰ電力が変化すると、フィルム均一性の程度の変化をもたらす。いくつかの実施形態では、ＩＣＰ電力の変化は、影響の範囲であり、その外側で電荷が遮蔽されるデバイ球への対応する変化をもたらす。いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力の増加は、より小さなデバイ球を生成し、それによって、中心と比較してエッジでの堆積速度の減少をもたらす。 逆に、いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力の減少は、より大きなデバイ球を生成し、それによって、中心と比較してエッジでの堆積速度の増加をもたらす。その結果、いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセス中に使用されるＩＣＰ電力が、堆積されたフィルムの均一性を調整するために調整され得る。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、構成されたバイアス電力を用いて実施される。いくつかの実施形態では、バイアス電力は、０～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～２５ワットである。いくつかの実施形態では、バイアス電力は２５ワット～５０ワットである。いくつかの実施形態では、バイアス電力は５０ワット～７５ワットである。いくつかの実施形態では、バイアス電力は、７５ワット～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～５０ワットである。いくつかの実施形態では、バイアス電力は２５ワット～７５ワットである。いくつかの実施形態では、バイアス電力は５０ワット～１００ワットである。いくつかの実施形態では、バイアス電力は、０ワット～７５ワットである。いくつかの実施形態では、バイアス電力は２５ワット～１００ワットである。いくつかの実施形態では、バイアス電力を変化させると、フィルムの密度が変化する。いくつかの実施形態では、バイアス電力を変化させると、堆積フィルム中の水素の割合が変化し、それによって堆積フィルムの密度が変化する。いくつかの実施形態では、より低い水素含有量を有するフィルムはより高密度であり、より高い水素含有量を有するフィルムはより密度が低い。いくつかの実施形態では、バイアス電力の増加は、プラズマ状態の水素の速度を増加させ、それにより、より低い水素含有量を有するフィルムを生成する。いくつかの実施形態では、逆に、バイアス電力の減少は、プラズマ状態の水素の速度を減少させ、それにより、より高い水素含有量を有するフィルムを生成する。いくつかの実施形態では、バイアス電力を変えると、フィルムの均一性が変わる。いくつかの実施形態では、バイアス電力を増加させると、下部電極から生成される電極場が増加し、それによってフィルムの均一性が増加する。いくつかの実施形態では、逆に、バイアス電力を減少させると下部電極から発生する電極場を減少させ、それによってフィルムの均一性が低下する。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、構成された温度に保持されたハンドルウェーハを用いて実施される。いくつかの実施形態では、温度は摂氏１００度～２５０度である。いくつかの実施形態では、温度は摂氏１００度～１５０度である。いくつかの実施形態では、温度は摂氏１５０度～２００度である。いくつかの実施形態では、温度は摂氏２００度～２５０度である。いくつかの実施形態では、温度は摂氏１００度～２００度である。いくつかの実施形態では、温度は摂氏１５０度～２５０度である。いくつかの実施形態では、ハンドルウェーハ温度を変化させると、堆積フィルム中の水素の割合が変化し、それによって堆積フィルムの密度が変化する。いくつかの実施形態では、より低い水素含有量を有するフィルムはより密度が高く、より高い水素含有量を有するフィルムはより密度が低い。いくつかの実施形態では、ハンドルウェーハの温度を上げると、フィルムの水素含有量が減少する。いくつかの実施形態では、逆に、ハンドルウェーハの温度を下げると、フィルムの水素含有量が増える。いくつかの実施形態では、ハンドルウェーハ温度を変えると、フィルムの堆積速度が変わる。いくつかの実施形態では、ハンドルウェーハの温度を上げると、シランガスをシリコンと水素に分解するのに必要なＲＦエネルギーが減少し、再結合の時間が増加し、それによって堆積速度が増加する。逆に、いくつかの実施形態では、ハンドルウェーハの温度を下げると、シランガスをシリコンと水素に分解するのに必要なＲＦエネルギーが増加し、再結合の時間が短縮され、それによって堆積速度が低下する。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、構成された流量でのＯ２ガスの流量で実施される。いくつかの実施形態では、Ｏ２ガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、Ｏ２ガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、Ｏ２ガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、Ｏ２ガスの流量は、３０～３５ｓｃｃｍの範囲である。いくつかの実施形態では、Ｏ２ガスの流量は、２０～３０ｓｃｃｍの間の範囲である。いくつかの実施形態では、Ｏ２ガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、構成された流量でのシランガスの流量で実施される。いくつかの実施形態では、シランガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、シランガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、３０～３５ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、２０～３０ｓｃｃｍの範囲である。いくつかの実施形態では、シランガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、構成された流量でのアルゴンガスの流量で実施される。いくつかの実施形態では、アルゴンガスの流量は、２０～３５ｓｃｃｍの範囲にある。いくつかの実施形態では、アルゴンガスの流量は、２０～２５ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２５～３０ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、３０～３５ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２０～３０ｓｃｃｍの範囲である。いくつかの実施形態では、アルゴンガスの流量は、２５～３５ｓｃｃｍの範囲である。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスのパラメータは、ハンドルウェーハ上の二酸化シリコン層の制御された堆積速度を供するように構成される。いくつかの実施形態では、二酸化シリコン層の堆積速度は、９００～１１００オングストローム／分である。 いくつかの実施形態では、二酸化シリコン層の堆積速度は、９５０～１０５０オングストローム／分である。いくつかの実施形態では、二酸化シリコン層の堆積速度は、９７５～１０２５オングストローム／分である。いくつかの実施形態では、二酸化シリコン層の堆積速度は、約１０００オングストローム／分である。いくつかの実施形態では、二酸化シリコン層の堆積速度は、１０００オングストローム／分である。
いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスのパラメータは、ハンドルウェーハ上の二酸化シリコン層の制御された厚さを供するように構成される。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～２０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～２５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２５００～３０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～３５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３５００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは４０００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、４５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～２５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～３０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２５００～３５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３５００～４５００オングストロームである いくつかの実施形態では、二酸化シリコン層の厚さは４０００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～３０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～３５００オングストロームである。いくつかの実施形態において、二酸化シリコン層の厚さは、２５００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～３５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～４０００オングストロームである。いくつかの実施形態において、二酸化シリコン層の厚さは、２５００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、３０００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～４０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層は２５００～５０００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、１５００～４５００オングストロームである。いくつかの実施形態では、二酸化シリコン層の厚さは、２０００～５０００オングストロームである。いくつかの実施形態では、工程５３０のＨＤＰＣＶＤプロセスは、二酸化シリコン層の制御された厚さを達成するために２～３分間にわたり実施される。
図５を続けて参照すると、工程５４０において、第２のウェーハに水素注入物を注入する。いくつかの実施形態では、水素注入は、第２ウェーハに劈開面を規定するように配置される。いくつかの実施形態では、劈開面は、方法５００の完了後の第２シリコンウェーハの所望の厚さを規定する。いくつかの実施形態では、水素注入は、イオン注入装置を用いて注入される。いくつかの実施形態では、イオン注入装置は、日本の京都のニッシンイオン装置株式会社によって商品化されているものなどのイオン注入装置である。いくつかの実施形態では、イオン注入装置は、水素イオンのビームを放出するように構成される。いくつかの実施形態では、イオン注入装置は、５０００ボルト～１メガボルトの電力で動作するように構成される。いくつかの実施形態では、所望の厚さは５００～５０００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは５００～２０００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは、２０００～３５００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは３５００～５０００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは５００～３５００オングストロームの範囲である。いくつかの実施形態では、所望の厚さは、２０００～５０００オングストロームの範囲である。いくつかの実施形態では、注入された水素は、格子間原子、空孔、および複合体の形で変位欠陥を生成する。いくつかの実施形態では、そのような欠陥は、プレートレットと呼ばれる多数の壊された結合を有する領域を生成する。いくつかの実施形態では、水素はこれらの表面にトラップされ、壊された結合を不動態化する。図６Ｄは、工程５４０の実施後に、ヒ素層が内部に拡散され、二酸化シリコン層がその上に堆積された第１シリコンウェーハと、水素注入物が注入された第２シリコンウェーハの概略図を示す。
図５を続けて参照すると、工程５５０において、工程５３０で堆積された二酸化シリコン層の表面が活性化させる。いくつかの実施形態では、活性化は、プラズマ体積内で生成された短命の化学種で二酸化シリコン層の表面に衝撃を与えて表面で化学反応を生じさせ、接着を可能にすることによって実施されるプラズマ活性化である。いくつかの実施形態では、活性化は、０．１～１００Ｐａの範囲の圧力での低圧プラズマ活性化結合である。図６Ｅは、工程５５０の実施後において、ヒ素層が内部に拡散され活性化二酸化シリコン層が堆積された第１シリコンウェーハと、水素注入物がその中に注入された第２シリコンウェーハの概略図を示す。
図５を続けて参照すると、工程５６０において、（内部にヒ素層が拡散され、二酸化シリコン層が堆積されている）第１シリコンウェーハを、二酸化シリコン層の活性化表面が第２シリコンウェーハに面する（内部に水素注入物を有する）第２シリコンウェーハであって、かつ水素注入によって規定される劈開面に沿った劈開後に、第２シリコンウェーハの所望の部分（すなわち、上記で説明した厚さを有する部分）が第１シリコンウェーハに隣接したままになるように方向づけられた第２シリコンウェーハと接合させる。図６Ｆは、工程５６０の実施に従った、内部にヒ素層が拡散され活性化二酸化シリコン層が堆積した第１シリコンウェーハと、水素注入物が注入された第２シリコンウェーハとの接合の概略図を示す。
図５を続けて参照すると、工程５７０において、接合された第１シリコンウェーハおよび第２シリコンウェーハを、低温アニーリングプロセスに付す。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～２５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２５０～３００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏３００度～３５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏３５０度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～３００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２５０～３５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏３００度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２００度～３５０度の範囲である。いくつかの実施形態では、アニーリングプロセスで使用される温度は、摂氏２５０度～４００度の範囲である。いくつかの実施形態では、アニーリングプロセスの時間は１時間～８時間である。いくつかの実施形態では、アニーリングプロセス中に、工程５４０を参照して上記で説明したトラップされた水素は、複合体から解離し、プレートレットに拡散して、Ｈ２分子を形成する。いくつかの実施形態では、圧力の増加により、プレートレットは、同じ平面で一体となって結合する微小なクラック内にて膨張し、材料の剥離を引き起こす。図６Ｇは、工程５７０のアニーリングプロセスの概略図を示す。
図５を続けて参照すると、工程５８０において、接合された第１シリコンウェーハおよび第２シリコンウェーハを張力下に置く（すなわち、第１シリコンウェーハおよび第２シリコンウェーハを互いに引き離すように張力をかける）。いくつかの実施形態では、張力は、接合された領域全体で１平方インチあたり１０～６０ポンドの範囲の張力を生成するのに十分な力である。 図６Ｈは、工程５８０の張力処理プロセスの概略図を示す。
図５を続けて参照すると、工程５９０において、第２シリコンウェーハを、水素注入によって規定された劈開面で打つ。いくつかの実施形態では、剥離波を生じさせるために、薄いブレード状要素を用いてターゲット領域全体にわたり５～１０ポンド／平方インチの範囲の力を加えて、第２シリコンウェーハを打つ。いくつかの実施形態では、薄いブレード状要素は、適当な幅を有する任意の適当な物体である。いくつかの実施形態では、適当な幅は約５０ミクロンである。 この打ちの結果として、水素注入物と第１シリコンウェーハとの間に配置された第２シリコンウェーハ（本明細書では「ドナーウェーハ（donor wafer）」と呼ばれ得る）の一部は第１シリコンウェーハ（本明細書では「ハンドルウェーハ」と呼ばれ得る）に貼り付けられたままであり、第２シリコンウェーハの残りの部分は劈開される。この劈開工程に続いて、最終の完成したウェーハが製造される。図６Ｉは、工程５９０の実施後における、完成したウェーハと第２シリコンウェーハの除去された部分の概略図を示す。
いくつかの実施形態では、例示的な基板（例えば、図１を参照した上記のデバイス１００、図２に示される方法２００に従って作製された基板、図４を参照した上記のデバイス４００、および／または図５に示される方法５００に従って作製された基板）は、トラップリッチ層（例えば、デバイス１００の窒化シリコン層またはデバイス４００の拡散されたヒ素層）を含み、（デバイス１００の窒化シリコン層の場合）トラップリッチ層はハンドルウェーハの上面と接する位置で基板内に配置され、または（デバイス４００のヒ素層の場合）トラップリッチ層はハンドルウェーハの上面内に配置される。いくつかの実施形態では、そのような例示的な基板は、ＲＦシステムの製造での使用に適している。いくつかの実施形態では、トラップリッチ層は、キャリア、すなわち、ＲＦ放射によって誘導され得る寄生電流をトラップするように作動する。したがって、いくつかの実施形態では、チップ設計者は、互いに干渉する機能により誘導される電流を有することなく同じチップ上に多様な機能（例えば、スイッチ、電力増幅器、アンテナチューナーなど）を統合できるので、そのような基板はＲＦシステムの製造での使用に適している。
ＲＦシステムの製造に使用するのに適したＳＯＩ基板を形成するための以前の技術は、ハンドルウェーハをアクティブシリコンウェーハに結合する前に、ハンドルウェーハ上にトラップリッチ層を堆積する工程を含む。 例えば、ポリシリコンの層がそのような技術で使用され得る。しかしながら、高温のフロントエンドオブライン（「ＦＥＯＬ」）プロセスがポリシリコンウェーハの結晶構造とハンドルウェーハとの界面に悪影響を及ぼし、ポリシリコン層のトラップ特性を劣化させるため、このプロセスを用いて形成されたＳＯＩ基板は熱不安定性な性質を有する。いくつかの実施形態では、例示的な実施形態は、そのような熱的不安定性の問題を防止する。いくつかの実施形態では、例示的な実施形態は、ポリシリコンなどのトラップリッチ材をハンドルウェーハ上に堆積させることに関連する製造コストを削減する。
いくつかの実施形態では、シリコン・オン・インシュレータ基板は、順に、（１）第１の側および第１の側の反対側の第２の側を有する高抵抗率ベース層、（２）高抵抗率ベース層の第１の側に配置された二酸化シリコン層、および（３）二酸化シリコン層に配置されたトランスファー層を含む層状構造を含む。高抵抗率ベース層は、（ａ）シリコン、および（ｂ）高抵抗率ベース層の第１の側内に拡散したヒ素を含むトラップリッチ領域を含む。このトラップリッチ領域は、（ｉ）１～１０ミクロンの範囲の厚さと（ｉｉ））０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有する。高抵抗率ベース層は、５０～１００オームメートルの範囲の抵抗率を有する。
いくつかの実施形態では、方法は、第１の側および第２の側を有する第１シリコンウェーハを供すること；十分な量のヒ素を第１シリコンウェーハの第１の面に塗布して、ヒ素を第１シリコンウェーハの第１の側に拡散させて、トラップリッチ領域を生成すること（ここで、トラップリッチ領域の厚さは１～１０ミクロンの範囲であり、トラップリッチ領域は０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有する）；高密度プラズマ化学蒸気堆積（ＨＤＰＣＶＤ）プロセスを用いて、第１シリコンウェーハの第１の側に二酸化シリコン層を堆積させること（この工程では、ＨＤＰＣＶＤプロセスは、酸素ガスの流れ、シランガスの流れ、およびアルゴンガスの流れを用いる）；第１の側と第１の側の反対側の第２の側を有する第２シリコンウェーハを供すること；劈開面を規定するために、水素注入物を第２シリコンウェーハに導入すること；二酸化シリコン層を活性化させること；第２シリコンウェーハの第１の側を活性化された二酸化シリコン層に接触させ、それによって結合されたウェーハを作製すること；結合されたウェーハをアニーリングすること；第１シリコンウェーハと第２シリコンウェーハを互いに離れるように一方向に結合したウェーハに張力を加えること；および劈開面で第２シリコンウェーハを劈開させ、それにより、シリコン・オン・インシュレータ基板を作製することを含む。
いくつかの実施形態では、方法は、第１の側および第２の側を有する第１シリコンウェーハを供すること；第１の高密度プラズマ化学蒸着（ＨＤＰＣＶＤ）プロセスを用いて、第１シリコンウェーハの第１の側に窒化シリコン層を堆積させること（ここで、第１のＨＤＰＣＶＤプロセスは誘導結合プラズマ源を使用し、誘導結合プラズマ源を第１のＨＤＰＣＶＤプロセス中に６５ワット～２２５ワットの範囲の電力で動作させ、第１のＨＤＰＣＶＤプロセスは酸素ガスの流れ、シランガスの流れ、およびアルゴンガスの流れを用い、第１のＨＤＰＣＶＤプロセス中の窒素ガス流れの流量が２０～３５ｓｃｃｍの範囲にあり、シランガス流れの流量が２０～３５ｓｃｃｍの範囲であり、アルゴンガスの流れの流量は２０～３５ｓｃｃｍの範囲であり、第１のＨＤＰＣＶＤプロセスは５ミリトール～２０ミリトールの範囲の圧力で実施され、第１のＨＤＰＣＶＤプロセスは０～１００ワットの範囲のバイアス電力を用いて実施され、第１のＨＤＰＣＶＤプロセスは摂氏１００～２５０度の範囲の温度に保持された第１シリコンウェーハで実施され、窒化シリコン層の堆積速度が３００～５００オングストローム／分の範囲にあり、窒化シリコン層の厚さが３００～５００オングストロームの範囲にあり、窒化シリコン層が０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有するトラップリッチ層である。）；第２のＨＤＰＣＶＤプロセスを用いて窒化シリコン層上に二酸化シリコン層を堆積させること（ここで、第２のＨＤＰＣＶＤプロセスは誘導結合プラズマ源を使用し、誘導結合プラズマ源は第２のＨＤＰＣＶＤプロセス中に６５ワット～２２５ワットの範囲の電力で動作され、第２のＨＤＰＣＶＤプロセスは、酸素ガスの流れ、シランガスの流れ、およびアルゴンガスの流れを使用し、第２のＨＤＰＣＶＤプロセス中の酸素ガスの流れの流量は２０～３５ｓｃｃｍの範囲にあり、第２のＨＤＰＣＶＤプロセス中のシランガスの流れの流量が２０～３５ｓｃｃｍの範囲にあり、第２のＨＤＰＣＶＤプロセス中のアルゴンガスの流れの流量が２０～３５ｓｃｃｍの範囲にあり、第２のＨＤＰＣＶＤプロセスが５ミリトール～２０ミリトールの範囲の圧力で実施され、第２のＨＤＰＣＶＤプロセスが０～１００ワットの範囲のバイアス電力を用いて実施される、第２のＨＤＰＣＶＤプロセスは摂氏１００～２５０度の範囲の温度に保持された第１シリコンウェーハを用いて実施され、二酸化シリコン層の堆積速度は９００～１１００オングストローム／分の範囲であり、二酸化シリコン層の厚さは１５００～５０００オングストロームの範囲である）；第１の側および第１の側の反対側の第２の側を有する第２シリコンウェーハを供すること；劈開面を規定するために第２シリコンウェーハに水素注入物を導入すること（ここで、第２シリコンウェーハの第１の側と劈開面との間の第２シリコンウェーハの一部の厚さが５００～５０００オングストロームの範囲である）；二酸化シリコン層を活性化させること（ここで、活性化工程は０．１～１００Ｐａの範囲の圧力での低圧プラズマ活性化結合を含む）；第２シリコンウェーハの第１の側を活性化させた二酸化シリコン層に接触させ、それによって結合されたウェーハを作製すること；結合されたウェーハをアニーリングすること（ここで、アニーリングは、摂氏２００度～４００度の範囲の温度で、１時間～８時間の範囲の期間にわたり実施される。）；第１シリコンウェーハと第２シリコンウェーハが互いに離れるように一方向に結合されたウェーハに張力を加えること；および第２シリコンウェーハを劈開面で劈開するために第２シリコンウェーハのエッジをうって、それによってシリコン・オン・インシュレータ基板を作製することを含む。
そのような材料および方法のすべての当技術分野で知られている機能的同等物は、本発明に含まれることが意図されている。本明細書で使用されている用語および表現は、説明の用語として使用され、限定ではなく、そのような用語および表現の使用において、示され、説明されている特徴またはその一部の同等物を除外する意図はないが、特許請求される本発明の範囲内で様々な変更が可能であることが認識されている。したがって、本発明は好ましい実施形態および任意の特徴によって具体的に開示されているが、本明細書に開示される概念の修正および変形は当業者によって実施され得、そのような修正および変形は、この開示の範囲内にあることは理解されよう。
本発明のいくつかの実施形態が説明されてきたが、これらの実施形態は例示にすぎず、限定的ではなく、多くの修正が当業者に明らかになり得ることが理解される。例えば、本明細書で説明されているすべての寸法は、例としてのみ提供されており、例示的であり、限定的ではないことを意図している。

Claims (19)

  1. （１）第１の側および第１の側とは反対側の第２の側を有する高抵抗率ベース層、
    （２）前記高抵抗率ベース層の第１の側に位置付けられた二酸化シリコン層、ならびに
    （３）前記二酸化シリコン層に位置付けられたトランスファー層
    を順に含む層構造を含み、
    前記高抵抗率ベース層は、
    （ａ）シリコン、および
    （ｂ）前記高抵抗率ベース層の第１の側内に拡散したヒ素を含むトラップリッチ領域を含み、
    前記トラップリッチ領域は、
    （ｉ）１～１０ミクロンの範囲の厚さ、および
    （ｉｉ）０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有し、
    前記高抵抗率ベース層は、
    （ａ）５０～１００オームメートルの範囲の低効率、および
    （ｂ）５００～７００ミクロンの範囲の厚さを有し、
    前記二酸化シリコン層が１０００～５０００オングストロームの範囲の厚さを有し、
    前記トランスファー層がシリコンウェーハを含み、および５００～５０００オングストロームの範囲の厚さを有する、シリコン・オン・インシュレーター基板。
  2. 前記トラップリッチ領域が１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有する、請求項１に記載のシリコン・オン・インシュレーター基板。
  3. 前記トラップリッチ領域が前記高抵抗率ベース層のシリコンの結晶構造内に点在するヒ素を含む、請求項１に記載のシリコン・オン・インシュレーター基板。
  4. 前記トラップリッチ領域が４ミクロン～７ミクロンの範囲にある厚さを有する、請求項１に記載のシリコン・オン・インシュレーター基板。
  5. 前記高抵抗率ベース層が５５０～６５０ミクロンの範囲にある厚さを有する、請求項１に記載のシリコン・オン・インシュレーター基板。
  6. 前記二酸化シリコン層が２０００～４０００オングストロームの範囲にある厚さを有する、請求項１に記載のシリコン・オン・インシュレーター基板。
  7. 前記トランスファー層が２０００～３５００オングストロームの範囲にある厚さを有する、請求項１に記載のシリコン・オン・インシュレーター基板。
  8. 第１の側および第２の側を有する第１シリコンウェーハを供する工程、
    前記第１シリコンウェーハの前記第１の側に液体コロイド溶液であるヒ素溶液を適用する工程、
    前記第１シリコンウェーハの前記第１の側に拡散したヒ素をもたらし、トラップリッチ領域を生成するために、制御された時間に制御された温度で前記第１の側にヒ素溶液を有する前記第１シリコンウェーハを保持する工程、
    高密度プラズマ化学蒸着（ＨＤＰＣＶＤ）プロセスを用いて前記第１シリコンウェーハの第１の側に二酸化シリコン層を堆積させる工程、
    第１の側および第１の側とは反対側の第２の側を有する第２シリコンウェーハを供する工程、
    前記第２シリコンウェーハに水素注入物を導入して、劈開面を規定する工程、
    前記二酸化シリコン層を活性化させる工程、
    前記第２シリコンウェーハの第１の側を活性化させた二酸化シリコン層に接触させて、一体化させたウェーハを生成する工程、
    一体化させたウェーハをアニーリングする工程、
    前記第１シリコンウェーハと前記第２シリコンウェーハとを相互に離隔させるために一方向に一体化させたウェーハに張力を適用する工程、ならびに
    前記劈開面で前記第２シリコンウェーハを劈開するために前記第２シリコンウェーハのエッジをうち、それによってシリコン・オン・インシュレーター基板を作製する工程
    を含み、
    前記第１シリコンウェーハを保持する工程にて、前記制御された時間が５時間～２０時間の範囲にあり、
    前記制御された温度が摂氏７００～１２００度の範囲にあり、
    前記トラップリッチ領域の厚さが１～１０ミクロンの範囲にあり、
    前記トラップリッチ領域が０．８×１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲にあるトラップ密度を有し、
    前記二酸化シリコン層を堆積させる工程にて、前記ＨＤＰＣＶＤプロセスが誘導結合プラズマ源を用い、誘導結合プラズマ源を６５ワット～２２５ワットの範囲にある出力で駆動させ、
    前記ＨＤＰＣＶＤプロセスが酸素ガス流れ、シランガス流れ、およびアルゴンガス流れを用い、
    酸素ガス流れの流量が２０～３５ｓｃｃｍの範囲であり、
    シランガス流れの流量が２０～３５ｓｃｃｍの範囲であり、
    アルゴンガス流れの流量が２０～３５ｓｃｃｍの範囲であり、
    前記ＨＤＰＣＶＤプロセスを５ミリトール～２０ミリトールの範囲にある圧力で実施し、
    前記ＨＤＰＣＶＤプロセスを０～１００ワットの範囲にあるバイアス電力を用いて実施し、
    前記ＨＤＰＣＶＤプロセスを摂氏１００～２５０度の範囲にある温度で保持した前記第１シリコンウェーハで実施し、
    前記二酸化シリコン層の堆積速度が９００～１１００オングストローム／分の範囲にあり、
    前記二酸化シリコン層の厚さが１５００～５０００オングストロームの範囲にあり、
    前記第２シリコンウェーハに水素注入物を導入する工程にて、前記第２シリコンウェーハの前記第１の側と前記劈開面との間の前記第２シリコンウェーハの一部の厚さが５００～５０００オングストロームの範囲にあり、
    前記二酸化シリコン層を活性化させる工程が０．１～１００Ｐａの範囲にある圧力での低圧プラズマ活性化結合を含み、
    前記一体化させたウェーハをアニーリングする工程にて、前記アニーリングを、１時間～８時間の範囲の時間で摂氏２００～４００度の範囲の温度で実施する、方法。
  9. 前記第１シリコンウェーハの前記第１の側にヒ素溶液を適用する工程が、前記第１シリコンウェーハの前記第１の側にヒ素溶液をスピンコーティングすることを含む、請求項８に記載の方法。
  10. 前記液体コロイド溶液はヒ素が注入されたガラスを含む、請求項８に記載の方法。
  11. 前記酸素ガス流れの流量、シランガス流れの流量、およびアルゴンガス流れの流量が相互に同一である、請求項８に記載の方法。
  12. 前記酸素ガス流れの流量、シランガス流れの流量、およびアルゴンガス流れの流量が前記二酸化シリコン層の屈折率を制御するために選択される、請求項８に記載の方法。
  13. 前記制御された時間が前記トラップリッチ層の電荷散逸を制御するために選択される、請求項８に記載の方法。
  14. 前記トラップリッチ領域が１０１０ｃｍ２ｅＶ－１～１．２×１０１０ｃｍ２ｅＶ－１の範囲のトラップ密度を有する、請求項８に記載の方法。
  15. 制御された時間に制御された温度で前記第１の側にヒ素溶液を有する前記第１シリコンウェーハを保持する工程により前記高抵抗率ベース層のシリコンの結晶構造内に点在するヒ素が生成される、請求項８に記載の方法。
  16. 制御された時間に制御された温度で前記第１の側にヒ素溶液を有する前記第１シリコンウェーハを保持する工程により４ミクロン～７ミクロンの範囲にある厚さを有するトラップリッチ領域が生成される、請求項８に記載の方法。
  17. 前記高抵抗率ベース層が５５０～６５０ミクロンの範囲にある厚さを有する、請求項８に記載の方法。
  18. 前記二酸化シリコン層が２０００～４０００オングストロームの範囲にある厚さを有する、請求項８に記載の方法。
  19. 前記第２シリコンウェーハの前記第１の側と前記劈開面との間の前記第２シリコンウェーハの一部の厚さが２０００～３５００オングストロームの範囲にある、請求項１に記載のシリコン・オン・インシュレーター基板。
JP2022521598A 2019-10-07 2020-10-07 トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法 Pending JP2022551657A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962911843P 2019-10-07 2019-10-07
US201962911835P 2019-10-07 2019-10-07
US201962911827P 2019-10-07 2019-10-07
US62/911,835 2019-10-07
US62/911,827 2019-10-07
US62/911,843 2019-10-07
PCT/US2020/054588 WO2021071955A1 (en) 2019-10-07 2020-10-07 Silicon-on-insulator substrate including trap-rich layer and methods for making thereof

Publications (2)

Publication Number Publication Date
JP2022551657A true JP2022551657A (ja) 2022-12-12
JPWO2021071955A5 JPWO2021071955A5 (ja) 2023-10-17

Family

ID=75274993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022521598A Pending JP2022551657A (ja) 2019-10-07 2020-10-07 トラップリッチ層を含むシリコン・オン・インシュレーター基板およびその作製方法

Country Status (4)

Country Link
US (3) US11145537B2 (ja)
EP (1) EP4042486A4 (ja)
JP (1) JP2022551657A (ja)
WO (1) WO2021071955A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113948446A (zh) * 2021-09-28 2022-01-18 苏州华太电子技术有限公司 半导体工艺以及半导体结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798081A (en) 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
US6127285A (en) * 1997-02-28 2000-10-03 Dallas Instruments Incorporated Interlevel dielectrics with reduced dielectric constant
JP2007019170A (ja) 2005-07-06 2007-01-25 Fuji Electric Holdings Co Ltd 部分ｓｏｉ基板、部分ｓｏｉ基板の製造方法、及び、ｓｏｉ基板
DE102015211087B4 (de) 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
US10622247B2 (en) * 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US9991155B2 (en) * 2016-09-30 2018-06-05 GlobalFoundries, Inc. Local trap-rich isolation
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US20190273028A1 (en) * 2018-03-02 2019-09-05 Globalfoundries Inc. Device structures formed with a silicon-on-insulator substrate that includes a trap-rich layer

Also Published As

Publication number Publication date
US11894261B2 (en) 2024-02-06
EP4042486A1 (en) 2022-08-17
US20240297070A1 (en) 2024-09-05
US20210407850A1 (en) 2021-12-30
WO2021071955A1 (en) 2021-04-15
US11145537B2 (en) 2021-10-12
EP4042486A4 (en) 2023-09-06
US20210104430A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US9515139B2 (en) Trap rich layer formation techniques for semiconductor devices
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
US7883990B2 (en) High resistivity SOI base wafer using thermally annealed substrate
KR101126563B1 (ko) 고 저항 성질을 가지는 염가의 기판 및 그 제조 방법
TWI796735B (zh) 將薄層轉移到提供有電荷捕捉層的載體基板之方法
JP7053502B2 (ja) 無線周波数用途のための構造
US10535552B2 (en) Method for manufacture of a semiconductor wafer suitable for the manufacture of an SOI substrate, and SOI substrate wafer thus obtained
US20240297070A1 (en) Silicon-on-insulator substrate including trap-rich layer and methods for making thereof
US20120007146A1 (en) Method for forming strained layer with high ge content on substrate and semiconductor structure
US7144818B2 (en) Semiconductor substrate and processes therefor
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
JP6099308B2 (ja) 埋め込み接地板を備えた半導体構造体の製造方法
WO2015027961A1 (zh) 反向导通绝缘栅双极型晶体管制造方法
CN106601663B (zh) Soi衬底及其制备方法
KR20220163388A (ko) 복합 기판 및 그 제조 방법
KR20070061374A (ko) 기판상에 적어도 하나의 단결정층을 포함하는 소자의 제조방법
TWI592987B (zh) 絕緣層上覆矽基板及其製造方法
KR101841359B1 (ko) 모놀리틱 3차원 반도체 구조물 및 이의 제조방법
CN108565211B (zh) 复合单晶薄膜
CN113922778A (zh) 一种滤波器用压电衬底结构及其制备方法
CN114078884A (zh) 一种半导体器件及其制造方法
CN117153769A (zh) Soi衬底及其制备方法
JP2001094111A (ja) 半導体装置、特にｓｏｉ構造電界効果型トランジスター及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903