CN114078884A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN114078884A CN114078884A CN202210057637.9A CN202210057637A CN114078884A CN 114078884 A CN114078884 A CN 114078884A CN 202210057637 A CN202210057637 A CN 202210057637A CN 114078884 A CN114078884 A CN 114078884A
- Authority
- CN
- China
- Prior art keywords
- substrate
- oxide layer
- layer
- manufacturing
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 150000002500 ions Chemical class 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 110
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- -1 heavy hydrogen ions Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- UFHFLCQGNIYNRP-VVKOMZTBSA-N Dideuterium Chemical compound [2H][2H] UFHFLCQGNIYNRP-VVKOMZTBSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及半导体技术领域,公开了一种半导体器件及其制造方法，包括第一衬底和第二衬底，第一衬底用于制作RF器件，第二衬底的上表面设有氧化层，第二衬底在氧化层的下方设有离子层，第一衬底与氧化层键合，在实际使用时本发明的半导体器件由于氧化层下方的离子形成了大量的悬空键，当第二衬底与第一衬底键合后，由于悬空键的存在，离子层具有了富陷阱层类似的功能，离子层中的悬空键可以减少第二衬底中的电子在高频环境中的运动，进而避免产生杂讯电流，改善射频杂讯问题。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制造方法。
背景技术
射频，一种高频交流电磁波的简称，其频率高于100KHz，能够在空气中传播，并经大气层外缘的电离层反射，形成远距离传输能力，被广泛应用在无线通信领域中。在射频电路产生射频信号的过程中，射频信号在射频电路上的损耗会影响射频信号的传输距离。
由于系统集成化的需要，射频电路被集成制作在晶圆上，然而随着射频电路的工作频率和集成度的提高，常规CMOS使用的低阻衬底由于具有较大的损耗和串扰，较难实现射频性能优异的器件与电路，已不能满足射频电路的制作需要。
在SOI(Silicon on Insulator，绝缘体上覆硅)技术的出现后，SOI衬底由于具有低功耗、低串扰和低寄生电容等良好高频性能被广泛应用在RF产品制造中，克服了传统体硅材料的不足。
目前，主要通过以下两种方法在SOI衬底上制作RF器件：
方法一：在单一的SOI衬底上制作RF器件，SOI衬底的结构图如图1所示，该SOI衬底包括Top Silicon (顶层硅)、Buried Oxide（埋氧层）、Tap Rich Layer (富陷阱层）和HighResistive Silicon（高阻硅层），RF器件制作在Top Silicon (顶层硅)层上，而该种制作方法存在的缺陷是射频信号接入后会被后段金属制程影响；
方法二：先在SOI衬底上制作出RF器件，然后将SOI衬底翻面与另外一片HR (HighResist)Wafer键合，最后把SOI衬底减薄后再进行后续工艺，此种方法的好处是可以避免衬底因前段高温制程影响而造成的杂讯改善能力下降问题的出现。然而该种制作方法存在以下缺陷：如图2所示，由于方法二中用到的SOI衬底比方法一中的SOI衬底缺少一层TrapRich Layer (Normally non-doped Poly Film)，会影响RF器件的杂讯消除能力，而如果在HR Wafer上沉积一层Poly film来解决杂讯消除能力，会严重影响SOI衬底与HR Wafer的键合能力。
专利号为CN106601663B的专利文件公开了SOI衬底及其制备方法，该专利文件中通过向第一衬底注入重氢离子，使第一衬底再退火后，重氢离子仍然存在第一衬底中，当SOI衬底在形成栅氧化层或界面时，重氢能够扩散出，与界面处的悬空键结合，形成较为稳定的结构，避免热载流子的穿透，进而提高器件的性能及可靠性。然而该专利文件重的SOI衬底在用于制作RF器件时不能消除射频信号中的杂讯。
专利号为CN11919285A的专利文件公开了一种制造用于射频器件的衬底的工艺，该专利文件中通过将粘合剂层和介电层结合可以省去在粗糙表面上形成足够平滑的SiO2层所需的步骤，并且避免高温沉积的需求（其易于导致衬底明显弯曲），然而该衬底在用于制作RF器件时同样不能消除射频信号中的杂讯。
发明内容
鉴于背景技术的不足，本发明是提供了一种半导体器件及其制造方法，用来解决背景技术中现有制作RF器件的RFSOI衬底存在的不足。
为解决以上技术问题，本发明提供了如下技术方案：一种半导体器件，包括第一衬底和第二衬底，第一衬底用于制作RF器件，第二衬底的上表面设有氧化层，第二衬底在氧化层的下方设有离子层，第一衬底与氧化层键合。
在某种实施方式中，第一衬底包括埋氧层和顶层硅层，埋氧层与顶层硅层一面连接，顶层硅层的另一面与氧化层键合。
在某种实施方式中，第一衬底和第二衬底的材料均为高阻硅，高阻硅的电阻率大于3000Ω·m。
在某种实施方式中，离子层的厚度在100nm以内。
在某种实施方式中，离子层中的离子为C离子或者GE离子。
在某种实施方式中，氧化层的介质为SiO2，氧化层的厚度在10～20nm之间。
一种半导体器件的制造方法，包括以下步骤：
S1：制造第一衬底，具体如下：在一片高阻晶圆上制作埋氧层，在埋氧层的上方制作顶层硅层；
S2：制造第二衬底，具体如下：在另一片高阻晶圆上制作氧化层，在氧化层的下方注入离子形成离子层；
S3：将顶层硅层和氧化层键合；
S4：通过减薄工艺去除与埋氧层连接的高阻晶圆。
在某种实施方式中，S2中注入的离子为C离子或者GE离子，离子层的厚度在100nm以内。
在某种实施方式中，步骤S2中当向氧化层下方注入C离子时，以第一能量将第一浓度的C离子注入到氧化层下方；步骤S2中当向氧化层注入GE离子时，以第二能量将第二浓度的GE离子注入到氧化层下方。
在某种实施方式中，所述第一浓度的范围在1*1015 ～3*1015/cm3之间，所述第一能量的范围在10KeV～50KeV之间，所述第二浓度的范围在1*1014 ～1*1015/cm3之间，所述第二能量的范围在10KeV～20KeV之间。
本发明与现有技术相比所具有的有益效果是：由于SOI衬底中的电子在高频环境中会出现运动产生小电流，本发明通过在第二衬底上在氧化层下方的区域植入C或者GE等非参杂性离子，在第二衬底的表面形成大量的悬空键（Dangling Bond）,当第二衬底与第一衬底键合后，由于悬空键的存在，离子层具有了富陷阱层类似的功能，离子层中的悬空键可以减少第二衬底中的电子在高频环境中的运动，进而避免产生杂讯电流，改善射频杂讯问题。
附图说明
本发明有如下附图：
图1为背景技术中方法一中的RFSOI衬底的结构示意图；
图2为背景技术中方法二的制作流程图；
图3为本发明的半导体器件的结构示意图；
图4为本发明的第一衬底的制备流程图；
图5为本发明的第二衬底的制备流程图；
图6为本发明的第一衬底和第二衬底键合后的结构示意图。
具体实施方式
本申请的说明性实施例包括但不限于半导体器件及其制造方法。
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在......时”或“当......时”或“响应于确定”。
如图3所示，一种半导体器件，包括第一衬底7和第二衬底8，第一衬底7用于制作RF器件，第二衬底8的上表面设有氧化层3，第二衬底8在氧化层3的下方设有离子层4，第一衬底7与氧化层3键合。
本实施例中，第一衬底7包括埋氧层1和顶层硅层2，埋氧层1与顶层硅层2一面连接，顶层硅层2的另一面与氧化层3键合，RF器件可以制作在顶层硅层2上。
本实施例中，第一衬底7和第二衬底8的材料均为高阻硅，高阻硅的电阻率大于3000Ω·m。
本实施例中，离子层4的厚度在100nm以内，可以为90nm、80nm、60nm或者50nm，具体根据实际需求决定。
本实施例中，离子层4中的离子为C离子或者GE离子。通过向氧化层3的下方注入离子，使氧化层3下方形成大量悬空键。
本实施例中，氧化层3的介质为氧化物，氧化层3的厚度在10～20nm之间。在实际使用时氧化层3的介质可以为SiO2，氧化层3的厚度可以为15nm。
如图4-6所示，一种半导体器件的制造方法，包括以下步骤：
S1：制造第一衬底7，具体如下：在一片高阻晶圆6上制作埋氧层1，在埋氧层1的上方制作顶层硅层2，具体参照图4；
S2：制造第二衬底8，具体如下：在另一片高阻晶圆6上制作氧化层3，在氧化层3的下方注入离子形成离子层4，具体参照图5；
S3：将顶层硅层2和氧化层3键合，键合后的结构如图6所示；
S4：通过减薄工艺去除与埋氧层1连接的高阻晶圆6，形成如图3所示的半导体器件。
本实施例中，本发明的制造方法的步骤S1中，埋氧层1铺满高阻晶圆6的上表面。在某种实施方式中，可以根据设计需求在高阻晶圆6上制作一个或者多个分隔开的埋氧层1，埋氧层1可以是长方体形状、正方体形状、梯形形状或者倒梯形形状。在某种实施方式中，当在高阻晶圆上制作多个埋氧层1时，可以一次性地在高阻晶圆6上制作完所有的埋氧层1，或者分批次地制作完所有埋氧层1。
本实施例中，在埋氧层1上制作顶层硅层2时，顶层硅层2铺满埋氧层1。在某种实施方式中，当埋氧层1铺满高阻晶圆6的上表面时，可以根据设计需求在埋氧层1上制作多个顶层硅层2，多个顶层硅层2可以是长方体形状、正方体形状、梯形形状或者倒梯形形状。在某种实施方式中，当在埋氧层1上制作多个顶层硅层2时，可以一次性地制作完所有的顶层硅层2，也可以分批次的制作完所有顶层硅层2。
本实施例中，本发明的制作方法的步骤S2中通过HR热氧化工艺在高阻晶圆6上生长厚度在10～20nm之间的氧化层3，氧化层3铺满高阻晶圆6的顶部。在某种实施方式中，可以通过其它氧化工艺在高阻晶圆6生长氧化层3。在某种实施方式中可以在高阻晶圆6上按照设计需求在高阻晶圆6上生长多个分隔开的氧化层3，分隔开的氧化层3可以是长方体形状、正方体形状、梯形形状或者倒梯形形状。在某种实施方式中，当在高阻晶圆上制作多个氧化层3时，可以同批次制作完所有的氧化层3，也可以分批次地制作完所有氧化层3。
本实施例中，步骤S2中注入的离子为C离子或者GE离子，离子层4的厚度在100nm以内，具体地，离子层4的厚度可以为95nm、85nm或者65nm。另外，步骤S2中可以使用高束流离子注入机向氧化层3注入离子，当向氧化层3下方注入C离子时，以第一能量将第一浓度的C离子注入到氧化层3下方；当向氧化层3下方注入GE离子时，以第二能量将第二浓度的GE离子注入到氧化层3下方。
本实施例中，第一浓度的范围在1*1015 ～3*1015/cm3之间，第一能量的范围在10KeV～50KeV之间，第二浓度的范围在1*1014 ～1*1015/cm3之间，第二能量的范围在10KeV～20KeV之间。需要注意的是第一浓度、第一能量、第二浓度和第二能量的值仅为示例性的，并非限制性的，第一浓度、第一能量、第二浓度和第二能量在实际使用时可以根据需要采用其它值。
同样地，本实施例中，C离子和GE离子仅为示例性的，并非限制性的，在实际使用时可以根据实际需要向氧化层3下方注入其它的非参杂性离子来形成大量的悬空键。
本实施例中，步骤S3可以在键合机台上将顶层硅层2和氧化层3键合。
另外，在本发明的制造方法中，通过先在高阻晶圆6上制作氧化层3，然后在氧化层3下方注入离子，可以更好地控制离子层4的厚度，进而保证本发明方法制作出的半导体器件的性能。
当现有SOI衬底上制作的RF器件应用在高频环境中时，SOI衬底中的电子因为高频信号会产生小电流，小电流会对射频信号的通讯产生干扰。而本发明的半导体器件由于氧化层3下方的离子形成了大量的悬空键（Dangling Bond），通过悬空键可以减少电子在第二衬底8内的流动，进而避免产生杂讯电流，因此离子层4具有了富陷阱层（Tap Rich Layer）的功能，能够吸收射频信号中的杂讯。故当第一衬底7与第二衬底8键合后，本发明的半导体器件通过离子层4可以改善射频信号的通讯问题。
需要说明的是，在本专利的示例和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然通过参照本申请的某些优选实施例，已经对本申请进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。
Claims (10)
1.一种半导体器件，其特征在于：包括第一衬底和第二衬底，所述第一衬底用于制作RF器件，所述第二衬底的上表面设有氧化层，所述第二衬底在所述氧化层的下方设有离子层，所述第一衬底与所述氧化层键合。
2.根据权利要求1所述的一种半导体器件，其特征在于：所述第一衬底包括埋氧层和顶层硅层，所述埋氧层与所述顶层硅层一面连接，所述顶层硅层的另一面与所述氧化层键合。
3.根据权利要求1所述的一种半导体器件，其特征在于：所述第一衬底和第二衬底的材料均为高阻硅，所述高阻硅的电阻率大于3000Ω·m。
4.根据权利要求1所述的一种半导体器件，其特征在于：所述离子层的厚度在100nm以内。
5.根据权利要求1或4所述的一种半导体器件，其特征在于：所述离子层中的离子为C离子或者GE离子。
6.根据权利要求1所述的一种半导体器件，其特征在于：所述氧化层的介质为SiO2，氧化层的厚度在10～20nm之间。
7.一种半导体器件的制造方法，其特征在于，包括以下步骤：
S1：制造第一衬底，具体如下：在一片高阻晶圆上制作埋氧层，在埋氧层的上方制作顶层硅层；
S2：制造第二衬底，具体如下：在另一片高阻晶圆上制作氧化层，在氧化层的下方注入离子形成离子层；
S3：将所述顶层硅层和所述氧化层键合；
S4：通过减薄工艺去除与埋氧层连接的高阻晶圆。
8.根据权利要求7所述的一种半导体器件的制造方法，其特征在于：步骤S2中注入的离子为C离子或者GE离子，所述离子层的厚度在100nm以内。
9.根据权利要求7所述的一种半导体器件的制造方法，其特征在于：步骤S2中当向氧化层下方注入C离子时，以第一能量将第一浓度的C离子注入到氧化层下方；步骤S2中当向氧化层注入GE离子时，以第二能量将第二浓度的GE离子注入到氧化层下方。
10.根据权利要求9所述的一种半导体器件的制造方法，其特征在于：所述第一浓度的范围在1*1015 ～3*1015/cm3之间，所述第一能量的范围在10KeV～50KeV之间，所述第二浓度的范围在1*1014 ～1*1015/cm3之间，所述第二能量的范围在10KeV～20KeV之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210057637.9A CN114078884B (zh) | 2022-01-19 | 2022-01-19 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210057637.9A CN114078884B (zh) | 2022-01-19 | 2022-01-19 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114078884A true CN114078884A (zh) | 2022-02-22 |
| CN114078884B CN114078884B (zh) | 2022-04-22 |
Family
ID=80284595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210057637.9A Active CN114078884B (zh) | 2022-01-19 | 2022-01-19 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114078884B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878644A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US20170062268A1 (en) * | 2015-08-27 | 2017-03-02 | Sumco Corporation | Soi wafer manufacturing process and soi wafer |
| CN113948446A (zh) * | 2021-09-28 | 2022-01-18 | 苏州华太电子技术有限公司 | 半导体工艺以及半导体结构 |
-
2022
- 2022-01-19 CN CN202210057637.9A patent/CN114078884B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878644A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US20170062268A1 (en) * | 2015-08-27 | 2017-03-02 | Sumco Corporation | Soi wafer manufacturing process and soi wafer |
| CN113948446A (zh) * | 2021-09-28 | 2022-01-18 | 苏州华太电子技术有限公司 | 半导体工艺以及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114078884B (zh) | 2022-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8765571B2 (en) | Method of manufacturing a base substrate for a semi-conductor on insulator type substrate | |
| US5953622A (en) | Method for fabricating semiconductor wafers | |
| TWI463599B (zh) | 減少高頻諧波之絕緣層上半導體射頻開關 | |
| TWI574390B (zh) | 包含多階射頻諧波抑制區域之絕緣層上半導體基板及結構 | |
| US6388290B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
| CN103390593B (zh) | 一种半导体衬底及其制造方法 | |
| CN102130152B (zh) | 自对准双极晶体管及其制作方法 | |
| CN101924030B (zh) | 一种改善高阻soi衬底上高介电常数栅介质性能的方法 | |
| CN114078884B (zh) | 一种半导体器件的制造方法 | |
| CN103035654B (zh) | 绝缘体上硅射频器件及其绝缘体上硅衬底 | |
| US20060246691A1 (en) | Signal and/or ground planes with double buried insulator layers and fabrication process | |
| CN113471214B (zh) | 一种多层绝缘体上硅锗衬底结构及其制备方法和用途 | |
| CN108550585A (zh) | Soi晶圆的制备方法 | |
| US11222944B2 (en) | Integrated circuit device and method of manufacturing thereof | |
| CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN103545194B (zh) | 射频功率vdmosfet屏蔽栅结构的制作方法 | |
| CN101859781A (zh) | 抗总剂量辐照的soi器件及其制造方法 | |
| CN109560065A (zh) | 一种带体接触的半导体器件结构和形成方法 | |
| US20240128317A1 (en) | Silicon on insulator device | |
| CN101986433A (zh) | 基于绝缘体上硅的双极结型晶体管及其制造方法 | |
| US11605648B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN103137539B (zh) | 一种绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN103137546B (zh) | 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN113380878A (zh) | 一种射频无源器件及其制造方法 | |
| CN117059562A (zh) | Soi衬底及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220914 Address after: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong Patentee after: Guangdong Dawan District integrated circuit and System Application Research Institute Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province Patentee before: Guangdong Dawan District integrated circuit and System Application Research Institute Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |