CN101859781A - 抗总剂量辐照的soi器件及其制造方法 - Google Patents

抗总剂量辐照的soi器件及其制造方法 Download PDF

Info

Publication number
CN101859781A
CN101859781A CN 201010164464 CN201010164464A CN101859781A CN 101859781 A CN101859781 A CN 101859781A CN 201010164464 CN201010164464 CN 201010164464 CN 201010164464 A CN201010164464 A CN 201010164464A CN 101859781 A CN101859781 A CN 101859781A
Authority
CN
China
Prior art keywords
layer
soi device
total dose
dose radiation
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010164464
Other languages
English (en)
Inventor
刘�文
郝志华
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 201010164464 priority Critical patent/CN101859781A/zh
Publication of CN101859781A publication Critical patent/CN101859781A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种抗总剂量辐照的SOI器件及其制造方法,属于电子技术领域。本发明SOI器件包括衬底层,埋氧层和顶层,所述埋氧层和衬底层之间还包括牺牲层,所述牺牲层在SOI器件经总剂量辐照后产生负电荷。所述牺牲层的材料为氮化硅。所述衬底层的材料为P型硅,所述埋氧层的材料为二氧化硅。本发明的制造方法包括:a)在硅片上形成SiO2埋氧层;b)在SiO2埋氧层上形成氮化硅牺牲层;c)在氮化硅牺牲层上形成P型硅衬底层。本发明可应用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。

Description

抗总剂量辐照的SOI器件及其制造方法
技术领域
本发明涉及集成电路,尤其涉及一种新型的抗总剂量辐照的SOI器件及其制造方法,属于电子技术领域。
背景技术
集成电路技术正越来越广泛的被应用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。而且随着集成电路集成度的不断提高,半导体器件的尺寸日益减小,浅槽隔离技术正以其优良的器件隔离性能成为集成电路中器件之间电学隔离的主流技术。但是由于总剂量辐照粒子对于器件中二氧化硅氧化层的损伤,会在SOI器件的氧化层内产生大量的固定正电荷。在SOI器件中,用二氧化硅材料制作的埋氧层中的这些固定正电荷会引起器件的衬底反型,并带来诸如亚阈值斜率变坏、器件可靠性变差等较坏影响,对CMOS集成电路的可靠性产生较大的负面影响,并且埋氧层中的固定正电荷的存在还会引起衬底的载流子反型,这些反型载流子在源漏偏压的作用下形成较大的源漏导通电流,使得器件在栅压远小于阈值电压即关态的时候仍然存在较大的源漏导通电流,增大了CMOS集成电路的功耗,并引起一系列的可靠性问题。如何提高SOI器件的抗总剂量辐照特性,以改善整个CMOS集成电路的抗辐照特性,成为现阶段亟待解决的一个总剂量辐照可靠性问题。
因此,如果能够在不改变SOI器件埋氧结构优势的前提下提出一种可以大幅度减弱埋氧层中固定正电荷对器件阈值电压的影响的新型器件结构,消除总剂量辐照对SOI器件的不良影响,提高CMOS集成电路的可靠性,将会对整个集成电路的抗辐照加固具有重大的意义。
发明内容
本发明的目的是提供一种可以减少总剂量辐照后阈值漂移的SOI器件,以及该器件的制造方法。
本发明在现有的SOI器件的结构基础上,在通常由二氧化硅材料制作的埋氧层和通常由P型硅材料制作的衬底层之间增加一个牺牲层,该牺牲层由氮化硅等以受主型缺陷为特征并在辐照后能形成负电荷的工艺材料制成。利用辐照后在牺牲层内产生的大量负电荷,牺牲层材料可以对辐照后的埋氧层中存在的固定正电荷产生钳制作用,从而减弱辐照后SOI器件所产生的阈值电压漂移,改善器件的亚阈值斜率,减小关态电流,并最终达到减小CMOS集成电路功耗,提高CMOS集成电路可靠性的目的。
具体来说,本发明提供一种抗总剂量辐照的SOI器件,该SOI器件包括衬底层,埋氧层和顶层,所述埋氧层和衬底层之间还包括牺牲层,所述牺牲层在SOI器件经总剂量辐照后产生负电荷。
所述牺牲层的厚度优选在10nm到20nm的范围内;所述埋氧层的厚度优选在70nm到80nm的范围内;所述牺牲层的材料优选为氮化硅。衬底层的材料优选为常规使用的P型硅,由硅制成的衬底层在本发明中也称为硅膜衬底层。所述埋氧层的材料优选为常规使用的二氧化硅。
本发明的新型抗总剂量辐照SOI工艺结构利用牺牲层材料能在总剂量辐照后感应产生负电荷的特性,将埋氧层材料中因辐照产生的大量固定正电荷的电场限制在这一牺牲层上。牺牲层中产生的大量固定负电荷的存在大大减弱了浅槽隔离结构中埋氧层材料对硅膜衬底层材料的反型作用,并增大了埋氧层中大量固定正电荷与衬底之间的距离。这一结构设计可以起到抑制甚至抵消埋氧层材料内固定正电荷对硅膜衬底中载流子的镜像感生作用,抑制硅膜衬底的载流子反型,使得寄生晶体管的导通载流子大幅度减少甚至降低为零,从而大幅度降低SOI器件的关态泄漏电流,使集成电路的抗辐照性能得到较大幅度的提升。
图1a,b分别显示了常规SOI器件和本发明SOI器件在埋氧层中形成的电荷类型以及硅膜衬底中形成反型载流子浓度对比。可以看到辐照后常规SOI器件的埋氧层中产生了大量的固定正电荷,这些正电荷导致硅膜衬底中产生了很多的负电荷的反型载流子,是形成SOI器件关态泄漏电流的主要原因。而本发明的新型SOI器件则由于牺牲层的存在,大大抑制了埋氧层中固定正电荷的反型作用,将电场钳制在牺牲层中,并且在牺牲层中产生的负电荷也很好的抑制了正电荷的镜像反型作用,在很大程度上遏制了反型载流子的形成,降低了器件关态电流和集成电路的静态功耗。
图2给出了分别采用传统SOI器件和本发明SOI器件的集成电路中的NMOS晶体管器件导通电流比较示意图。从图中可以看出,在栅压小于零的时候采用传统SOI器件的NMOS晶体管就已经存在很大的电流,这种大电流在器件还未进入工作状态的时候就已经存在,给CMOS集成电路造成很大的功率损耗,并在很大程度上降低了CMOS集成电路的应用可靠性。而采用本发明SOI器件的NMOS晶体管在关态时电流非常小,几乎为零,对电路性能的影响可以忽略,大大增强了CMOS集成电路的可靠性,降低了CMOS集成电路的功率损耗。
此外,本发明还提供了SOI器件的制造方法,该方法包括:
a)在硅片上形成SiO2埋氧层,其厚度一般为70-80nm;
b)在SiO2埋氧层上形成氮化硅牺牲层,其厚度一般为10-20nm;
c)在氮化硅牺牲层上形成P型硅衬底层。
除此之外,本发明的抗总剂量辐照工艺结构的另一特点是所采用的氮化硅等以受主型缺陷为特征并在辐照后能形成负电中心的工艺材料具有与传统的CMOS工艺完全兼容的特点,并保留了传统的SOI工艺结构在集成电路隔离方面具有的所有技术优势,制造工艺步骤非常简单。
和现有技术相比,本发明所提出的新型的SOI器件可以大大增强集成电路的抗总剂量辐照性能,对于减少总剂量辐照下集成电路的功耗和增强集成电路的可靠性具有重大意义,在集成电路抗总剂量辐照加固技术应用中,有着明显的优势和广泛的应用前景。
附图说明
图1显示常规SOI器件和本发明SOI器件经总剂量辐照后的对比图,图1a表示常规SOI器件,图1b表示本发明SOI器件;
图2显示常规SOI器件和本发明SOI器件的反型载流子浓度比较示意图;
图3-图7显示实施例的SOI器件制备方法各步骤的示意图。
其中:
1-顶层;2-埋氧层;3-衬底层;4-牺牲层;
11-硅片;21-SiO2层;31-P型硅层;41-氮化硅层。
具体实施方式
下面通过一个具体的制备实施例结合附图对本发明作进一步描述。
本实施例制备根据本发明的SOI器件,制备方法主要包括如下步骤:
1)如图3所示,在硅片11上用热氧化生长方法生长一层二氧化硅层21,即传统意义上的埋氧层,热氧化温度约为1050℃,厚度约为70-80nm;之后用化学机械抛光等方法将二氧化硅层21的表面平坦化,使其表面尽可能有利于接下来的淀积层均匀淀积。
2)如图4所示,在二氧化硅21表面用低压化学气相淀积(LPCVD)方法淀积一层10nm至20nm的氮化硅层41。
3)如图5所示,同样用化学机械抛光方法将其表面磨平。
4)如图6所示,在氮化硅层41上用低压化学气相淀积(LPCVD)方法淀积一层P型硅层31,作为SOI器件的衬底层。
5)如图7所示,再次使用化学机械抛光方法将P型硅层31的表面磨平,以利于后续工艺的进行。
至此,已形成本发明的SOI器件,硅片11构成顶层,SiO2层21构成埋氧层,氮化硅层41构成牺牲层,P型硅层31构成硅膜衬底层。在此基础上,按照标准SOI集成电路的工艺流程可以进一步制备SOI集成电路,如图1b所示。

Claims (10)

1.一种抗总剂量辐照的SOI器件,该SOI器件包括衬底层,埋氧层和顶层,其特征在于,所述埋氧层和衬底层之间还包括牺牲层,所述牺牲层在SOI器件经总剂量辐照后产生负电荷。
2.如权利要求1所述的抗总剂量辐照的SOI器件,其特征在于,所述牺牲层的厚度在10nm到20nm的范围内。
3.如权利要求1所述的抗总剂量辐照的SOI器件,其特征在于,所述埋氧层的厚度在70nm到80nm的范围内。
4.如权利要求1所述的抗总剂量辐照的SOI器件,其特征在于,所述牺牲层的材料为氮化硅。
5.如权利要求1-4任意一项所述的抗总剂量辐照的SOI器件,其特征在于,所述衬底层的材料为P型硅,所述埋氧层的材料为二氧化硅。
6.一种抗总剂量辐照的SOI器件的制造方法,包括下列步骤:
a)在硅片上形成SiO2埋氧层;
b)在SiO2埋氧层上形成氮化硅牺牲层;
c)在氮化硅牺牲层上形成P型硅衬底层。
7.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法,其特征在于,SiO2埋氧层的厚度在70nm到80nm的范围内。
8.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法,其特征在于,氮化硅牺牲层的厚度在10nm到20nm的范围内。
9.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法,其特征在于,步骤a)通过热氧化生长方法生长SiO2埋氧层,热氧化生长温度为1050℃。
10.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法,其特征在于,分别在步骤a)、b)和c)之后对形成的层进行表面处理,所述表面处理包括化学机械抛光处理。
CN 201010164464 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法 Pending CN101859781A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010164464 CN101859781A (zh) 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010164464 CN101859781A (zh) 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法

Publications (1)

Publication Number Publication Date
CN101859781A true CN101859781A (zh) 2010-10-13

Family

ID=42945553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010164464 Pending CN101859781A (zh) 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法

Country Status (1)

Country Link
CN (1) CN101859781A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063729A (zh) * 2019-12-13 2020-04-24 哈尔滨工程大学 一种新型s栅soi抗总剂量辐照器件装置
CN112162446A (zh) * 2020-10-15 2021-01-01 中国科学院上海微系统与信息技术研究所 Mz电光调制器及其制备方法
CN113644115A (zh) * 2021-08-09 2021-11-12 西安电子科技大学 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410938B1 (en) * 2001-04-03 2002-06-25 Advanced Micro Devices, Inc. Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating
CN1385906A (zh) * 2002-05-24 2002-12-18 中国科学院上海微系统与信息技术研究所 一种广义的绝缘体上半导体薄膜材料及制备方法
US20040108537A1 (en) * 2002-12-06 2004-06-10 Sandip Tiwari Scalable nano-transistor and memory using back-side trapping
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
CN1851929A (zh) * 2006-06-01 2006-10-25 电子科技大学 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件
US20070166948A1 (en) * 2006-01-18 2007-07-19 Vo Chanh Q Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same
CN101414611A (zh) * 2007-10-18 2009-04-22 国际商业机器公司 半导体结构及其制造方法
CN101587902A (zh) * 2009-06-23 2009-11-25 吉林大学 一种纳米绝缘体上硅结构材料及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410938B1 (en) * 2001-04-03 2002-06-25 Advanced Micro Devices, Inc. Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating
CN1385906A (zh) * 2002-05-24 2002-12-18 中国科学院上海微系统与信息技术研究所 一种广义的绝缘体上半导体薄膜材料及制备方法
US20040108537A1 (en) * 2002-12-06 2004-06-10 Sandip Tiwari Scalable nano-transistor and memory using back-side trapping
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
US20070166948A1 (en) * 2006-01-18 2007-07-19 Vo Chanh Q Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same
CN1851929A (zh) * 2006-06-01 2006-10-25 电子科技大学 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件
CN101414611A (zh) * 2007-10-18 2009-04-22 国际商业机器公司 半导体结构及其制造方法
CN101587902A (zh) * 2009-06-23 2009-11-25 吉林大学 一种纳米绝缘体上硅结构材料及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《半导体学报》 20050630 张恩霞 《注氮工艺对SOI材料抗辐照性能的影响》 1269-1272 1-10 第26卷, 第6期 2 *
《第八届全国抗辐射电子学与电磁脉冲学术交流会论文集》 20050630 郑中山 《应用埋氧层注氮工艺对SIMOX SOI材料辐射加固的研究》 32-35 1-10 , 2 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063729A (zh) * 2019-12-13 2020-04-24 哈尔滨工程大学 一种新型s栅soi抗总剂量辐照器件装置
CN112162446A (zh) * 2020-10-15 2021-01-01 中国科学院上海微系统与信息技术研究所 Mz电光调制器及其制备方法
CN113644115A (zh) * 2021-08-09 2021-11-12 西安电子科技大学 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法

Similar Documents

Publication Publication Date Title
US5953622A (en) Method for fabricating semiconductor wafers
CN100411180C (zh) 半导体结构及制造半导体结构的方法
TWI499033B (zh) 充電保護裝置
CN110610936B (zh) 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
TWI578495B (zh) 製造半導體裝置之方法和製造晶圓的方法,及其半導體裝置和晶圓
CN101859782B (zh) 抗总剂量辐照的soi器件及其制造方法
CN101859781A (zh) 抗总剂量辐照的soi器件及其制造方法
US8936981B2 (en) Method for fabricating semiconductor device with mini SONOS cell
CN103022139B (zh) 带有绝缘埋层的半导体结构及其制备方法
CN101859783B (zh) 一种抗总剂量辐照的soi器件及其制造方法
US20130134562A1 (en) Semiconductor device and method for fabricating semiconductor buried layer
CN101719497B (zh) 抗nmos器件总剂量辐照的集成电路
CN103066106A (zh) 晶体管隔离结构及其制造方法
CN103594411A (zh) 绝缘体上锗硅的形成方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN101667576A (zh) 一种新型抗nmos器件总剂量辐照的集成电路
CN101667577A (zh) 基于高介电常数材料的抗nmos器件总剂量辐照的集成电路
CN101667578B (zh) 具有nmos器件抗总剂量辐照的新型集成电路
CN101752376A (zh) 一种新型的抗总剂量辐照的集成电路
US20120056273A1 (en) Semiconductor device and method of manufacturing the same
CN101667573A (zh) 抗nmos器件总剂量辐照的集成电路
CN218241854U (zh) 基于背栅控制的增强型器件
CN102738156B (zh) 一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法
CN102623330B (zh) 一种形成前金属介电质层的方法
CN102723339B (zh) SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20101013