CN218241854U - 基于背栅控制的增强型器件 - Google Patents

基于背栅控制的增强型器件 Download PDF

Info

Publication number
CN218241854U
CN218241854U CN202221767736.8U CN202221767736U CN218241854U CN 218241854 U CN218241854 U CN 218241854U CN 202221767736 U CN202221767736 U CN 202221767736U CN 218241854 U CN218241854 U CN 218241854U
Authority
CN
China
Prior art keywords
layer
substrate
back gate
gate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221767736.8U
Other languages
English (en)
Inventor
宁殿华
蒋胜
田伟
熊正兵
黄小蕾
李荷琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yingjiatong Semiconductor Co ltd
Original Assignee
Suzhou Yingjiatong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yingjiatong Semiconductor Co ltd filed Critical Suzhou Yingjiatong Semiconductor Co ltd
Priority to CN202221767736.8U priority Critical patent/CN218241854U/zh
Application granted granted Critical
Publication of CN218241854U publication Critical patent/CN218241854U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型揭示了一种基于背栅控制的增强型器件,所述增强型器件包括:衬底;位于衬底上的异质结,异质结包括沟道层及势垒层,沟道层中形成有二维电子气;位于异质结上的介质层;源极、漏极及栅极,所述源极和漏极位于势垒层及部分沟道层中,栅极位于源极和漏极之间的介质层上;背栅,形成于栅极下方区域的衬底上,所述背栅上施加有负偏压以耗尽栅极区域下方的二维电子气,从而将耗尽型器件转变为增强型器件。本实用新型在常规耗尽型器件的基础上增加背栅结构,通过在背栅上施加负偏压以耗尽栅极区域下方的二维电子气,从而达到载流子沟道常关的效果,将耗尽型器件转变为增强型器件。

Description

基于背栅控制的增强型器件
技术领域
本实用新型属于半导体器件及工艺技术领域,具体涉及一种基于背栅控制的增强型器件。
背景技术
氮化镓(GaN)具有禁带宽度大、击穿电场强度大、载流子饱和迁移率高等优点,被广泛应用于高效率、高功率及高耐压的电力电子产品。铝镓氮/氮化镓 (AlGaN/GaN)界面可自发极化形成高浓度的载流子,沟道调制机制属于耗尽型 (D-mode),相比之下,增强型(E-mode)功率晶体管具有更广泛的应用。
目前,主流的几种制作氮化镓增强型器件的技术包括栅极凹槽、氟离子注入和p型氮化镓栅极等。栅极凹槽技术需要用到刻蚀工艺,而刻蚀工艺带来的损伤会导致栅极漏电增加且阈值电压不均匀;采用氟离子注入技术会有高场和高温应力下阈值电压的稳定性差的问题;p型氮化镓栅极技术需要额外生长一层 p型氮化镓外延,此技术成本较高,p型氮化镓的生长均匀性和镁(Mg)激活是该技术的难点,而且需要刻蚀去除栅极区域以外部分的p型氮化镓,该过程同样会带来刻蚀损伤,导致晶体管界面特性变差,同时,p型氮化镓栅极耐压较低,通常小于+7V,这增加了电路设计的难度。
因此,针对上述技术问题,有必要提供一种基于背栅控制的增强型器件。
实用新型内容
有鉴于此,本实用新型的目的在于提供一种基于背栅控制的增强型器件。
为了实现上述目的,本实用新型一实施例提供的技术方案如下:
一种基于背栅控制的增强型器件,所述增强型器件包括:
衬底;
位于衬底上的异质结,异质结包括沟道层及势垒层,沟道层中形成有二维电子气;
位于异质结上的介质层;
源极、漏极及栅极,所述源极和漏极位于势垒层及部分沟道层中,栅极位于源极和漏极之间的介质层上;
背栅,形成于栅极下方区域的衬底上,所述背栅上施加有负偏压以耗尽栅极区域下方的二维电子气,从而将耗尽型器件转变为增强型器件。
一实施例中,所述栅极下方区域的全部或部分衬底刻蚀形成有背孔,所述背栅形成于背孔内壁上和/或衬底上。
一实施例中,所述衬底厚度为80μm~250μm,背孔深度为10μm~240μm。
一实施例中,所述衬底上还形成有背面金属层,背面金属层与背栅之间通过隔离层进行隔离。
一实施例中,所述背栅、背面金属层及隔离层的厚度为500nm~10000nm;和/或,
所述背栅宽度为2μm~10μm;和/或,
所述隔离层的宽度为1μm~5μm。
一实施例中,所述源极、漏极、栅极、背栅或背面金属层的材质为金属和/ 或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨、钼中的一种或多种的组合,金属化合物包括氮化钛、氮化钽中的一种或多种的组合;和/或,
所述隔离层的材质为无机绝缘介质、有机绝缘介质中的一种或多种的组合,无机绝缘介质包括氮化硅、氧化硅、硼磷硅玻璃中的一种或多种的组合,有机绝缘介质包括聚酰亚胺、苯并环丁烯中的一种或多种的组合。
一实施例中,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述沟道层为氮化镓沟道层,厚度为50nm~2μm;和/或,
所述势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~30nm;和/或,
所述衬底与沟道层之间设有缓冲层,缓冲层氮化物缓冲层;和/或,
所述介质层的材料为氧化铝、氧化镓、氮化硅中的一种或多种的组合。
本实用新型具有以下有益效果:
本实用新型在常规耗尽型器件的基础上增加背栅结构,通过在背栅上施加负偏压以耗尽栅极区域下方的二维电子气,从而达到载流子沟道常关的效果,将耗尽型器件转变为增强型器件,此外,通过控制负偏压的大小和背栅相对于载流子沟道的高度可以调控器件的栅极阈值电压;
本实用新型基于常规耗尽型器件,无需对原位生长的外延层表面进行刻蚀,在降低外延成本的同时避免引入过多的表面缺陷或损伤,有助于提升器件的电学性能和可靠性,栅极阈值电压的可控制性也为器件满足于不同应用场景提供新机遇。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型中增强型器件制备方法的流程示意图;
图2为本实用新型实施例1中增强型器件的结构示意图;
图3~图6为本实用新型实施例1中增强型器件制备方法的工艺流程图;
图7为本实用新型实施例2中增强型器件的结构示意图;
图8~图14为本实用新型实施例2中增强型器件制备方法的工艺流程图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型中的技术方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
本实用新型公开了一种基于背栅控制的增强型器件,包括:
衬底;
位于衬底上的异质结,异质结包括沟道层及势垒层,沟道层中形成有二维电子气;
位于异质结上的介质层;
源极、漏极及栅极,源极和漏极位于势垒层及部分沟道层中,栅极位于源极和漏极之间的介质层上;
背栅,形成于栅极下方区域的衬底上,背栅上施加有负偏压以耗尽栅极区域下方的二维电子气,从而将耗尽型器件转变为增强型器件。
优选地,栅极下方区域的全部或部分衬底刻蚀形成有背孔,背栅形成于背孔内壁上和/或衬底上。
参图1所示,本实用新型还公开了一种基于背栅控制的增强型器件的制备方法,包括:
S1、提供一耗尽型器件,耗尽型器件包括衬底、位于衬底上的异质结、位于异质结上的介质层、位于势垒层及部分沟道层中的源极和漏极、及位于源极和漏极之间的介质层上的栅极;
S2、将耗尽型器件的正面粘合于载片上;
S3、在耗尽型器件栅极下方区域的衬底背面上形成背栅;
S4、去除耗尽型器件正面粘合的载片;
S5、于背栅上施加负偏压以耗尽栅极区域下方的二维电子气,将耗尽型器件转变为增强型器件。
优选地,步骤S3还包括:
刻蚀栅极下方区域的全部或部分衬底形成背孔;
在背孔内壁上和/或衬底上形成背栅。
以下结合具体实施例对本实用新型作进一步说明。
实施例1:
参图2所示,本实施例中基于背栅控制的增强型器件,包括:
衬底10;
位于衬底上的缓冲层20;
位于衬底上的异质结,异质结包括沟道层30及势垒层40,沟道层中形成有二维电子气(2DEG);
位于异质结上的介质层50;
源极62、漏极63及栅极61,源极和漏极位于势垒层及部分沟道层中,栅极位于源极和漏极之间的介质层上;
背栅71,形成于栅极下方区域的衬底10上,背栅上施加有负偏压以耗尽栅极区域下方的二维电子气,从而将耗尽型器件转变为增强型器件。
优选地,本实施例中的衬底10上还形成有背面金属层72,背面金属层72 与背栅71之间通过隔离层73进行隔离。
以下结合附图对本实施例中增强型器件的制备方法进行详细说明。
参图3所示,如图1所示,氮化镓耗尽型器件正面朝下,通过高温石蜡80 与载片90粘合。氮化镓外延结构主要包括衬底10、缓冲层20、沟道层30、势垒层40和介质层50,本实用新型同样适用于其它一些包含氮化铝隔离层(AlN spacer)或者氮化镓帽层(GaN cap)等外延层的外延材料。
本实施例中的衬底为硅衬底、蓝宝石衬底、碳化硅衬底等中的任意一种;缓冲层主要为氮化物缓冲层,包括氮化镓、氮化铝、铝镓氮等;沟道层为氮化镓沟道层,厚度为50nm~2μm;势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~30nm。
为简化示意图,氮化镓耗尽型器件设有基本的源极62、漏极63和栅极61,源极和漏极直接与异质结接触,栅极置于介质层50上,介质层50可以为氧化铝、氧化镓、氮化硅等。实际生产中,器件还有可能设置多层钝化层或场板等。
载片90的材质可以为硅、氧化铝、氮化铝、碳化硅、玻璃等。粘片的目的是为了在后续背面工艺过程中保护正面图形并防止外延片碎裂。粘片完对衬底进行减薄,减薄通过研磨和抛光实现,减薄后衬底的厚度可以为80μm~250μm。
参图4所示,制作背面金属层72及背栅71,材质可以为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨、钼等中的一种或多种的组合,金属化合物包括氮化钛、氮化钽等中的一种或多种的组合。背面金属层72 及背栅71可以为一种材质或由多种材质组合而成。
背面金属层72和背栅71需要相互独立放置,避免接触,背面金属层72的目的是增加器件与封装基板的粘合能力及增加器件散热,背栅72是为了在施加负偏压的条件下耗尽栅极区域下方的二维电子气。
背面金属层72和背栅71的制作方法可以为蒸发、溅射或电镀,具体地,可以先放置掩膜,再制备金属层,采用剥离的方式去除掩膜及多余金属,也可以先制备金属层,后放置掩膜,通过干法刻蚀或湿法腐蚀的方式去除多余的金属。背面金属层及背栅厚度可以为500nm~10000nm,背栅位于正面栅极的正下方,宽度可以为2μm~10μm,背栅与背面金属层之间的间距可以为1μm~5μm。
为了防止背栅和背面金属层之间发生空气击穿,可以在二者间隔处制备隔离层73,如图5所示。隔离层的宽度为1μm~5μm,隔离层的材质可以为氮化硅、氧化硅、硼磷硅玻璃等无机绝缘介质,或聚酰亚胺(PI)或苯并环丁烯(BCB)等有机绝缘介质,或者不同绝缘介质组成的复合介质。制作时可以先制作厚度大于背面金属厚度的绝缘介质,再通过化学机械抛光(CMP)或干法刻蚀或湿法腐蚀的方式去除金属上方的多余绝缘介质层。
最后去除高温石蜡80及载片90,最终器件结构如图6所示。
在背栅上施加负偏压并调整偏压大小可以控制器件栅极阈值电压。表1为实际器件测试数据,在不给背栅施加偏压的情况下,栅极阈值电压为-1V,背栅偏压施加到-200V时,栅极阈值电压变为0V,当背栅偏压施加到-400V时,栅极阈值电压转正,为+1.5V,器件由耗尽型转变为增强型。继续增加施加负偏压的大小,栅极阈值电压可随之继续增加。
表1背栅偏压与栅极阈值电压测试表
背栅偏压(V) 栅极阈值电压(V)
0 -1
-200 0
-350 0.8
-400 1.5
实施例2:
从安全操作考虑,过高的偏压显然不利。若缩短背栅与二维电子气之间的距离,背栅与二维电子气间等效电容将会增加,所需要施加在背栅上的偏压势必也相对减小。
参图7所示,本实施例中基于背栅控制的增强型器件,包括:
衬底10,栅极下方区域的全部或部分衬底刻蚀形成有背孔11;
位于衬底上的缓冲层20;
位于衬底上的异质结,异质结包括沟道层30及势垒层40,沟道层中形成有二维电子气(2DEG);
位于异质结上的介质层50;
源极62、漏极63及栅极61,源极和漏极位于势垒层及部分沟道层中,栅极位于源极和漏极之间的介质层上;
背栅71,形成于栅极下方区域的背孔11内壁上和衬底10上,背栅上施加有负偏压以耗尽栅极区域下方的二维电子气,从而将耗尽型器件转变为增强型器件。
优选地,本实施例中的衬底10上还形成有背面金属层72,背面金属层72 与背栅71之间通过隔离层73进行隔离。
以下结合附图对本实施例中增强型器件的制备方法进行详细说明。
参图8所示,氮化镓耗尽型器件正面朝下,通过高温石蜡80与载片90粘合。氮化镓耗尽型器件与实施例1中相同,此处不再进行赘述。
在衬底10上制作掩膜91,掩膜91在背栅位置留有开孔。掩膜优选为金、铬、镍等硬掩膜。硬掩模的制作方法可以为蒸发、溅射或电镀,具体地,可以先制备光刻胶掩膜,再制备金属硬掩模,采用剥离的方式去除掩膜及多余金属,也可以先制备金属硬掩模,后制备光刻胶掩膜,通过干法刻蚀或湿法腐蚀的方式去除多余的金属。
参图9所示,在背栅位置制作背孔11。背孔11深度可以为10μm~240μm,可以对衬底进行部分去除,或对衬底完全去除,或去除背栅处衬底后继续去除部分缓冲层,本实施例中以去除全部衬底为例进行说明。
若衬底材质为硅,可采用深硅刻蚀工艺进行刻蚀,也可用氢氟酸+硝酸+醋酸溶液对硅进行各向同性腐蚀;若衬底材质为蓝宝石,可采用氯气和三氯化硼混合气体刻蚀,也可以用氢氟酸或氟化铵与氢氟酸缓冲液进行湿法腐蚀;若衬底材料为碳化硅,可以用六氟化硫与氧气进行刻蚀。
参图10所示,背孔11制作完成后去除掩膜91。
参图11所示,先制备隔离层73。隔离层73的材质可以为氮化硅、氧化硅、硼磷硅玻璃等无机绝缘介质,或聚酰亚胺(PI)或苯并环丁烯(BCB)等有机绝缘介质,或者不同绝缘介质组成的复合介质。制备时,先全区域放置隔离介质,然后在隔离区域上方放置光刻胶,利用干法刻蚀或湿法腐蚀去除隔离区以外隔离介质,并保留隔离层上光刻胶。隔离层的高度可以为500nm~10000nm,宽度可以为1μm~5μm。
参图12所示,制备背面金属种子层70,金属种子层70材质可以金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨、钼等中的一种或多种的组合,金属化合物包括氮化钛、氮化钽等中的一种或多种的组合。金属种子层70的制备方法优选的为蒸发,利用剥离工艺可以去除隔离层73上方的光刻胶和金属种子层。
参图13所示,基于金属种子层70制作背面金属层72及背栅71。材质优选的为金,制备方式采用电镀工艺。
最后去除高温石蜡80及载片90,最终器件结构如图14所示。
表2背栅偏压与栅极阈值电压测试表
Figure DEST_PATH_GDA0003950855010000091
Figure DEST_PATH_GDA0003950855010000101
在背栅上施加负偏压并调整偏压大小可以控制器件栅极阈值电压。表1为实际器件测试数据,在不给背栅施加偏压的情况下,栅极阈值电压为-1V,背栅偏压施加到-3.5V时,栅极阈值电压变为0V,当背栅偏压施加到-10V时,栅极阈值电压转正,为+1.2V,器件由耗尽型转变为增强型。继续增加施加负偏压的大小,栅极阈值电压可随之继续增加。
由以上技术方案可以看出,本实用新型具有以下优点:
本实用新型在常规耗尽型器件的基础上增加背栅结构,通过在背栅上施加负偏压以耗尽栅极区域下方的二维电子气,从而达到载流子沟道常关的效果,将耗尽型器件转变为增强型器件,此外,通过控制负偏压的大小和背栅相对于载流子沟道的高度可以调控器件的栅极阈值电压;
本实用新型基于常规耗尽型器件,无需对原位生长的外延层表面进行刻蚀,在降低外延成本的同时避免引入过多的表面缺陷或损伤,有助于提升器件的电学性能和可靠性,栅极阈值电压的可控制性也为器件满足于不同应用场景提供新机遇。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种基于背栅控制的增强型器件,其特征在于,所述增强型器件包括:
衬底;
位于衬底上的异质结,异质结包括沟道层及势垒层,沟道层中形成有二维电子气;
位于异质结上的介质层;
源极、漏极及栅极,所述源极和漏极位于势垒层及部分沟道层中,栅极位于源极和漏极之间的介质层上;
背栅,形成于栅极下方区域的衬底上,所述背栅上施加有负偏压以耗尽栅极区域下方的二维电子气,从而将耗尽型器件转变为增强型器件。
2.根据权利要求1所述的基于背栅控制的增强型器件,其特征在于,所述栅极下方区域的全部或部分衬底刻蚀形成有背孔,所述背栅形成于背孔内壁上和/或衬底上。
3.根据权利要求2所述的基于背栅控制的增强型器件,其特征在于,所述衬底厚度为80μm~250μm,背孔深度为10μm~240μm。
4.根据权利要求1或2所述的基于背栅控制的增强型器件,其特征在于,所述衬底上还形成有背面金属层,背面金属层与背栅之间通过隔离层进行隔离。
5.根据权利要求4所述的基于背栅控制的增强型器件,其特征在于,所述背栅、背面金属层及隔离层的厚度为500nm~10000nm;和/或,
所述背栅宽度为2μm~10μm;和/或,
所述隔离层的宽度为1μm~5μm。
6.根据权利要求1或2所述的基于背栅控制的增强型器件,其特征在于,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述沟道层为氮化镓沟道层,厚度为50nm~2μm;和/或,
所述势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~30nm;和/或,
所述衬底与沟道层之间设有缓冲层,所述缓冲层为氮化物缓冲层。
CN202221767736.8U 2022-07-08 2022-07-08 基于背栅控制的增强型器件 Active CN218241854U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221767736.8U CN218241854U (zh) 2022-07-08 2022-07-08 基于背栅控制的增强型器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221767736.8U CN218241854U (zh) 2022-07-08 2022-07-08 基于背栅控制的增强型器件

Publications (1)

Publication Number Publication Date
CN218241854U true CN218241854U (zh) 2023-01-06

Family

ID=84676682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221767736.8U Active CN218241854U (zh) 2022-07-08 2022-07-08 基于背栅控制的增强型器件

Country Status (1)

Country Link
CN (1) CN218241854U (zh)

Similar Documents

Publication Publication Date Title
US9685513B2 (en) Semiconductor structure or device integrated with diamond
WO2019136864A1 (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
US11538930B2 (en) Bidirectional blocking monolithic heterogeneous integrated cascode-structure field effect transistor, and manufacturing method thereof
US20130341711A1 (en) Semiconductor device
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
US9773884B2 (en) III-nitride transistor with engineered substrate
CN108780811A (zh) 层结构竖直场效应晶体管及其制造方法
CN108493234A (zh) 一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法
KR20200092381A (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법
CN112614835B (zh) 一种增强型与耗尽型hemt集成器件及制备方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN208028062U (zh) 一种增强型和耗尽型GaN HEMT集成结构
CN111863807B (zh) 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法
CN113594036A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN105448974B (zh) 一种GaN基薄膜晶体管结构及其制备方法
CN117276335B (zh) 一种具有解耦合反向导通能力的增强型GaN HEMT及其制作方法
CN218241854U (zh) 基于背栅控制的增强型器件
CN113628963B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN217881518U (zh) 一种新型碳化硅平面式功率mosfet器件
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN115036369A (zh) 基于背栅控制的增强型器件及其制备方法
CN212725306U (zh) 基于栅极保护的半导体电路及半导体器件
CN114937697A (zh) 一种氮化物晶体管增强型器件的结构及其制作方法
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant