CN108493234A - 一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法 - Google Patents
一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN108493234A CN108493234A CN201810443071.7A CN201810443071A CN108493234A CN 108493234 A CN108493234 A CN 108493234A CN 201810443071 A CN201810443071 A CN 201810443071A CN 108493234 A CN108493234 A CN 108493234A
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- gallium oxide
- effect transistor
- withstand voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 41
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000203 mixture Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 142
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 9
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 229910001020 Au alloy Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002353 field-effect transistor method Methods 0.000 description 2
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法，属于半导体器件技术领域。本发明所述晶体管，包括由下至上层叠的漏电极、n+‑Ga2O3衬底以及n‑‑Ga2O3耐压层，n‑‑Ga2O3耐压层上表面设置条状延伸的n‑‑Ga2O3沟道层，在所述n‑‑Ga2O3沟道层上表面向上依次设有n+‑Ga2O3接触层和源电极；在所述n‑‑Ga2O3沟道层和n+‑Ga2O3接触层侧面和n‑‑Ga2O3耐压层上表面设有栅介质层，栅介质层在n‑‑Ga2O3沟道层和n‑‑Ga2O3耐压层连接处相对应的另一表面设有栅电极；所述的n‑‑Ga2O3沟道层和n+‑Ga2O3接触层组成三维鳍片状结构，所述的三维鳍片状结构在n‑‑Ga2O3耐压层上表面平行设置两组或以上。本发明所述的氧化镓基垂直场效应晶体管通过三维鳍片状结构沟道实现对电流的控制，性能可靠，制备工艺简单。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法。
背景技术
氧化镓(Ga2O3)半导体具有高达4.8eV的超宽禁带和8MV/cm的超大击穿场强，是制备超大功率电力电子器件的理想材料。此外，高质量的氧化镓单晶衬底可通过熔融生长法制得，可保证低制备成本低。现有的Ga2O3基场效应晶体管器件多采用横向结构(参见文献N.Moser et al.,Ge-Doped β-Ga2O3 MOSFETs,IEEE Electron Device Letters,vol.38,no.6,pp.775-778,2017)，主要依靠器件栅极与源极之间的有源区承受电压，通过增加栅源距离提高耐压将导致大幅度增加芯片面积，且横向结构器件性能易受材料表面态的影响，并不能充分发挥Ga2O3材料高击穿的优势。而目前Ga2O3材料的p型掺杂尚无可靠方法实现，所以无法采用传统的结型结构制得垂直场效应晶体管。因此，如何实现垂直Ga2O3基场效应晶体管成为当前业界亟待解决的重点难题之一v
发明内容
为了解决上述现有技术存在的问题，本发明目的在于提供一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法。
本发明的前一技术方案如下：
一种鳍式沟道的氧化镓基垂直场效应晶体管，包括：由下至上层叠的漏电极、n+-Ga2O3衬底以及n--Ga2O3耐压层，所述的n--Ga2O3耐压层上表面设置条状延伸的n--Ga2O3沟道层，在所述n--Ga2O3沟道层上表面向上依次设有n+-Ga2O3接触层和源电极；在所述n--Ga2O3沟道层和n+-Ga2O3接触层侧面和n--Ga2O3耐压层上表面设有用于绝缘的栅介质层，所述栅介质层在n--Ga2O3沟道层和n--Ga2O3耐压层连接处相对应的另一表面设有栅电极；所述的n--Ga2O3沟道层和n+-Ga2O3接触层组成三维鳍片状结构，所述的三维鳍片状结构在n--Ga2O3耐压层上表面平行设置两组或以上。
优选地，所述三维鳍片状结构的宽度为x，则x的范围为10nm≤x≤1μm。
优选地，所述n--Ga2O3耐压层的掺杂浓度为5×1014cm-3至1×1018cm-3，厚度为2μm至5mm。
优选地，所述n--Ga2O3沟道层的掺杂浓度为5×1014cm-3至1×1018cm-3，厚度为300nm至5μm。
优选地，所述n+-Ga2O3衬底和n+-Ga2O3接触层的掺杂浓度为5×1017cm-3至1×1020cm-3。
优选地，所述漏电极与n+-Ga2O3衬底表面为欧姆接触；所述源电极与n+-Ga2O3接触层表面为欧姆接触。
优选地，所述栅电极通过所述栅介质层与所述三维鳍片状结构绝缘，所述栅电极设置在三维鳍片状结构左右两侧。
本发明的后一技术方案如下：
一种鳍式沟道的氧化镓基垂直场效应晶体管的制备方法，包括以下步骤：
(1)制备圆晶片:通过在所述n+-Ga2O3衬底上依次生长n--Ga2O3耐压层、n--Ga2O3沟道层、n+-Ga2O3接触层制得圆晶片；
(2)形成条状的n--Ga2O3沟道层和n+-Ga2O3接触层：以一定间隔平行地刻蚀所述n--Ga2O3沟道层和n+-Ga2O3接触层直至露出n--Ga2O3耐压层，形成条状延伸的n--Ga2O3沟道层和n+-Ga2O3接触层；
(3)制备栅介质层：在所述条状延伸的n--Ga2O3沟道层和n+-Ga2O3接触层侧面沉积单层或多层绝缘介质材料，制得栅介质层；
(4)制备栅电极：在所述栅介质层上磁控溅射沉积金属，刻蚀去除位于所述n+-Ga2O3接触层顶部的金属，保留位于所述n--Ga2O3沟道层、n+-Ga2O3接触层侧面的金属，制得栅电极；
(5)制备源电极：刻蚀去除位于n+-Ga2O3接触层顶部的绝缘介质层，暴露所述n+-Ga2O3接触层，采用磁控溅射或电子束蒸发的方法在所述n+-Ga2O3接触层上沉积金属，与所述n+-Ga2O3接触层表面形成欧姆接触，制得源电极；
(6)制备漏电极：刻蚀或研磨减薄所述n+-Ga2O3衬底，采用磁控溅射或电子束蒸发的方法在所述n+-Ga2O3衬底下表面沉积金属，与所述n+-Ga2O3衬底表面形成欧姆接触，制得漏电极。
本发明所述的一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法，其优点在于，通过采用鳍式沟道结构实现Ga2O3基垂直场效应晶体管，改良了传统横向结构器件性能易受材料表面态的影响的缺点，可充分发挥Ga2O3材料高击穿的优势。针对目前Ga2O3材料的p型掺杂尚无可靠方法实现，无法采用传统的结型结构制得垂直场效应晶体管的难题，本发明通过巧妙的构思设置了三维鳍片状沟道结构来实现Ga2O3基垂直场效应晶体管，规避了Ga2O3材料的p型掺杂难题。器件性能可靠，制备工艺简单。
附图说明
图1是本发明所述一种鳍式沟道的氧化镓基垂直场效应晶体管的结构示意图；
图2是制备本发明所述氧化镓基垂直场效应晶体管的流程示意图一；
图3是制备本发明所述氧化镓基垂直场效应晶体管的流程示意图二；
图4是制备本发明所述氧化镓基垂直场效应晶体管的流程示意图三；
图5是制备本发明所述氧化镓基垂直场效应晶体管的流程示意图四；
图6是制备本发明所述氧化镓基垂直场效应晶体管的流程示意图五；
图7是制备本发明所述氧化镓基垂直场效应晶体管的流程示意图六。
图中附图标记说明：
101、漏电极；102、n+-Ga2O3衬底；103、n--Ga2O3耐压层；104、n--Ga2O3沟道层；105、n+-Ga2O3接触层；106、栅介质层；107、栅电极；108、源电极。
具体实施方式
如图1所示，本发明所述的一种鳍式沟道的氧化镓基垂直场效应晶体管。包括由下而上逐层布置的漏电极101、n+-Ga2O3衬底102、n--Ga2O3耐压层103、n--Ga2O3沟道层104、n+-Ga2O3接触层105、源电极108；n+-Ga2O3接触层105和n--Ga2O3沟道层104层呈条状且以一定间隔平行排列在n--Ga2O3耐压层103上。在所述条状n+-Ga2O3接触层105和n--Ga2O3沟道层104层侧面布置有栅电极107。栅电极107用于调控鳍式通道中的电子浓度以控制晶体管的导通和关断。当栅电极107施加0V电压时，利用栅电极107金属的功函数实现鳍式通道中电子的耗尽，使得源电极108与漏电极101之间无法形成电流，进而关断晶体管；当开始增大栅电极107的电压时，电子在鳍式通道中逐渐积累，源电极108与漏电极101之间形成了通过鳍式通道的电流，进而使晶体管导通，且保证晶体管具有较小的导通电阻。以一定间隔平行排列的三维鳍片状结构包括n--Ga2O3沟道层104和n+-Ga2O3接触层105。三维鳍片状结构,规避了目前Ga2O3材料的p型掺杂尚无可靠方法实现的难题，巧妙的实现了氧化镓基垂直场效应晶体管。而氧化镓基垂直场效应晶体管改良了传统横向结构器件性能易受材料表面态的影响的缺点，可充分发挥Ga2O3材料高击穿的优势。
三维鳍片状结构的宽度范围为10nm≤x≤1μm。
n--Ga2O3耐压层103的掺杂浓度为5×1014cm-3至1×1018cm-3，厚度为2μm至5mm。本发明所述一种鳍式沟道的氧化镓基垂直场效应晶体管的耐压特性由n--Ga2O3耐压层103的浓度和厚度决定，可通过适当降低n--Ga2O3耐压层103的掺杂浓度或增加n--Ga2O3耐压层103厚度来实现耐压特性。
n--Ga2O3沟道层104的掺杂浓度为5×1014cm-3至1×1018cm-3，厚度为300nm至5μm。
n+-Ga2O3衬底102和n+-Ga2O3接触层105的掺杂浓度为5×1017cm-3至1×1020cm-3。
漏电极101与n+-Ga2O3衬底102表面为欧姆接触，在氧化镓基垂直场效应晶体管导通时作为电流输出端口；所述源电极108与n+-Ga2O3接触层105表面为欧姆接触，在氧化镓基垂直场效应晶体管导通时作为电流的输入端口。
栅电极107与所述三维鳍片状结构之间设置有用于使栅电极107与三维鳍片状结构之间绝缘的栅介质层106。栅介质层106同时也设置在栅电极107与n--Ga2O3耐压层103之间用于绝缘栅电极107和n--Ga2O3耐压层103。所述栅电极107与栅介质层106和n--Ga2O3沟道层104、n+-Ga2O3接触层105构成金属-绝缘体-半导体结构。所述的栅介质层106可以采用Al2O3或其他绝缘体材料单层或组合的多层结构。
一种制备所述一种鳍式沟道的氧化镓基垂直场效应晶体管的制备方法，包括以下步骤：
如图2所示，在n+-Ga2O3衬底102上依次生长n--Ga2O3耐压层103、n--Ga2O3沟道层104、n+-Ga2O3接触层105制得圆晶片；
如图3所示，以一定间隔平行地刻蚀所述n--Ga2O3沟道层104和n+-Ga2O3接触层105形成条状的n--Ga2O3沟道层104和n+-Ga2O3接触层105；
如图4所示，采用原子层沉积或化学气相沉积的方法在条状的n--Ga2O3沟道层104和n+-Ga2O3接触层105侧面沉积单层或多层绝缘介质材料，制得栅介质层106；
如图5所示，在栅介质层106上磁控溅射沉积金属，刻蚀去除位于三维鳍片状结构顶部的金属，保留位于n--Ga2O3沟道层104和n+-Ga2O3接触层105侧面的金属，制得栅电极107；栅电极107可以选用Ni/Au合金或Pt/Au合金；
如图6所示，刻蚀去除位于所述三维鳍片状结构顶部的绝缘介质层，暴露n+-Ga2O3接触层105，采用磁控溅射或电子束蒸发的方法在n+-Ga2O3接触层105上沉积金属，与n+-Ga2O3接触层105表面形成欧姆接触，制得源电极108；所述源电极108可以选用Ti/Au合金或Ti/Al/Ni/Au合金；
如图7所示，刻蚀或研磨减薄所述n+-Ga2O3衬底102，采用磁控溅射或电子束蒸发的方法在n+-Ga2O3衬底102下表面沉积金属，与n+-Ga2O3衬底102表面形成欧姆接触，制得漏电极101。减薄n+-Ga2O3衬底102的厚度可以减小晶体管的串联电阻，进而减小晶体管的导通电阻，有利于提高晶体管的效率。漏电极101可以选用Ti/Au合金或Ti/Al/Ni/Au合金。
本实施例提出的一种鳍式沟道的氧化镓基垂直场效应晶体管在工作时，栅电极107施加电压，使得鳍式通道中的电子浓度增加，源电极108与漏电极101之间形成电流，晶体管导通。电流由源电极输入，依次通过n+-Ga2O3接触层105、n--Ga2O3沟道层104、n--Ga2O3耐压层103、n+-Ga2O3衬底102，从漏电极101输出。栅电极107实现了对晶体管导通和关断的调控。n+-Ga2O3接触层105和n--Ga2O3沟道层104构成的以一定间隔平行排列的三维鳍片状结构实现了氧化镓基垂直场效应晶体管。本发明所述的一种鳍式沟道的氧化镓基垂直场效应晶体管通过形成三维鳍片状结构,规避了目前Ga2O3材料的p型掺杂尚无可靠方法实现的难题，巧妙的实现了氧化镓基垂直场效应晶体管。而氧化镓基垂直场效应晶体管改良了传统横向结构器件性能易受材料表面态的影响的缺点，可充分发挥Ga2O3材料高击穿的优势。本发明所述的一种制备所述一种鳍式沟道的氧化镓基垂直场效应晶体管的方法，制备工艺简单，制备的器件性能稳定可靠，适用于大功率电力电子领域的应用。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。
Claims (8)
1.一种鳍式沟道的氧化镓基垂直场效应晶体管，其特征在于，包括：由下至上层叠的漏电极(101)、n+-Ga2O3衬底(102)以及n--Ga2O3耐压层(103)，所述的n--Ga2O3耐压层(103)上表面设置条状延伸的n--Ga2O3沟道层(104)，在所述n--Ga2O3沟道层(104)上表面向上依次设有n+-Ga2O3接触层(105)和源电极(108)；在所述n--Ga2O3沟道层(104)、n+-Ga2O3接触层(105)侧面和n--Ga2O3耐压层(103)上表面设有用于绝缘的栅介质层(106)，所述栅介质层(106)在n--Ga2O3沟道层(104)和n--Ga2O3耐压层(103)连接处相对应的另一表面设有栅电极(107)；所述的n--Ga2O3沟道层(104)和n+-Ga2O3接触层(105)组成三维鳍片状结构，所述的三维鳍片状结构在n--Ga2O3耐压层(103)上表面平行设置两组或以上。
2.根据权利要求1所述一种鳍式沟道的氧化镓基垂直场效应晶体管，其特征在于，所述三维鳍片状结构的宽度为x，则x的范围为10nm≤x≤1μm。
3.根据权利要求1所述一种鳍式沟道的氧化镓基垂直场效应晶体管，其特征在于，所述n--Ga2O3耐压层(103)的掺杂浓度为5×1014cm-3至1×1018cm-3，厚度为2μm至5mm。
4.根据权利要求1所述一种鳍式沟道的氧化镓基垂直场效应晶体管，其特征在于，所述n--Ga2O3沟道层(104)的掺杂浓度为5×1014cm-3至1×1018cm-3，厚度为300nm至5μm。
5.根据权利要求1所述一种鳍式沟道的氧化镓基垂直场效应晶体管，其特征在于，所述n+-Ga2O3衬底(102)和n+-Ga2O3接触层(105)的掺杂浓度为5×1017cm-3至1×1020cm-3。
6.根据权利要求1所述一种鳍式沟道的氧化镓基垂直场效应晶体管，其特征在于，所述漏电极(101)与n+-Ga2O3衬底(102)表面为欧姆接触；所述源电极(108)与n+-Ga2O3接触层(105)表面为欧姆接触。
7.根据权利要求1所述一种鳍式沟道的氧化镓基垂直场效应晶体管，其特征在于，所述栅电极(107)通过所述栅介质层(106)与所述三维鳍片状结构绝缘，所述栅电极(107)设置在三维鳍片状结构左右两侧。
8.一种制备权利要求1-7任一所述一种鳍式沟道的氧化镓基垂直场效应晶体管的制备方法，其特征在于，包括以下步骤：
(1)制备圆晶片：在所述n+-Ga2O3衬底(102)上依次生长n--Ga2O3耐压层(103)、n--Ga2O3沟道层(104)、n+-Ga2O3接触层(105)制得圆晶片；
(2)形成条状的n--Ga2O3沟道层(104)和n+-Ga2O3接触层(105)：以一定间隔平行地刻蚀所述n--Ga2O3沟道层(104)和n+-Ga2O3接触层(105)直至露出n--Ga2O3耐压层(103)，形成两条或以上的条状延伸的n--Ga2O3沟道层(104)和n+-Ga2O3接触层(105)；
(3)制备栅介质层(106)：在所述条状延伸的n--Ga2O3沟道层(104)和n+-Ga2O3接触层(105)侧面沉积单层或多层绝缘介质材料，制得栅介质层(106)；
(4)制备栅电极(107)：在所述栅介质层(106)上磁控溅射沉积金属，刻蚀去除位于所述n+-Ga2O3接触层(105)顶部的金属，保留位于所述n--Ga2O3沟道层(104)和n+-Ga2O3接触层(105)侧面的金属，制得栅电极(107)；
(5)制备源电极(108)：刻蚀去除位于所述n+-Ga2O3接触层(105)顶部的绝缘介质层，暴露所述n+-Ga2O3接触层(105)，采用磁控溅射或电子束蒸发的方法在所述n+-Ga2O3接触层(105)上沉积金属，与所述n+-Ga2O3接触层(105)表面形成欧姆接触，制得源电极(108)；
(6)制备漏电极(101)：刻蚀或研磨减薄所述n+-Ga2O3衬底(102)，采用磁控溅射或电子束蒸发的方法在所述n+-Ga2O3衬底(102)下表面沉积金属，与所述n+-Ga2O3衬底(102)表面形成欧姆接触，制得漏电极(101)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810443071.7A CN108493234A (zh) | 2018-05-10 | 2018-05-10 | 一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810443071.7A CN108493234A (zh) | 2018-05-10 | 2018-05-10 | 一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108493234A true CN108493234A (zh) | 2018-09-04 |
Family
ID=63352794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810443071.7A Pending CN108493234A (zh) | 2018-05-10 | 2018-05-10 | 一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108493234A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148625A (zh) * | 2019-05-20 | 2019-08-20 | 中山大学 | 一种氧化镓垂直结型场效应晶体管及其制备方法 |
| CN110571274A (zh) * | 2019-07-31 | 2019-12-13 | 中国科学技术大学 | 氧化镓晶体管及其制备方法 |
| CN111785776A (zh) * | 2020-07-16 | 2020-10-16 | 西安电子科技大学 | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 |
| CN113299756A (zh) * | 2021-05-14 | 2021-08-24 | 中国科学技术大学 | 带高阻层的mosfet及其制备方法、功率晶体管模块 |
| CN113517344A (zh) * | 2021-04-16 | 2021-10-19 | 芯盟科技有限公司 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
| CN113517345A (zh) * | 2021-04-16 | 2021-10-19 | 芯盟科技有限公司 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
| CN113594252A (zh) * | 2021-07-28 | 2021-11-02 | 中山大学 | 一种超结结构的氧化镓功率晶体管及其制备方法 |
| CN115117154A (zh) * | 2022-06-22 | 2022-09-27 | 东南大学 | 一种具有高续流能力的鳍式氮化镓器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130043468A1 (en) * | 2011-08-17 | 2013-02-21 | Ramgoss, Inc. | Vertical field effect transistor on oxide semiconductor substrate |
| CN104425269A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20150325659A1 (en) * | 2014-05-08 | 2015-11-12 | Flosfia Inc. | Crystalline multilayer structure and semiconductor device |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
| CN105914232A (zh) * | 2016-05-06 | 2016-08-31 | 西安电子科技大学 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
-
2018
- 2018-05-10 CN CN201810443071.7A patent/CN108493234A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130043468A1 (en) * | 2011-08-17 | 2013-02-21 | Ramgoss, Inc. | Vertical field effect transistor on oxide semiconductor substrate |
| CN104425269A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20150325659A1 (en) * | 2014-05-08 | 2015-11-12 | Flosfia Inc. | Crystalline multilayer structure and semiconductor device |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
| CN105914232A (zh) * | 2016-05-06 | 2016-08-31 | 西安电子科技大学 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148625A (zh) * | 2019-05-20 | 2019-08-20 | 中山大学 | 一种氧化镓垂直结型场效应晶体管及其制备方法 |
| CN110571274A (zh) * | 2019-07-31 | 2019-12-13 | 中国科学技术大学 | 氧化镓晶体管及其制备方法 |
| CN110571274B (zh) * | 2019-07-31 | 2021-07-09 | 中国科学技术大学 | 氧化镓晶体管及其制备方法 |
| CN111785776A (zh) * | 2020-07-16 | 2020-10-16 | 西安电子科技大学 | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 |
| CN111785776B (zh) * | 2020-07-16 | 2022-06-03 | 西安电子科技大学 | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 |
| CN113517344A (zh) * | 2021-04-16 | 2021-10-19 | 芯盟科技有限公司 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
| CN113517345A (zh) * | 2021-04-16 | 2021-10-19 | 芯盟科技有限公司 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
| CN113299756A (zh) * | 2021-05-14 | 2021-08-24 | 中国科学技术大学 | 带高阻层的mosfet及其制备方法、功率晶体管模块 |
| CN113299756B (zh) * | 2021-05-14 | 2023-04-21 | 中国科学技术大学 | 带高阻层的mosfet及其制备方法、功率晶体管模块 |
| CN113594252A (zh) * | 2021-07-28 | 2021-11-02 | 中山大学 | 一种超结结构的氧化镓功率晶体管及其制备方法 |
| CN113594252B (zh) * | 2021-07-28 | 2022-04-15 | 中山大学 | 一种超结结构的氧化镓功率晶体管及其制备方法 |
| CN115117154A (zh) * | 2022-06-22 | 2022-09-27 | 东南大学 | 一种具有高续流能力的鳍式氮化镓器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108493234A (zh) | 一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法 | |
| CN106783851B (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN102610638B (zh) | 用于功率集成电路的SiC-BJT器件及其制作方法 | |
| CN110112206A (zh) | 一种氧化镓结型场效应晶体管 | |
| CN110379857B (zh) | 一种包含p型氧化镓薄层的开关器件及其制备方法 | |
| CN110265486A (zh) | 氧化镓sbd终端结构及制备方法 | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| CN103811542B (zh) | 一种锡化物超晶格势垒半导体晶体管 | |
| CN101872787A (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
| CN103928320A (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN104538450A (zh) | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 | |
| CN110212020A (zh) | 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法 | |
| WO2019242100A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN110277439A (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN208062057U (zh) | 一种鳍式沟道的氧化镓基垂直场效应晶体管 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN111863948B (zh) | 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法 | |
| CN103928524A (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| WO2019242101A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN103928321A (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN106057902A (zh) | 一种高性能mosfet及其制造方法 | |
| CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180904 |