CN102610638B - 用于功率集成电路的SiC-BJT器件及其制作方法 - Google Patents

Abstract

本发明公开了一种可用于功率集成电路的SiC-BJT及其制作方法，主要解决现有SiC-BJT不能用于功率集成电路的问题。本发明的SiC-BJT自下而上包括：SiC衬底(1)、p型缓冲层(2)、n型集电区(3)、p型基区(4)、n型发射区(5)、钝化层(6)、p型欧姆接触(7)位于p型基区(4)两侧、n型欧姆接触(8)位于n型发射区(5)两侧、发射极(9A)位于n型发射区(5)上、基极(9B)位于p型欧姆接触(7)上、集电极(9C)位于n型欧姆接触(8)上，在集电区(3)与基区(4)界面处设有长度为0.2～0.6um的保护环(10)，在基极电极(9B)处设有长度为0.5～1um场板(11)。本发明具有体积小易于集成以及击穿电压高的优点，可用于功率集成电路制备。

Description

用于功率集成电路的SiC-BJT器件及其制作方法

技术领域

本发明属于微电子领域，尤其涉及一种碳化硅功率器件及其制作的相关方法，可用于功率集成电路。

技术背景

随着绿色环保理念在国际上的确立与推进，面对日益增长能源压力，研究节约高效的能源和电子器件成为半导体行业急需关注的问题。世界上电能消耗的70％是来自于功率半导体器件，在许多应用领域，功率半导体器件都是长时间工作，有些甚至可能每天二十四小时，每年三百六十五天，因此如何提高功率半导体器件的效率对电能的有效利用有着至关重要的作用。

碳化硅属于宽禁带半导体，本征载流子在高温下仍能保持较低的浓度，因而能工作在很高的温度下。在不产生雪崩击穿的情况下，碳化硅可以承受的最大电场强度是硅材料的8倍以上，同时制作的器件导通电阻更小，因而工作效率可以大大提高。碳化硅同时也是极为良好的热导体，在室温下，4H-SiC碳化硅的热导率为3.7W cm^-1℃^-1，比常见的金属都高，因而碳化硅半导体材料能很好的将自身产生的热量传导出去，这使得碳化硅极为适合用于制作高压，高功率的半导体器件。

随着功率器件的发展和它们配套的用于提供触发信号的功率集成电路PIC也随之迅速发展起来。功率集成电路是指将高压功率器件与信号处理系统及外围接口电路、保护电路、检测诊断电路等集成在同一芯片的集成电路，又称为智能功率集成电路SPIC。智能功率集成作为现代功率电子技术的核心技术之一，随着微电子技术的发展，一方面向高压高功率集成，包括基于单晶材料、外延材料和SOI材料的高压集成技术发展，同时也向集成更多的控制包括时序逻辑、DSP及其固化算法等和保护电路的高密度功率集成发展，以实现功能更强的智能控制。

由于集成电路的工艺特殊型，通常只有横向功率器件才能够在单片系统上集成。因而近年来一些碳化硅功率器件的研究者也在研究横向器件的设计，如Spitz等人在2000年报道的2.7-kV，3.18-Ω·cm²的横向DMOSFET，zhao JH等人在2006年报道的4H-SiC的常关型Lateral JFET，击穿和特征阻抗分别为430-V 12.4-mΩ·cm²。现有的碳化硅双极型晶体管如申请号为200610064203.2的“具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法”专利，其公开结构如图1所示。碳化硅双极型晶体管BJT器件由于具有更高的载流子调制和处理能力，较低的导通电阻，且器件没有二次击穿，因而受到研究者的关注。近年来有关SiC-BJT的研究有了很大进展，但是目前研究的内容主要为三层外延层组成的分立器件，三层外延层分别制作器件的发射极、基极、集电极，其中发射极在器件顶部，集电极与基极分别在器件的底部与一侧，这种结构利于制作分立的功率器件，而功率集成电路中所有电极需要设置在器件的同一侧。分立器件由于电极位置不在同一侧在集成电路设计中不能集成到芯片上，造成功率模块电路的尺寸体积占用较大。

发明内容

本发明目的在于针对上述技术的不足，提出一种可应用于功率集成电路的SiC-BJT器件结构及其制作方法，减小功率模块电路面积尺寸，节省制造成本。

为实现上述目的，本发明提供的碳化硅双极型晶体管，自下而上包括衬底1、p型缓冲层2、n型集电区3、p型基区4、n型发射区5、钝化层6、p型欧姆接触7、n型欧姆接触8、金属电极9，其特征在于：p型SiC缓冲层2掺杂浓度为1×10¹⁶～7×10¹⁶cm^-3，n型集电区3掺杂浓度为2×10¹⁷～7×10¹⁷cm^-3，p型基区4掺杂浓度为3×10¹⁸～8×10¹⁸cm^-3，n型发射区5掺杂浓度为2×10¹⁹～6×10¹⁹cm^-3，在钝化层6与n型集电区3界面使用结终端技术添加的保护环10，集电极电极9C与基极电极9B设在同一平面，且在制作基极电极9B时刻蚀保留一部分金属形成场板11。

为实现上述目的，本发明提供的碳化硅双极型晶体管的制作方法，包括如下步骤：

(1)在半绝缘的SiC衬底上生长厚度为2～5um的p型SiC缓冲层，其中铝掺杂浓度为1×10¹⁸～7×10¹⁸cm^-3；

(2)在SiC缓冲层上生长厚度为5～15um的n型集电区，其中氮掺杂浓度为5×10¹⁵～5×10¹⁶cm^-3；

(3)在n型集电区上生长厚度为0.4～1um的p型基区，其中铝掺杂浓度为2×10¹⁷～7×10¹⁷cm^-3；

(4)在p型基区上生长厚度为0.5～1.2um的n型发射区，其中氮掺杂浓度为2×10¹⁹～6×10¹⁹cm^-3；

(5)从最上层的n型发射区往下刻蚀出0.5～1um发射区台面，从p型基区往下刻蚀出0.2～0.8um基区的台面；

(6)在刻蚀出的基区边界处和集电区与基区的界面处，分别使用离子注入浓度为1×10¹⁸～5×10¹⁸cm^-3的铝，形成基区p型欧姆接触以及保护环，在集电区边界处离子注入浓度为1×10¹⁸～5×10¹⁸cm^-3的氮，形成集电区的n型欧姆接触；

(7)在最上层的n型发射区以及刻蚀裸露出的基区、集电区上淀积SiO₂/Si₃N₄制作厚度为1.2～2.4um的表面钝化层；

(8)在对应的n型欧姆接触、p型欧姆接触、发射区处刻蚀通孔，制作集电极、基极、发射极，然后淀积金属Ni或Ni/Al合金制作外接互联引线及接触点，其中在制作基极电极时刻蚀保留0.5～1um的金属形成场板，完成整个器件的制作。

(7)在最上层的n型发射区以及刻蚀裸露出的基区、集电区上淀积SiO₂/Si₃N₄制作厚度为1.2～2.4um的表面钝化层；

(8)在对应的n型欧姆接触、p型欧姆接触、发射区处刻蚀通孔，制作集电极、基极和发射极的电极，其中集电极电极与基极电极位于同一平面，淀积金属Ni或Ni/Al合金制作外接互联引线及接触点，其中在制作基极电极时刻蚀保留0.5～1um的金属形成场板，完成整个器件的制作。

本发明与现有技术相比具有如下优点：

1.本发明提出的器件结构适用于功率集成电路，能够在单片衬底上制作多个器件，从而形成功率集成电路模块，减小功率电路的面积尺寸。

2.本发明由于在基区与集电区之间增加了保护环结构，可以明显的提高器件的击穿电压。

3.本发明由于在制作基极电极时添加了场板，减小基区与集电区界面电场密度，可以提高基极与集电极击穿电压。

附图说明

图1是现有的碳化硅双极型晶体管结构图；

图2是本发明碳化硅双极型晶体管结构图；

图3是本发明器件的制作流程图。

具体实施方式

参照附图2，本发明的碳化硅双极型晶体管包括：碳化硅衬底1、p型缓冲层2、n型集电区3、p型基区4、n型发射区5、钝化层6、p型欧姆接触7、n型欧姆接触8、金属电极9、保护环10和场板11。其中：

衬底1的正上方是厚度为2～5um，铝掺杂浓度为1×10¹⁸～7×10¹⁸cm^-3的p型缓冲层2；p型缓冲层2正上方是厚度为5～15um，氮掺杂浓度为5×10¹⁵～5×10¹⁶cm^-3的n型集电区3；n型集电区3正上方是厚度为0.4～1um，铝掺杂浓度为3×10¹⁷～8×10¹⁷cm^-3的基区4；p型基区4的正上方是厚度为0.5～1.2um，铝掺杂浓度为2×10¹⁹～6×10¹⁹cm^-3的n型发射区5；钝化层6覆盖在整个器件的最上层，其厚度为1.2～2.4um；p型欧姆接触7在p型基区4的两侧，其中铝掺杂浓度为1×10¹⁸～5×10¹⁸cm^-3；n型欧姆接触8在n型集电区3的两侧，其中氮掺杂浓度为1×10¹⁸～5×10¹⁸cm^-3；发射极9A位于n型发射区5之上，基极9B位于p型欧姆接触7之上，集电极9C位于n型欧姆接触8之上，且基极9B与集电极9C位于同一平面；保护环10位于n型集电区3与p型基区4边界处，其中铝掺杂浓度为1×10¹⁸～6×10¹⁸cm^-3；场板11位于基极9B处，其长度为0.5～1um。

碳化硅的掺杂区域可以通过外延工艺或者离子工艺注入形成，两种工艺制作的掺杂区域有着不同的特性，本发明欧姆接触与保护环采用离子注入掺杂，其余集电区、基区、发射区的掺杂均采用外延工艺进行掺杂。

参考图3，本发明的制作方法给出如下三种实施例。

实施例1

第1步：选用p型SiC衬底，清洗后，在p型衬底上外延生长厚度为2um的p型缓冲层，其中铝掺杂浓度为7×10¹⁸cm^-3，如图3a。

第2步：在p型缓冲层上外延生长厚度为5um的n型集电区，其中氮掺杂浓度为5×10¹⁶cm^-3，如图3b。

第3步：在n型集电区上外延生长厚度为1um的p型基区，其中铝掺杂浓度为3×10¹⁷cm^-3，如图3c。

第4步：在p型基区上外延生长厚度为1.2um的n型发射区，其中氮掺杂浓度为2×10¹⁹cm^-3，如图3d。

第5步：从最上层的n型发射区往下刻蚀出1um发射区台面，从p型基区往下刻蚀出0.8um基区的台面，如图3e。

第6步：离子注入形成欧姆接触与保护环，如图3f。

(6.1)在刻蚀出的基区边界处和集电区与基区的界面处，分别使用离子注入浓度为1×10¹⁸cm^-3的铝，形成基区p型欧姆接触以及保护环；

(6.2)在集电区边界处离子注入浓度为1×10¹⁸cm^-3的氮，形成集电区的n型欧姆接触。

第7步：在最上层的n型发射区以及刻蚀裸露出的基区、集电区上淀积Si₃N₄，制作厚度为2.4um的表面钝化层，如图3g。

第8步：制作金属电极与场板，如图3h。

(8.1)在n型欧姆接触、p型欧姆接触和发射区处刻蚀出集电极、基极和发射极的通孔；

(8.2)在刻蚀出的集电极与发射极通孔上淀积金属Ni，在刻蚀出的基极通孔上淀积Ni/Al合金，使得基极，集电极位于同一平面；

(8.3)刻蚀去掉多余的表层金属制成集电极、基极和发射极电极，其中在基极电极处保留长度1um的Ni/Al合金形成场板。

实施例2

步骤一：选用n型SiC衬底，清洗后，在n型衬底上外延生长厚度为5um的p型缓冲层，其中铝掺杂浓度为5×10¹⁸cm^-3，如图3a。

步骤二：在p型缓冲层上外延生长厚度为15um的n型集电区，其中氮掺杂浓度为5×10¹⁵cm^-3，如图3b。

步骤三：在n型集电区上外延生长厚度为0.4um的p型基区，其中铝掺杂浓度为8×10¹⁷cm^-3，如图3c。

步骤四：在p型基区上外延生长厚度为0.5um的n型发射区，其中氮掺杂浓度为6×10¹⁹cm^-3，如图3d。

步骤五：从最上层的n型发射区往下刻蚀出0.5um发射区台面，从p型基区往下刻蚀出0.2um基区的台面，如图3e。

步骤六：离子注入形成欧姆接触与保护环，如图3f。

(6.1)在刻蚀出的基区边界处和集电区与基区的界面处，分别使用离子注入浓度为5×10¹⁸cm^-3的铝，形成基区p型欧姆接触以及保护环；

(6.2)在集电区边界处离子注入浓度为5×10¹⁸cm^-3的氮，形成集电区的n型欧姆接触。

步骤七：在最上层的n型发射区以及刻蚀裸露出的基区、集电区上氧化SiC，制作厚度为2.4um的SiO₂表面钝化层，如图3g。

步骤八：制作金属电极，如图3h。

(8.1)在n型欧姆接触、p型欧姆接触和发射区处刻蚀出集电极、基极和发射极的通孔；

(8.2)在刻蚀出的集电极与发射极通孔上淀积金属Ni，在刻蚀出的基极通孔上淀积Ni/Al合金，使得基极，集电极位于同一平面；

(8.3)刻蚀去掉多余的表层金属制成集电极、基极和发射极电极，其中在基极电极处保留长度0.5um的Ni/Al合金形成场板。

实施例3

步骤A：选用p型SiC衬底，清洗后，在p型衬底上外延生长厚度为4um，铝离子掺杂的p型SiC缓冲层，其掺杂浓度为3×10¹⁸cm^-3，如图3a。

步骤B：在p型缓冲层上外延生长厚度为12um的n型集电区，其中氮掺杂浓度为2×10¹⁶cm^-3，如图3b。

步骤C：在n型集电区上外延生长厚度为0.7um的p型基区，其中铝掺杂浓度为5×10¹⁷cm^-3，如图3c。

步骤D：在p型基区上外延生长厚度为0.8um的n型发射区，其中氮掺杂浓度为4×10¹⁹cm^-3，如图3d。

步骤E：从最上层的n型发射区往下刻蚀出0.8um发射区台面，从p型基区往下刻蚀出0.6um基区的台面，如图3e。

步骤F：离子注入形成欧姆接触与保护环，如图3f。

(F1)在刻蚀出的基区边界处和集电区与基区的界面处，分别使用离子注入浓度为3×10¹⁸cm^-3的铝，形成基区p型欧姆接触以及保护环；

(F2)在集电区边界处离子注入浓度为3×10¹⁸cm^-3的氮，形成集电区的n型欧姆接触；

步骤G：在最上层的n型发射区以及刻蚀裸露出的基区、集电区上淀积Si₃N₄制作厚度为2.0um的表面钝化层，如图3g。

步骤H：制作金属电极，如图3h。

(H1)在n型欧姆接触、p型欧姆接触和发射区处刻蚀出集电极、基极和发射极的通孔；

(H2)在刻蚀出的集电极与发射极通孔上淀积金属Ni，在刻蚀出的基极通孔上淀积Ni/Al合金，使得基极，集电极位于同一平面；

(H3)刻蚀去掉多余的表层金属制成集电极、基极和发射极电极，其中在基极电极处保留长度0.8um的Ni/Al合金形成场板。

上述实施例不构成对本发明的任何限制，如铝离子、氮离子注入的剂量，需根据实际需要的载流子浓度来确定，特别是保护环0.2～0.6um与场板0.5～1um尺寸，需根据实际器件尺寸确定。

本发明制作的BJT碳化硅衬底包括常用n型，p型的4H碳化硅衬底。

Claims (4)

1.一种可用于功率集成电路的碳化硅双极型晶体管制作方法，包括如下步骤：

（1）在半绝缘的SiC衬底上生长厚度为2～5um的p型SiC缓冲层，其中铝掺杂浓度为1×10¹⁸～7×10¹⁸cm^-3；

（2）在SiC缓冲层上生长厚度为5～15um的n型集电区，其中氮掺杂浓度为5×10¹⁵～5×10¹⁶cm^-3；

（3）在n型集电区上生长厚度为0.4～1um的p型基区，其中铝掺杂浓度为2×10¹⁷～7×10¹⁷cm^-3；

（4）在p型基区上生长厚度为0.5～1.2um的n型发射区，其中氮掺杂浓度为2×10¹⁹～6×10¹⁹cm^-3；

（5）从最上层的n型发射区往下刻蚀出0.5～1um发射区台面，从p型基区往下刻蚀出0.2～0.8um基区的台面；

（6）在刻蚀出的基区边界处和集电区与基区的界面处，分别使用离子注入浓度为1×10¹⁸～5×10¹⁸cm^-3的铝，形成基区p型欧姆接触以及保护环，在集电区边界处离子注入浓度为1×10¹⁸～5×10¹⁸cm^-3的氮，形成集电区的n型欧姆接触；

（7）在最上层的n型发射区以及刻蚀裸露出的基区、集电区上淀积SiO₂/Si₃N₄制作厚度为1.2～2.4um的表面钝化层；

（8）在对应的n型欧姆接触、p型欧姆接触、发射区处刻蚀通孔，制作集电极、基极和发射极的电极，其中集电极电极与基极电极位于同一平面，淀积金属Ni或Ni/Al合金制作外接互联引线及接触点，其中在制作基极电极时刻蚀保留0.5～1um的金属形成场板，完成整个器件的制作。

2.根据权利要求1中所述的碳化硅双极型晶体管制作方法，其特征在于刻蚀基区台面时将基区完全刻穿，即刻蚀到集电区以下0.3～0.6um深处，或者保留0.2～0.6um的基区用作钝化。

3.根据权利要求1中所述的碳化硅双极型晶体管制作方法，其特征在于保护环（10）采用场限环或结终端扩展工艺制备，若采用场限环工艺时，场限环的离子注入形成的保护环与基区的p型欧姆接触同时形成；若采用结终端扩展工艺时，离子注入区要在基区台面刻蚀之后，钝化之前完成。

4.根据权利要求1中所述的碳化硅双极型晶体管制作方法，其特征在于金属场板（11）的制作是在淀积金属层之后，通过对基极金属层刻蚀形成。

Images