CN108878523B - 一种碳化硅门极可关断晶闸管及其制造方法 - Google Patents
一种碳化硅门极可关断晶闸管及其制造方法 Download PDFInfo
- Publication number
- CN108878523B CN108878523B CN201810756210.1A CN201810756210A CN108878523B CN 108878523 B CN108878523 B CN 108878523B CN 201810756210 A CN201810756210 A CN 201810756210A CN 108878523 B CN108878523 B CN 108878523B
- Authority
- CN
- China
- Prior art keywords
- type
- base region
- tube
- region
- concentrated base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 87
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种碳化硅门极可关断晶闸管，为在N+型SiC衬底上面设有的PNPN四层SiC结构，其上层为多条由复数个重复排列的上管P型发射区组成的条带，中层由上管N型基区、上管N型浓基区和上管N型浓基区汇流条组成，上管N型浓基区与上管N型浓基区汇流条相交或平行，上管N型汇流条的上表面与门极金属层连接。本发明提供的碳化硅门极可关断晶闸管可降低周边的电流密度，提高抗dI/dt和抗dV/dt的能力。
Description
技术领域
本发明属于化合物半导体电流型功率器件技术领域，涉及一种碳化硅门极可关断晶闸管(SiC GTO(Gate-Turn-Off Thyristor))。
背景技术
化合物半导体材料SiC比单质半导体材料Si具有很大的优势，近年来，随着SiC单晶棒材料的成熟和外延技术的成熟，碳化硅门极可关断晶闸管(SiC GTO)已经供应市场。
图1和图2为现有技术的SiC GTO的结构示意图。
SiC GTO是PNPN四层结构，可以看成由两个双极管即PNP上管和NPN下管组成。PNP上管的P型发射区连接阳极金属层A。PNP上管的N型基区就是NPN下管的N型集电区。PNP上管N型基区连接门极金属层G。PNP上管的P型集电区就是NPN下管的P型基区。NPN下管的N型发射区连接阴极金属层K。
与电压驱动型晶体管SiC MOS管和SiC IGBT相比较，SiC GTO具有低成本高功率容易制作的优点，但是，已有技术的SiC GTO有两个重大的弱点一直不能克服。一个是抗dI/dt的能力差，需要复杂的限制线路。另一个是抗dV/dt的能力差，需要复杂的吸收线路。
湖南大学王俊等人在2016年第7期的《大功率变流技术》刊物上发表了《SiC GTO晶闸管技术现状及发展》，文中指出，从1997年首个SiC GTO问世的30年间，SiC GTO有了长足的发展，但是一直存在着受di/dt和dv/di限制问题，无法从内部解决。文中指出：“SiC GTO也存在一些缺点：导通动态电流分布不均匀，在开通瞬间需要一个限制di/dt的缓冲器，且其反偏安全工作区(RBSOA)比较小；SiC GTO的PNPN结构使GTO对dv/dt变化敏感，可能会引起误导通，所以在关断时还需要一个限制du/dt的缓冲器。”
之前，对上述限制的机理不够清晰。现在本发明分析如下：
SiC GTO开始导通的时候，电流集中在上管发射区周边(“周边”是指与浓基区最接近的发射区周边区域)附近很小的区域里面。“电流”是指PNPN晶闸管的“电流”。然后，PNPN晶闸管电流“缓慢地”往周边之外的区域扩散。这种“缓慢地”电流扩散方式，跟晶体管不同。如果电流上升的速度太快，则上管发射区周边附近的电流密度太高，并且由于沾污和缺陷等原因，总会造成某些点的电流密度比别处更大而首先烧毁。因此，上管发射区的周边电流密度就构成了对SiC GTO的dI/dt的限制。而晶体管虽然也是从“周边”开始导通，但是，晶体管电流扩散很快，电流上升速度不会导致周边烧毁。因此，发射区的周边电流密度不会造成对晶体管的dI/dt的限制。
SiC GTO截止的时候，外界电网有一个dV/dt的变动，就会产生位移电流d(CV)/dt，位移电流开始也是集中于上管发射区周边附近。电流越大，共基极电流增益α越大。当上管发射区周边附近某一点电流密度增加致使该点的α1+α2＝1的时候，该点就由截止转变成导通，从而造成了整个SiC GTO的失效,上管发射区的周边电流密度也构成了对SiC GTO的dV/dt的限制。因此，设法降低上管发射区周边的电流密度，就能够增强SiC GTO的抗dI/dt和抗dV/dt的能力。
发明内容
为了解决上述问题，本发明的目的在于提供一种碳化硅门极可关断晶闸管，它可以降低周边的电流密度，提高抗dI/dt和抗dV/dt的能力。
本发明的另一个目的在于提供上述碳化硅门极可关断晶闸管的制造方法。
为了实现上述目的，本发明提供一种碳化硅门极可关断晶闸管：为在N+型SiC衬底上面设有的PNPN四层SiC结构，其上层为多条由复数个重复排列的上管P型发射区组成的条带，中层由上管N型基区、上管N型浓基区和上管N型浓基区汇流条组成，其中，上管N型浓基区和上管N型浓基区汇流条掺杂浓度比上管N型基区高，上管N型浓基区和上管N型浓基区汇流条位于上管N型基区的上部；上管P型发射区的下面有上管N型基区，上管N型基区的下面有下层上管P型集电区，上管P型集电区的下面有底层下管N型发射区，下管N型发射区的下面为N+型SiC衬底，该上管P型发射区的上表面连接阳极金属层，该N+型衬底下表面连接阴极金属层，其特征在于：
该上管N型浓基区与上管N型浓基区汇流条相交或平行；
该上管N型浓基区汇流条的上方设有的门极金属层，与上管N型浓基区汇流条的上表面相连接；
该重复排列的上管P型发射区组成的的条带内相邻发射区之间的重复间距在50μm以内。
更进一步地，所述的上管N型浓基区的表面杂质浓度是上管N型基区的杂质浓度的10倍以上。
更进一步地，所述上管P型基区和上管P型浓基区通过氧化层与阴极金属层连接。
更进一步地，该重复排列的上管P型发射区组成的条带内相邻发射区之间的距离为0。
更进一步地，该下管N型发射区的厚度为0。
本发明还提供一种碳化硅门极可关断晶闸管的制造方法，包括下列工艺步骤：
A.提供一套碳化硅门极可关断晶闸管的掩膜版，包含：
第一掩膜版，为上管P型发射区图形的掩膜版，该上管P型发射区图形为多条由复数个重复排列的上管P型发射区图形单元形成的上管P型发射区条带组成，该上管P型发射区条带内相邻上管P型发射区图形单元的重复间距在50μm以内；
第二掩膜版，为含有上管N型浓基区图形与上管N型浓基区汇流条图形的掩膜版，该上管N型浓基区图形为多条由复数个重复排列的上管N型浓基区图形单元形成的上管N型浓基区条带组成，该上管N型浓基区条带内相邻上管N型浓基区图形单元的重复间距与上管P型发射区条带内相邻上管P型发射区图形单元的重复间距相同；该上管N型浓基区汇流条图形与上管N型浓基区图形相交或平行，该上管N型浓基区汇流条图形围绕在上管N型浓基区条带周围；
当第二掩膜版上的上管N型浓基区图形与第一掩膜版上的上管P型发射区图形对准时，上管N型浓基区汇流条图形也围绕在上管P型发射区条带周围；
B.提供N+型SiC衬底片；
C.在N+型SiC衬底上面，外延一层下管N型发射区层；
D.在下管N型发射区层上面外延一层上管P型集电区层；
E.在上管P型集电区层上面外延一层上管N型基区层；
F.在上管N型基区层的上面外延一层上管P型发射区层；
G.采用第一掩膜版进行光刻，通过腐蚀，形成上管P型发射区；
H.采用第二掩膜版进行光刻，通过离子注入和退火激活，在该上管N型基区上部形成上管N型浓基区和上管N型浓基区汇流条；
I.生长氧化层，光刻腐蚀出上管P型发射区的接触孔和上管N型浓基区汇流条的接触孔；
J.溅射金属层，通过光刻腐蚀形成阳极金属层和门极金属层；
K.在N+型SiC衬底的下表面溅射阴极金属层。
本发明的有益效果在于：
本发明提供一种碳化硅门极可关断晶闸管，能够减弱集边电流密度，使得抗dI/dt和抗dV/dt的能力提高，可靠性增强，并且可以不需要外加复杂的吸收线路和限制线路，从而降低整机的成本1/3以上。
附图说明
图1为现有技术的一碳化硅门极可关断晶闸管结构示意图。
图2为现有技术的另一碳化硅门极可关断晶闸管结构示意图。
图3为本发明的第一优选碳化硅门极可关断晶闸管实施例的结构示意图。
图4A为图3所示本发明的碳化硅门极可关断晶闸管第一掩膜版的上管发射区示意图。
图4B为图3所示本发明的碳化硅门极可关断晶闸管第二掩膜版的上管浓基区图形和上管浓基区汇流条图形的示意图。
图4C为图3所示本发明的碳化硅门极可关断晶闸管第一掩膜版与第二掩膜版对准后的上管发射区和上管浓基区、上管浓基区汇流条的局部放大示意图。
图5为本发明提供的的碳化硅门极可关断晶闸管第一优选实施例工艺步骤B-G完成后的结构示意图。
图6为本发明提供的的碳化硅门极可关断晶闸管第一优选实施例工艺步骤H完成后的结构示意图。
图7为本发明提供的的碳化硅门极可关断晶闸管第一优选实施例工艺步骤I完成后的结构示意图。
图8为本发明的第二优选碳化硅门极可关断晶闸管实施例的结构示意图。
图9为本发明的第三优选碳化硅门极可关断晶闸管实施例的结构示意图
附图标记
1：阳极金属层；2：上管N型基区；3：上管P型发射区；31：上管P型发射区图形单元；4：上管P型集电区；5：上管N型浓基区汇流条；51：上管N型浓基区汇流条图形；6：上管N型浓基区；61：上管N型浓基区图形单元；7：氧化层；8：阴极金属层；9：门极金属层；10：N+型SiC衬底；11.下管N型发射区。
具体实施方式
下面结合附图及实例详细说明本发明的具体实施方式。
首先说明，本发明的上管P型发射区的形状可以是长方形、正方形、六角形、圆形、梯形、三角形或其他形状，以及各种形状组合的图形，通常采用长方形。为简便，说明书的多处描述采用了P型发射区为长方形，N型基区为长方形，N型浓基区为长方形。这是一种普通的功率晶体管的指叉形结构。
其次说明，本发明所述的掩膜版图形，是指掩膜版的GDS图形。这是业内常规。制作掩膜版，先用计算机辅助设计，制作图形发生器GDS数据带，相应绘制出GDS图形。GDS图形分两种，一种是正版图形，一种是反版图形。离子注入形成发射区、基区的掩膜版，取正版图形。需要保留的薄膜如金属层的掩膜版，取反版图形。本发明的上管N型浓基区是靠离子注入形成的，所以，上管N型浓基区掩膜版的GDS图形取正版图形。而本发明涉及的是SiC GTO，SiC GTO的上管P型发射区是在外延生成的上管P型发射区层之后，只保留发射区图形，其他部分全部腐蚀干净形成的。所以，SiC GTO的上管P型发射区掩膜版的GDS图形取反版图形。不管已有技术还是本发明，都是上管P型发射区图形取反版图形。
第三，本发明中所述“重复间距”是指相邻两个图形之间的距离加上其中一个图形的尺寸。
本发明提供的碳化硅门极可关断晶闸管第一优选实施例，其结构如图3所示：
为在N+型SiC衬底10上面设有的PNPN四层SiC结构，其上层为多条由复数个重复排列的上管P型发射区3组成的条带，中层由上管N型基区2、上管N型浓基区6和上管N型浓基区汇流条5组成，其中，上管N型浓基区6和上管N型浓基区汇流条5掺杂浓度比上管N型基区2高，上管N型浓基区6和上管N型浓基区汇流条5位于上管N型基区2的上部；上管P型发射区3的下面有上管N型基区2，上管N型基区2的下面有下层上管P型集电区4，上管P型集电区4的下面有底层下管N型发射区11，下管N型发射区11的下面为N+型SiC衬底10，该上管P型发射区4的上表面连接阳极金属层1，该N+型衬底10下表面连接阴极金属层8，该上管N型浓基区汇流条5的上方设有门极金属层9，该上管N型浓基区6与上管N型浓基区汇流条5相交或平行，为了显示更多结构，本实施例中所取部位为；上管N型浓基区6与P型浓基区汇流条5平行。该上管N型浓基区汇流条5的上表面与门极金属层9连接。由于上管P型发射区3为重复排列，相邻上管P型发射区3之间有间隙，暴露出上管N型浓基区6，为了隔离上管N型浓基区6与阳极金属层1，在本实施例中在相邻上管P型发射区3之间还填充有氧化层7将上管N型浓基区6与阳极金属层1隔离。
下面以图3所示的第一优选实施例来说明SiC GTO的制造方法，图3所示的实施例位于图4B的A-A断面位置。
首先，提供一套SiC GTO的掩膜版，包含：
第一掩膜版，如图4A所示，为上管P型发射区图形的掩膜版，该上管P型发射区图形为多条由复数个重复排列的上管P型发射区图形单元31形成的上管P型发射区条带组成，该上管P型发射区条带内相邻上管P型发射区图形单元31的重复间距为15μm；
第二掩膜版，如图4B所示，为含有上管N型浓基区图形与上管N型浓基区汇流条图形的掩膜版，该上管N型浓基区图形为多条由复数个重复排列的上管N型浓基区图形单元61形成的上管N型浓基区条带组成，该上管N型浓基区条带内相邻上管N型浓基区图形单元61的重复间距与上管P型发射区条带内相邻上管P型发射区图形单元31的重复间距相同；该上管N型浓基区汇流条图形51与上管N型浓基区图形相交或平行，该上管N型浓基区汇流条图形51围绕在上管N型浓基区条带周围；
当第二掩膜版上的上管N型浓基区图形与第一掩膜版上的上管P型发射区图形对准时，上管N型浓基区汇流条图形51也围绕上管P型发射区条带周围，如图4C所示。
具体工艺步骤后的断面结构示意图见图5、图6、图7和图3。其中，图5对应工艺步骤B-G，图6对应工艺步骤H，图7对应工艺步骤I，图3对应工艺步骤J-K。
如图5所示为工艺步骤B-G，本实施例中所用的N+型底层10为N+4H-SiC衬底，厚度300μm，上面外延一层下管N型发射区层11，杂质浓度为1E13/cm3，0.5μm。在N型发射区11的上面外延上管P型集电区层4，杂质浓度5E14/cm3，35μm。在上管P型集电区4上面外延上管N型基区层2，杂质浓度7E16/cm3，2.5μm。
然后，在上管N型基区2上面外延一层上管P型发射区3，上管P型发射区3的杂质浓度为2E19/cm3，厚度2.5μm。
采用图4A所示的第一掩膜版，通过光刻和腐蚀，形成多个由多条宽8μm长64μm重复间距15μm的长方形的上管P型发射区3排列组成的条带。
如图6所示为工艺步骤H，采用如图4B所示的第二掩膜版，通过光刻和离子注入退火激活，在上管N型基区层2的上部形成上管N型浓基区6和上管N型浓基区汇流条5。上管N型浓基区6和上管N型浓基区汇流条5的表面杂质浓度达到5E18/cm3，是上管N型基区2的杂质浓度的70倍。上管N型浓基区6和上管N型浓基区汇流条5的表面杂质浓度越高，提供的低阻通道的电阻越低，越有利于快速充放电。一般取10倍以上。
本实施例中上管N型浓基区6呈长方形，复数N型浓基区6长方形平行排列成条带，每个上管N型浓基区6长方形宽5μm长70μm，重复间距15μm，条带宽度为上管N型浓基区6的长度70μm，条带的长度为2000μm。一个上管N型浓基区条带中有大约130个N型上管浓基区6的长方形。
由图4A、图4B、图4C能够看到，一个上管P型发射区条带中的宽8μm长64μm重复间距15μm的长方形上管P型发射区3的总数与上管N型浓基区长方形6的总数大体一样，约为130个。相对的已有技术的上管发射区就是一个长方形，其大小约为本实施例的130个窄的小长方形上管发射区连成一片那么大。本发明的实施例的一个条带的“周边”总长度增量，即一个条带中上管发射区的与上管浓基区最接近的区域的周边的总长度的增量约为上管发射区长方形3的长度(64μm)*2*上管发射区长方形3的总数(130个)。进一步的计算表明，本发明的实施例的上管发射区的与上管浓基区最接近的区域的周边的总长度，是已有技术的4倍。因此，“周边”的平均电流密度仅为已有技术的1/4。因此，本发明实施例的抗dI/dt和抗dV/dt能力为已有技术的4倍。进一步计算还表明，当上管P型发射区条带中相邻的P型发射区3的重复间距达到50μm时，上管发射区的与上管浓基区最接近的区域的周边的总长度，是已有技术的2.1倍。因此，“周边”的平均电流密度仅为已有技术的1/2.1。因此，本发明规定重复排列的上管P型发射区组成的条带内相邻P型发射区之间的重复间距在50μm以内，是合适的。抗dI/dt和抗dV/dt能力强从而可靠性高的产品是高价值产品。本发明的SiC GTO，有望比已有技术的传统产品性价比高1倍以上，在市场上能够取得丰厚的回报。而且由于抗dI/dt和抗dV/dt能力强，可以不需要复杂的吸收线路和限制线路，使得整机的成本降低1/3以上。
如图7所示为工艺步骤I，生长氧化层7，光刻腐蚀出P型发射区3的接触孔和N型浓基区汇流条5的接触孔。
如图3所示为工艺步骤J-K，溅射4μm的Al-Si-Cu金属层，通过光刻腐蚀形成阳极金属层1和门极金属层9。在N+SiC衬底片的下表面溅射厚度1μm的材质为Ti-Ni-Ag的阴极金属层8。
图8为本发明的SiC GTO另一个实施例的结构示意图。图8实施例跟图3实施例的区别在于：图8实施例的上管P型发射区长方形的宽度与上管P型发射区长方形的重复间距相同，都是15μm，相邻两个上管P型发射区长方形的间距为0。本实施例的好处是：上管P型发射区与上管N型浓基区自对准，电参数的一致性更好。这种结构的另一个好处是可以把上管N型浓基区的重复间距做得更小，如上管N型浓基区的宽度2μm、上管N型浓基区的重复间距6μm，从而进一步减弱了周边电流密度。其难点是在上管N型浓基区上面外延上管P型发射区层的外延工艺很难控制。
图9为本发明的SiC GTO又一个实施例的结构示意图。图9实施例跟图3实施例的区别在于：该下管N型发射区的厚度为0。即在N+型硅衬底10的上面直接外延一层P型上管集电区层。在这种结构中，硅衬底10就作为下管N型发射区。本实施例的好处是比较简单，但工艺难度比较大。
本发明的SiC GTO为PNPN 4层SiC结构，是指导电类型为P型层、导电类型为N型层、导电类型为P型层、导电类型为N型层这样的4层结构。在同一个导电类型层中，可以根据需要，做成不同的电阻率分层。如在上层P型发射区层中，先外延一层很薄的电阻率比较高的过渡层，厚度仅0.2μm，P型杂质浓度1E17/cm3，用以避免上管P型发射区与上管N型浓基区之间由于高掺杂可能出现的齐纳击穿。
上述实施例仅用于对本发明进行说明而非对本发明进行限制，因此，对于本领域的技术人员来说，在不背离本发明精神和范围的情况下对它进行各种显而易见的改变，都应在本发明的保护范围之内。
Claims (5)
1.一种碳化硅门极可关断晶闸管，为在N+型SiC衬底上面设有的PNPN四层SiC结构，其上层为多条由复数个重复排列的上管P型发射区组成的条带，中层由上管N型基区、多条由复数个重复排列的上管N型浓基区组成的条带和上管N型浓基区汇流条组成，其中，上管N型浓基区和上管N型浓基区汇流条掺杂浓度比上管N型基区高，上管N型浓基区和上管N型浓基区汇流条位于上管N型基区的上部；上管P型发射区的下面有上管N型基区，上管N型基区的下面有下层上管P型集电区，上管P型集电区的下面有底层下管N型发射区，下管N型发射区的下面为N+型SiC衬底，该上管P型发射区的上表面连接阳极金属层，该N+型衬底下表面连接阴极金属层，其特征在于：
该上管N型浓基区与上管N型浓基区汇流条相交或平行；
该上管N型浓基区汇流条的上方设有的门极金属层，与上管N型浓基区汇流条的上表面相连接；
该重复排列的上管P型发射区组成的的条带内相邻发射区之间的重复间距在50μm以内；
该上管N型浓基区汇流条围绕在上管N型浓基区周围；
该上管N型浓基区汇流条也围绕在上管P型发射区周围；
该上管N型浓基区与该上管P型发射区间隔排列。
2.如权利要求1所述的碳化硅门极可关断晶闸管，其特征在于：所述的上管N型浓基区的表面杂质浓度是上管N型基区的杂质浓度的10倍以上。
3.如权利要求1所述的碳化硅门极可关断晶闸管，其特征在于：所述上管N型基区和上管N型浓基区通过氧化层与阳极金属层连接。
4.如权利要求1所述的碳化硅门极可关断晶闸管，其特征在于：该下管N型发射区的厚度为0。
5.一种碳化硅门极可关断晶闸管的制造方法，其特征在于，包括下列工艺步骤：
A.提供一套碳化硅门极可关断晶闸管的掩膜版，包含：
第一掩膜版，为上管P型发射区图形的掩膜版，该上管P型发射区图形为多条由复数个重复排列的上管P型发射区图形单元形成的上管P型发射区条带组成，该上管P型发射区条带内相邻上管P型发射区图形单元的重复间距在50μm以内；
第二掩膜版，为含有上管N型浓基区图形与上管N型浓基区汇流条图形的掩膜版，该上管N型浓基区图形为多条由复数个重复排列的上管N型浓基区图形单元形成的上管N型浓基区条带组成，该上管N型浓基区条带内相邻上管N型浓基区图形单元的重复间距与上管P型发射区条带内相邻上管P型发射区图形单元的重复间距相同；该上管N型浓基区汇流条图形与上管N型浓基区图形相交或平行，该上管N型浓基区汇流条图形围绕在上管N型浓基区条带周围；
当第二掩膜版上的上管N型浓基区图形与第一掩膜版上的上管P型发射区图形对准时，上管N型浓基区汇流条图形也围绕在上管P型发射区条带周围；
B. 提供N+型SiC衬底；
C. 在N+型SiC衬底上面，外延一层下管N型发射区层；
D. 在下管N型发射区层上面外延一层上管P型集电区层；
E. 在上管P型集电区层上面外延一层上管N型基区层；
F. 在上管N型基区层的上面外延一层上管P型发射区层；
G. 采用第一掩膜版进行光刻，通过腐蚀，形成上管P型发射区；
H. 采用第二掩膜版进行光刻，通过离子注入和退火激活，在该上管N型基区上部形成上管N型浓基区和上管N型浓基区汇流条；
I. 生长氧化层，光刻腐蚀出上管P型发射区的接触孔和上管N型浓基区汇流条的接触孔；
J. 溅射金属层，通过光刻腐蚀形成阳极金属层和门极金属层；
K. 在N+型SiC衬底的下表面溅射阴极金属层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810756210.1A CN108878523B (zh) | 2018-07-11 | 2018-07-11 | 一种碳化硅门极可关断晶闸管及其制造方法 |
| PCT/CN2019/094299 WO2020011054A1 (zh) | 2018-07-11 | 2019-07-02 | 一种碳化硅门极可关断晶闸管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810756210.1A CN108878523B (zh) | 2018-07-11 | 2018-07-11 | 一种碳化硅门极可关断晶闸管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108878523A CN108878523A (zh) | 2018-11-23 |
| CN108878523B true CN108878523B (zh) | 2021-06-15 |
Family
ID=64300773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810756210.1A Active CN108878523B (zh) | 2018-07-11 | 2018-07-11 | 一种碳化硅门极可关断晶闸管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108878523B (zh) |
| WO (1) | WO2020011054A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878523B (zh) * | 2018-07-11 | 2021-06-15 | 北京优捷敏半导体技术有限公司 | 一种碳化硅门极可关断晶闸管及其制造方法 |
| CN111293113B (zh) * | 2020-02-21 | 2023-01-10 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243999A (en) * | 1977-03-08 | 1981-01-06 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off thyristor |
| CN1586014A (zh) * | 2001-09-12 | 2005-02-23 | 克里公司 | 大面积碳化硅器件及其制造方法 |
| CN105932054A (zh) * | 2016-06-20 | 2016-09-07 | 李思敏 | 一种平面型多晶硅发射极晶体管及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539217A (en) * | 1993-08-09 | 1996-07-23 | Cree Research, Inc. | Silicon carbide thyristor |
| CN102610638B (zh) * | 2012-03-22 | 2014-04-16 | 西安电子科技大学 | 用于功率集成电路的SiC-BJT器件及其制作方法 |
| CN104600101A (zh) * | 2015-02-03 | 2015-05-06 | 清华大学 | 一种集成门极换流晶闸管芯片的双门极接触环阴极面结构 |
| CN108878523B (zh) * | 2018-07-11 | 2021-06-15 | 北京优捷敏半导体技术有限公司 | 一种碳化硅门极可关断晶闸管及其制造方法 |
-
2018
- 2018-07-11 CN CN201810756210.1A patent/CN108878523B/zh active Active
-
2019
- 2019-07-02 WO PCT/CN2019/094299 patent/WO2020011054A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243999A (en) * | 1977-03-08 | 1981-01-06 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off thyristor |
| CN1586014A (zh) * | 2001-09-12 | 2005-02-23 | 克里公司 | 大面积碳化硅器件及其制造方法 |
| CN105932054A (zh) * | 2016-06-20 | 2016-09-07 | 李思敏 | 一种平面型多晶硅发射极晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020011054A1 (zh) | 2020-01-16 |
| CN108878523A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6119577B2 (ja) | 半導体装置 | |
| US12021118B2 (en) | Semiconductor device | |
| JP6676947B2 (ja) | 半導体装置 | |
| JPH04312981A (ja) | 高耐圧半導体装置 | |
| JPH10284718A (ja) | 絶縁ゲート型サイリスタ | |
| CN108878523B (zh) | 一种碳化硅门极可关断晶闸管及其制造方法 | |
| JP6809586B2 (ja) | 半導体装置 | |
| US4617583A (en) | Gate turn-off thyristor | |
| KR100880231B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JPH0715011A (ja) | 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| CN110047913B (zh) | 一种门极可关断晶闸管及其制造方法 | |
| WO2020011055A1 (zh) | 一种碳化硅双极型晶体管及其制造方法 | |
| US10224404B2 (en) | Insulated gate turn-off device with hole injector for faster turn off | |
| CN113809166B (zh) | 一种具有n+调整区的双模式GCT及其制备方法 | |
| JPS5933988B2 (ja) | 静電誘導形サイリスタ | |
| JPS62177968A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3180879B2 (ja) | 絶縁ゲート型サイリスタ | |
| CN117936586A (zh) | 具有肖特基势垒的高可靠性的沟槽元胞结构及其制作方法 | |
| JPS5917547B2 (ja) | サイリスタ | |
| KR100286045B1 (ko) | 버퍼층을 포함하는 반도체 장치 및 그 제조 방법 | |
| JPS621271A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP4467717B2 (ja) | 主電極短絡型半導体装置 | |
| JP2024046362A (ja) | 半導体装置 | |
| JPS62147769A (ja) | Ｇｔｏサイリスタ | |
| JP2725453B2 (ja) | ゲートターンオフサイリスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |