JPS5917547B2 - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS5917547B2 JPS5917547B2 JP56140151A JP14015181A JPS5917547B2 JP S5917547 B2 JPS5917547 B2 JP S5917547B2 JP 56140151 A JP56140151 A JP 56140151A JP 14015181 A JP14015181 A JP 14015181A JP S5917547 B2 JPS5917547 B2 JP S5917547B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- thyristor
- anode
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical group NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
Description
【発明の詳細な説明】
本発明は超高速、大電力動作の行なえ、かつ高能率のサ
イリスタ（半導体制御整流素子）に関する。
イリスタ（半導体制御整流素子）に関する。
第１図は従来のサイリスタの一例の斜視図でＰＮＰＮ接
合のものである。
合のものである。
図中陽極電極を１、ベース電極を２、陰極電極を３とし
て示してあり、それぞれオーミック接触となつている。
ベース領域２０は平板状となつていて、Ｎ領域５中にあ
り、それを外側層５１及び内側層５２に分割している。
この素子はオン状態において、接合内に多数キャリア、
少数キャリアが非常に多く注入された状態になつている
。従つて、この状態でターン・オフしようとしてもベー
ス領域２０のベース電極２から離れている部分では、印
加した電圧はベースの実効抵抗が大きい為に、遠い領域
に強く及ばない。
て示してあり、それぞれオーミック接触となつている。
ベース領域２０は平板状となつていて、Ｎ領域５中にあ
り、それを外側層５１及び内側層５２に分割している。
この素子はオン状態において、接合内に多数キャリア、
少数キャリアが非常に多く注入された状態になつている
。従つて、この状態でターン・オフしようとしてもベー
ス領域２０のベース電極２から離れている部分では、印
加した電圧はベースの実効抵抗が大きい為に、遠い領域
に強く及ばない。
つまり、遠い領域ではより順方向に電圧が生じている為
に、０ 電圧を逆方向に逆転しても、わずかベース電極
２の近傍だけが即座に逆方向に変化されるだけであるの
でキャリアの吸出しが瞬時に行なわれず、ターン・オフ
時間が長くなるが、はなはだしい場合にはターン●オフ
することができなくなつてしま５ う。完全にターンオ
フするためには外部に転流回路を必要とする。このため
に従来のサイリスタは極く低周波用にしか使えないとい
う欠点があつた。また、制御電極中に電流制御部分を入
れた構造もあるが、いずれにしても、制御領域自身の中
に、ｏ 主電流が流れることになわ、制御ベース領域中
に、キャリアの蓄積が生じ、その引出しに時間がかかる
。また、キャリアが、制御領域に注入されるので、その
注入の効率を下げないように、制御領域の不純物密度を
余シ高くできず、またキャリアが’５ 制御領域中を拡
散で流れることから、その厚さも余ク厚くできない。し
たがつて、ベースの横方向の抵抗が大きくなわ、スイッ
チ時間がおそくなつていた。従つて高速用のスイッチン
グ用にはごく小面積ｊ０のサイリスタしかできないし、
大容量の素子は極めて低速のスイッチングしかできない
という容量的な制限を受けることになる。
に、０ 電圧を逆方向に逆転しても、わずかベース電極
２の近傍だけが即座に逆方向に変化されるだけであるの
でキャリアの吸出しが瞬時に行なわれず、ターン・オフ
時間が長くなるが、はなはだしい場合にはターン●オフ
することができなくなつてしま５ う。完全にターンオ
フするためには外部に転流回路を必要とする。このため
に従来のサイリスタは極く低周波用にしか使えないとい
う欠点があつた。また、制御電極中に電流制御部分を入
れた構造もあるが、いずれにしても、制御領域自身の中
に、ｏ 主電流が流れることになわ、制御ベース領域中
に、キャリアの蓄積が生じ、その引出しに時間がかかる
。また、キャリアが、制御領域に注入されるので、その
注入の効率を下げないように、制御領域の不純物密度を
余シ高くできず、またキャリアが’５ 制御領域中を拡
散で流れることから、その厚さも余ク厚くできない。し
たがつて、ベースの横方向の抵抗が大きくなわ、スイッ
チ時間がおそくなつていた。従つて高速用のスイッチン
グ用にはごく小面積ｊ０のサイリスタしかできないし、
大容量の素子は極めて低速のスイッチングしかできない
という容量的な制限を受けることになる。
主電流を完全に切るには転流回路を必要とする。この為
従来のサイリスタはターン・オフする為の外部回路を付
加す■５ る複雑性があわ、能率が悪く超高速、大電力
動作を行なえない大きな欠点を有している。本発明の目
的は従来のサイリスタのベース構造はベース抵抗が大き
い為に、高速のターンオン、ターンオフができなくて極
めて低い周波数（通常４００Ｈｚ以上が高周波用と呼ば
れ高々数＋ＫＨｚ位までしか動作しない）にしか使用で
きないという欠点をなくすためのものである。
従来のサイリスタはターン・オフする為の外部回路を付
加す■５ る複雑性があわ、能率が悪く超高速、大電力
動作を行なえない大きな欠点を有している。本発明の目
的は従来のサイリスタのベース構造はベース抵抗が大き
い為に、高速のターンオン、ターンオフができなくて極
めて低い周波数（通常４００Ｈｚ以上が高周波用と呼ば
れ高々数＋ＫＨｚ位までしか動作しない）にしか使用で
きないという欠点をなくすためのものである。
更に本発明の目的は従来のサイリスタでは特にターンオ
フはベース電圧の制御だけでは小面積の素子でも難しく
通常はベース電圧の制御では不可能で、転流回路を外部
に設置して行なわれているのが実情であり、これは素子
の面積を大きくして大容量化をするときには大きなベー
ス抵抗の影響が更に増すことによつて、従来のサイリス
タは極めて特性的に不満足なものしか得られないという
欠截をなくすために新規なベース構造を有し、ベース電
圧の制御によつて高速なターンオン、ターンオフが可能
なサイリスタ半導体装置を提供することにある。本発明
のサイリスタは、ベース抵抗を下げるようにベースを比
較的多量の不純物が添加されている状態に形成するもの
である。以下図面を参照して本発明を詳細に説明をする
。
フはベース電圧の制御だけでは小面積の素子でも難しく
通常はベース電圧の制御では不可能で、転流回路を外部
に設置して行なわれているのが実情であり、これは素子
の面積を大きくして大容量化をするときには大きなベー
ス抵抗の影響が更に増すことによつて、従来のサイリス
タは極めて特性的に不満足なものしか得られないという
欠截をなくすために新規なベース構造を有し、ベース電
圧の制御によつて高速なターンオン、ターンオフが可能
なサイリスタ半導体装置を提供することにある。本発明
のサイリスタは、ベース抵抗を下げるようにベースを比
較的多量の不純物が添加されている状態に形成するもの
である。以下図面を参照して本発明を詳細に説明をする
。
第２図イは本発明の実施例の半導体装置の断面図の一例
である。４はＰ形の陽極、５１はＮ形の陰極、２１は第
１のベース領域、２２は第２のベース領域である。
である。４はＰ形の陽極、５１はＮ形の陰極、２１は第
１のベース領域、２２は第２のベース領域である。
１は陽極電極、２はベース電極、３は陰極電極である。
第２図イを例にとると、Ｎ領域５中に２つのベース２１
及び２２を配置して、Ｎ領域５を外側層５１、第１の内
側層５２及び第２の内側層５３に分割している。第２図
イは第１のベース２１が従来通りの平板状のもの、第２
のベース２２が網目状もしくは一方向に複数本配列され
た領域で構成されているものである。
及び２２を配置して、Ｎ領域５を外側層５１、第１の内
側層５２及び第２の内側層５３に分割している。第２図
イは第１のベース２１が従来通りの平板状のもの、第２
のベース２２が網目状もしくは一方向に複数本配列され
た領域で構成されているものである。
第２図口は第１のベース２１が網目状もしくは一方向に
複数本配列された領域で構成されているもの、第２のベ
ース２２が従来通りの平板状のものという構成である。
第２図イ、口共に、従来のサイリスタの特性を改良し、
高速化が実現できる。また、後の製造方法で述べるよう
にベース領域の両側の隣接する層の不純物密度を互いに
変えることによジ、たとえば、陰極側の密度を高くすれ
ば、直列抵抗が減少し、また陰極側の密度を低くすれば
、分布容量が減少して、高速化できることは、明らかで
ある。
複数本配列された領域で構成されているもの、第２のベ
ース２２が従来通りの平板状のものという構成である。
第２図イ、口共に、従来のサイリスタの特性を改良し、
高速化が実現できる。また、後の製造方法で述べるよう
にベース領域の両側の隣接する層の不純物密度を互いに
変えることによジ、たとえば、陰極側の密度を高くすれ
ば、直列抵抗が減少し、また陰極側の密度を低くすれば
、分布容量が減少して、高速化できることは、明らかで
ある。
次に本発明の一製造例を第２図イのものについて説明す
る。
る。
比抵抗が０．０１Ω−Ｃｍｌ厚み２５０μのシリコンか
ら成る基板Ｎ＋に、まずＮ型１×１０１３ｃｍ−３を２
０μ成長し、次に不純物密度が５×２０２０ｃ『３の高
不純物密度領域のＰ型を網目状もしくは一方向に複数本
配列されるよう選択的につけ、第２のベース２２を形成
する。
ら成る基板Ｎ＋に、まずＮ型１×１０１３ｃｍ−３を２
０μ成長し、次に不純物密度が５×２０２０ｃ『３の高
不純物密度領域のＰ型を網目状もしくは一方向に複数本
配列されるよう選択的につけ、第２のベース２２を形成
する。
その後Ｎ型の低不純物密度層１×１０１３ｃｍ−３を成
長し、次にＰ型線状の低抵抗領域を設け、第１のベース
２１を形成する。
長し、次にＰ型線状の低抵抗領域を設け、第１のベース
２１を形成する。
これには、形成方法は、たとえば拡散、エピタキシヤル
成長、イオン打込みなど公知の方法で良い。更にＮ型の
低不純物密度層５×１０１３ｃｆｆ１４を成長し、最後
にＰ型１×１０２０ｃｍ−３を成長することによつて第
２図イの形状を有するサイリスタを製造できる。以上い
くつかの実施例について説明したが、本発明は以上のも
のに限られるものではない。
成長、イオン打込みなど公知の方法で良い。更にＮ型の
低不純物密度層５×１０１３ｃｆｆ１４を成長し、最後
にＰ型１×１０２０ｃｍ−３を成長することによつて第
２図イの形状を有するサイリスタを製造できる。以上い
くつかの実施例について説明したが、本発明は以上のも
のに限られるものではない。
第２図の実施例に訃いては、スイツチ・オン状態におけ
る保持電圧を減らす為に、第１のベース２１、第２のベ
ース２２、或いは第２のベース２２のみに直列抵抗を挿
入すべくなして、ターン・オン状態における自己バイア
ス幼果を生ぜしめ、ターン・オフしようとする場合には
、比較的直列抵抗の少なくなつているような点から、ス
イツチ・オフ●パルスを送つたク或いは短絡する等の方
法をとるのが有利である。な訃本実施例に｝いてはＰＮ
ＰＮ構造のサイリスタを示しているが、本発明はベース
層がＮ型となるＮＰＮＰ構造であつても構わない。
る保持電圧を減らす為に、第１のベース２１、第２のベ
ース２２、或いは第２のベース２２のみに直列抵抗を挿
入すべくなして、ターン・オン状態における自己バイア
ス幼果を生ぜしめ、ターン・オフしようとする場合には
、比較的直列抵抗の少なくなつているような点から、ス
イツチ・オフ●パルスを送つたク或いは短絡する等の方
法をとるのが有利である。な訃本実施例に｝いてはＰＮ
ＰＮ構造のサイリスタを示しているが、本発明はベース
層がＮ型となるＮＰＮＰ構造であつても構わない。
またＰＮＩＰＮやＮＰＩＮＰ及びＰＮＶＰＮ，．ＰＮπ
ＰＮのような構造であつても良い。また陽極４をオーミ
ツク接触とする場合には、比較的低い不純物密度の領域
として陽極４を形成して、電極１の近傍でオーミツク接
触としてもよい。
ＰＮのような構造であつても良い。また陽極４をオーミ
ツク接触とする場合には、比較的低い不純物密度の領域
として陽極４を形成して、電極１の近傍でオーミツク接
触としてもよい。
第２図に訃いて第１のベース２１、第２のベース２２を
設けてあるのは、スイツチ特性を良くするためである。
設けてあるのは、スイツチ特性を良くするためである。
即ち、ベース電極の電位の及ぶ領域が、ペース電極を２
個設けることにより、第１図のものより更に小範囲にで
きるのでスイツチ応答速度が速く１０ｎ秒のオーダにも
でき、又網目状もしくは線状のベースの周辺をベースと
その隣接領域のポテンシヤルの差を利用して、空乏層で
つなぎスイツチ特性を早くできることに加えて、スイツ
チ・オフ電流を極めて少なく、陽極電流の数１０分の１
のピークベース電流も実現できる。
個設けることにより、第１図のものより更に小範囲にで
きるのでスイツチ応答速度が速く１０ｎ秒のオーダにも
でき、又網目状もしくは線状のベースの周辺をベースと
その隣接領域のポテンシヤルの差を利用して、空乏層で
つなぎスイツチ特性を早くできることに加えて、スイツ
チ・オフ電流を極めて少なく、陽極電流の数１０分の１
のピークベース電流も実現できる。
また、第２図に示した各実施例に含まれる網目状もしく
は平行線状のベース領域は、制御電極と主電流の通路を
分離した点で従来のサイリスタの欠点であるベース横方
向抵抗の大きいことと注入幼率の低下をいずれも防ぐこ
とができる。
は平行線状のベース領域は、制御電極と主電流の通路を
分離した点で従来のサイリスタの欠点であるベース横方
向抵抗の大きいことと注入幼率の低下をいずれも防ぐこ
とができる。
従つていかなる大面積のサイリスタを製作したとしても
、電圧の反転は瞬時のうちに行なえる。
、電圧の反転は瞬時のうちに行なえる。
特に第２ベースの方にも後述する様に電極を導線にとり
出しておき、同時に短絡あるいはバイアスをかけるなど
の電気的操作を行うべくすれば幼果は大きい。以上説明
したように本発明の半導体装置のサイリスタは、少くと
も一つのベース領域を、一方向に複数本配列して形成す
るか、それを合成したような網目状などに配列して形成
するか、いづれの場合に訃いても、従来のサイリスタよ
りもベース抵抗が小さいのでベース電圧を印加したとき
に瞬時にベース全体の広い面積が制御でき熱損が少いの
で非常に優れたスイツチ特性を示し、スイツチのオン●
オフが瞬時のうちに行なえるもので、そのスイツチ時間
は、従来のものの１／１０程度以下に短縮できる。
出しておき、同時に短絡あるいはバイアスをかけるなど
の電気的操作を行うべくすれば幼果は大きい。以上説明
したように本発明の半導体装置のサイリスタは、少くと
も一つのベース領域を、一方向に複数本配列して形成す
るか、それを合成したような網目状などに配列して形成
するか、いづれの場合に訃いても、従来のサイリスタよ
りもベース抵抗が小さいのでベース電圧を印加したとき
に瞬時にベース全体の広い面積が制御でき熱損が少いの
で非常に優れたスイツチ特性を示し、スイツチのオン●
オフが瞬時のうちに行なえるもので、そのスイツチ時間
は、従来のものの１／１０程度以下に短縮できる。
更に本発明の半導体装置のサイリスタはベース電位の変
化が即座にキヤリアに及ぶので、ターン・オフ時の電流
がベース領域の電流通路を均一に流れるから、電流の集
中が起きず素子の熱的安定化が計られ、電流容量Ｄｉ／
Ｄｔ，．ｄｖ／Ｄｔ耐量も高くとれ、さらに、従来のサ
イリスタよりはるかに大面積の素子に対してもこれらの
幼果が同様に顕著となる特徴をもつ。
化が即座にキヤリアに及ぶので、ターン・オフ時の電流
がベース領域の電流通路を均一に流れるから、電流の集
中が起きず素子の熱的安定化が計られ、電流容量Ｄｉ／
Ｄｔ，．ｄｖ／Ｄｔ耐量も高くとれ、さらに、従来のサ
イリスタよりはるかに大面積の素子に対してもこれらの
幼果が同様に顕著となる特徴をもつ。
そのために、ターン・オン時間のバラツキが少なく高精
度のターン●オン、ターン・オフが可能で高能率のもの
となる。このように本発明のサイリスタは従来のサイリ
スタに比較して非常に多くの利点を有しており、工業的
価値の非常に高いものである。
度のターン●オン、ターン・オフが可能で高能率のもの
となる。このように本発明のサイリスタは従来のサイリ
スタに比較して非常に多くの利点を有しており、工業的
価値の非常に高いものである。
第１図は従来のサイリスタの一例、第２図イ、口は本発
明の実施例を夫々示している。 １・・・・・・陽極電極、２・・・・・・ベース電極、
３・・・・・・陰極電極、４・・・・・・陽極領域、５
・・・・・・陽極以外のＮＰＮ領域、２０・・・・・・
ベース領域、２１・・・・・・第１のベース、２２・・
・・・・第２のベース、５１・・・・・倫極領域、５２
・・・・・・第２ベースと陰極領域の間のＮ層、５３・
・・・・・第１ベースと陽極領域の間のＮ層。
明の実施例を夫々示している。 １・・・・・・陽極電極、２・・・・・・ベース電極、
３・・・・・・陰極電極、４・・・・・・陽極領域、５
・・・・・・陽極以外のＮＰＮ領域、２０・・・・・・
ベース領域、２１・・・・・・第１のベース、２２・・
・・・・第２のベース、５１・・・・・倫極領域、５２
・・・・・・第２ベースと陰極領域の間のＮ層、５３・
・・・・・第１ベースと陽極領域の間のＮ層。
Claims (1)
- １ 第１の導電型の陽極となるべき第１の領域と前記第
１の領域に接して主電流通路となるべくされた高抵抗の
第２の導電型の第２の領域と、前記第２の領域の陽極と
なるべき第１の領域とは反対側に第２の導電型の陽極と
なるべき第３の領域を有し、前記第２の領域中に主電流
通路を塞ぐ第１の導電型の第１の制御領域と前記第１の
制御領域とは接しないように主電流通路を塞がない第１
の導電型の高不純物密度の第２の制御領域を有し、前記
第２の制御領域は少なくとも一方向に線状の構造ないし
は網目状の構造の部分を有していることを特徴とするサ
イリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140151A JPS5917547B2 (ja) | 1981-09-05 | 1981-09-05 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140151A JPS5917547B2 (ja) | 1981-09-05 | 1981-09-05 | サイリスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5600273A Division JPS579226B2 (ja) | 1973-05-18 | 1973-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5783057A JPS5783057A (en) | 1982-05-24 |
| JPS5917547B2 true JPS5917547B2 (ja) | 1984-04-21 |
Family
ID=15262050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56140151A Expired JPS5917547B2 (ja) | 1981-09-05 | 1981-09-05 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917547B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163460A (en) * | 1997-10-11 | 2000-12-19 | Temic Telefunken Microelectronic Gmbh | Housing for electronic assemblies including board-mounted components and separate discrete components |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141179A (ja) * | 1984-12-13 | 1986-06-28 | Mitsuteru Kimura | タ−ン・オフ・サイリスタ |
| US4982258A (en) * | 1988-05-02 | 1991-01-01 | General Electric Company | Metal oxide semiconductor gated turn-off thyristor including a low lifetime region |
| US4980742A (en) * | 1988-05-31 | 1990-12-25 | Siemens Aktiengesellschaft | Turn-off thyristor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1156997A (en) * | 1965-10-21 | 1969-07-02 | Bbc Brown Boveri & Cie | Improvements in and relating to Controllable Semi-Conductor Devices |
| US3465216A (en) * | 1966-07-22 | 1969-09-02 | Stanislas Teszner | Bistable semiconductor device for heavy currents |
-
1981
- 1981-09-05 JP JP56140151A patent/JPS5917547B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1156997A (en) * | 1965-10-21 | 1969-07-02 | Bbc Brown Boveri & Cie | Improvements in and relating to Controllable Semi-Conductor Devices |
| US3465216A (en) * | 1966-07-22 | 1969-09-02 | Stanislas Teszner | Bistable semiconductor device for heavy currents |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163460A (en) * | 1997-10-11 | 2000-12-19 | Temic Telefunken Microelectronic Gmbh | Housing for electronic assemblies including board-mounted components and separate discrete components |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5783057A (en) | 1982-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3706026B2 (ja) | 高い逆方向電圧用のパワー半導体素子 | |
| US4060821A (en) | Field controlled thyristor with buried grid | |
| JPH10284718A (ja) | 絶縁ゲート型サイリスタ | |
| EP0154082A1 (en) | Gate turn-off thyristor | |
| US4849800A (en) | Semiconductor component | |
| JPH10125896A (ja) | 絶縁ゲート型サイリスタ | |
| JPH043113B2 (ja) | ||
| EP0014080A1 (en) | A three-terminal semiconductor switch device | |
| US5352910A (en) | Semiconductor device with a buffer structure | |
| JPH02122671A (ja) | 制御可能なパワー半導体素子 | |
| JP2003124467A (ja) | 絶縁ゲート型半導体装置 | |
| US4054893A (en) | Semiconductor switching devices utilizing nonohmic current paths across P-N junctions | |
| JPS5917547B2 (ja) | サイリスタ | |
| US5459338A (en) | Gate turn-off thyristor and power convertor using the same | |
| JPH0870116A (ja) | 絶縁ゲート型サイリスタ | |
| JPS6124832B2 (ja) | ||
| JPS6042624B2 (ja) | 電界効果型スイツチング素子 | |
| EP0118336B1 (en) | High voltage mos/bipolar power transistor apparatus | |
| WO1993013559A1 (en) | Field effect transistor controlled thyristor having improved turn-on characteristics | |
| JPS6132828B2 (ja) | ||
| JP2724204B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| WO2004102671A1 (en) | Power device with high switching speed and manufacturing method thereof | |
| WO2000035018A1 (en) | Sidewall junction for bipolar semiconductor devices | |
| JPH026229B2 (ja) | ||
| JPS58151061A (ja) | タ−ンオン及びタ−ンオフできる半導体装置 |