JPS6124832B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は超高速・大電力動作が行なえ、しかも
高能率、かつ直流遮断にも適用できるサイリスタ
に関する。

従来のサイリスタは、制御電極であるベース中
を主電流が通るため、ベースの不純物密度を高く
することができず、ベース横方向抵抗が大きくな
り、ベース抵抗Ｒとその静電容量から決まるＲ・
Ｃ時定数が大きくなるので、使用可能の周波数上
限が制限される。即ち、従来のサイリスタでは、
素子が阻止状態から導通状態に移行する際（以下
この状態をターン・オンと称す。）には、ベース
が有するＲ・Ｃ時定数の大きさのためオン状態領
域の拡がりを速やかに制御できず、ターン・オフ
時間を短くできずにいる。又導通状態から阻止状
態に移行する際（以下この状態をターン・オフと
称す。）には、オン状態で接合内に注入されてい
る非常に多くの多数キヤリア、小数キヤリアが拡
散によつて移動し、電極に吸収され消滅するの
で、時間が長くかかつている。更に、オフすべく
ベース電極端子を介してベースに印加された電圧
も、ベースの横方向抵抗が大きいため、ベース端
子から離れた遠い領域にはベース電圧の影響が強
く及ばず、わずかにベース電極近傍をオフ状態に
するのみで、ベース領域全部からキヤリア排出さ
れるターン・オフ時間が長くなるかあるいはター
ン・オフが不可能になつている。すなわち、ター
ン・オフ時間が長くなるだけでなく、ゲートで遮
断できるアノード電流が小さいものになつてしま
う。従つて直流の遮断もほとんどできず、もしで
きたとしてもごく小容量のものに限られてしま
う。通常のゲートターンオフサイリスタでは特に
ターン・オフ時のdv／dt、di／dt耐量が小さく破
損しやすいという欠点を持つている。

即ち、従来のサイリスタは超高速、大電力動作
ができず、高速動作において能率が悪く極く低周
波数でしか動作しない。そして、直流の遮断もほ
とんど不可能という等非常に多くの大きな欠点を
有している。

サイリスタにおいては、ベース横方向抵抗を実
質的に減少すべく、ベース領域の陰極との接合側
に接してベース領域と同伝導型の高不純物密度領
域を設け、それに多数の小穴をあけてベース領域
をつらぬいて陰極領域に接している構造（特公昭
44−30535号）とか、ベース領域の両側の接合か
ら離れたベース領域中に同様に多数の小穴をあけ
たベース領域と同伝導型の高不純物密度層を形成
した構造（特開昭49−77585号）が提案されてい
るが、前者はこの高不純物密度領域が、比較的密
度の高い陰極側の層に接しているため、空乏層の
のびが少なく、分布容量が大きく、スイツチング
時間が長くなる欠点がある。また後者では高不純
物密度領域がベースの中程にあるため、前記の欠
点の他に製造工程が多くなる欠点を有する。

本発明は叙上の従来の欠点を除去するものであ
り、その目的は超高速、大電力動作が行え、しか
も高能率かつ直流遮断にも適用できる新規なサイ
リスタを提供することにある。

本発明のサイリスタは、ベース領域中に形成す
る高不純物密度領域を、従来のものと異なりベー
スに隣接する領域の不純物密度の低い側に位置さ
せることにより、分布容量の減少を図り、更にこ
のベースの高不純物密度領域の形状をかえてベー
ス横方向抵抗を大幅に減少せしめるものである。

以下図面を参照して本発明を詳細に説明する。

本発明のサイリスタのpnpn構造のサイリスタ
について説明する。はじめに本発明中では、ｐ型
高不純物密度領域をｐ＋領域、ｐ型低不純物密度
領域をｐ−領域、ｐ型でこれらの中間的な不純物
密度の領域をｐ領域、ｎ型についても同様に高不
物密度領域をn⁺領域、低不純物密度領域をn^-領
域、中間的な不純物密度領域をｎ領域と称するこ
とにする。

第１図は、本発明のpnpn構造のサイリスタの
一例であり、ｎ型の陰極となる第１層１、ｐ型の
ベースとなる第２層２、n^-領域の第３層３、ｐ
型の陽極となる第４層４の４層から成り、ベース
である第２層中の少くとも第３層に接する面の近
くに、不純物密度の比較的高いp⁺領域と比較的
低いｐ領域を有し、p⁺領域のほとんどすべては
互いに接続されている。

本発明のサイリスタは、ベースの高不純物密度
領域により、主電流通路となる真性半導体領域も
しくは低不純物密度領域中に発生する電位障壁を
低めて、急激にキヤリアを注入することで生じる
多数の正孔と電子の混合状態による電界の低下に
より、阻止状態から導通状態に移行し、またゲー
ト電圧を負にすることによりこの電位障壁を再び
高めることによりキヤリアの注入を停止し、加え
て内部に蓄積しているキヤリアを電界により引き
つけ制御電極へ吸収することにより、導通状態か
ら阻止状態にもどる動作を行うものである。従つ
て、主電流はほとんどキヤリアを制御するための
高不純物密度領域を通らず、不純物密度の低いｐ
領域を流れるためp⁺領域部分の不純物密度は抵
抗を下げる為にいくらでも高くできるし、さらに
ゲートに隣接した真性半導体領域もしくは低不純
物密度領域中にこのベースが占める部分は小さく
てよく、又、低不純物密度領域の不純物密度を低
くすれば、より一層ベースの分布容量が小さくな
る。即ち、ベースのＲ・Ｃ時定数を小さくでき
る。

また、ベース中のp⁺領域が不純物密度の低い
第３層との接合の近くにあるので、ベース電圧及
び陽極電圧により、p⁺領域による空乏層が第３
層３中に広く拡がり、スイツチング及び阻止状態
の特性の向上が図れる。

ベース電圧を負にしたときに、空乏層は第３層
へ拡がることにより、さらに陰極からの電子の注
入に対し高い電位障壁を形成し陽極にたとえ大き
な順方向電圧、この例では正電圧を加えても、陰
極からの電子注入の抑制されており電流は流れず
阻止状態となる。導通状態より阻止状態へ移行さ
せるには単にベース電圧を負にすれば良い。順方
向の阻止電圧はほぼ第３層のｎ−層の厚さによつ
て決まる。ベースのp⁺層より第３層のn^-層へ形
成される空乏層が第４層の陽極へ到達し、陽極よ
り第３層へ正孔が注入されると正孔は第２層のベ
ースへ流れ、抵抗の低いp⁺層へ吸収される。こ
のときにベースの抵抗が大きければ正孔による電
流とベース抵抗により決まる電圧降下がベース内
部に生じてオートバイアス効果により導通状態へ
移行する。ベース抵抗が大きいとサイリスタの阻
止電圧特性は劣化し、これは大電力動作時で接合
温度上昇が大きいときに著しい。本発明の半導体
装置はベース層２へp⁺の高不純物密度領域を第
３層のｎ−層へ隣接して設けてありゲート抵抗を
小さくする構造なのでターンオン、ターンオフが
非常に速いという特徴を有するものである。

第３層のn^-の不純物密度はおおよそ10¹¹cm^-3乃
至10¹⁶cm^-3として、第２層のp⁺層の不純物密度は
おおよそ10¹⁷乃至10²¹cm^-3に変えうる。第３層は
できるだけ不純物密度を下げるのが望ましく、本
発明の半導体装置では第３層が低不純物密度なの
で順阻止電圧が増大し、かつ順方向の電圧降下が
小さいという特徴を有する。

このサイリスタは、勿論第１図とそれぞれ逆の
伝導型すなわちnpnp構造のものでも実施でき
る。また、第１層と第２層の間あるいは第２層と
第３層の間に真性半導体層ｉ（以下真性半導体領
域ｉ層、π層、ν層をすべて含めて、真性半導体
領域ｉと称す。）をはさんだ構造、すなわち、
pnipn、npinp型などでも同様である。この場合
には陽極４とｉ層の間にｎ層がはいることにな
る。ゲートに負電圧を加えて阻止しているときに
２のベース層のp⁺層からｉ層へ空乏層が倒達
し、更にｎ層へ空乏層が広がる。このときには陽
極４からｉ層へはｎ層が挿入されているので容易
に正孔はｉ層へ注入されず、順方向阻止電圧は著
しく上昇し、サイリスタとして望ましい特性を得
ることができる。挿入されるｎ層はｉ層に比べ、
薄くて良い。これらの構造のものは、耐圧が向上
する利点を有する。ベースに加えた電圧の効果が
すばやく及び、また、第３層中に空乏層が拡がる
ことにより、キヤリアの制御が容易に行える。ト
ランジスタの場合もpnp型、pnip型、npin型でも
同様であることは勿論である。

本発明では、以上の説明のように、ベース中に
あるp⁺層からn^-層あるいはn⁺層を空乏層を容易
に拡げることによりキヤリアの制御を十分に行な
うことができるサイリスタ及びトランジスタで、
本発明のサイリスタでは、キヤリアは高不純物密
度ベース領域５の間の低不純物密度領域２を流れ
るから、ベースのp⁺領域の総面積を、接合全面
積の半分以下として、ベースをつきぬける主電流
の妨げとならないようにして、かつベース抵抗を
下げるためにベース中のp⁺層の形状に特徴を有
している。

このベースのp⁺領域は、ほぼ平行線状に配列
されれば、ベース抵抗を減少させるために一層効
果がある。第２図は、第１図の第２層２だけを
p⁺領域をほぼ平行線状に配列した場合について
図中下側からみた斜視図である。ｐ領域２中に
p⁺領域５がほぼ平行線状に配列されている様子
がわかる。（以下これをビーム型と称し、ビーム
型を持つたベースをビーム・ベースと称す）この
様にp⁺領域をビーム型に配列した場合、接合全
面積に占めるp⁺領域の割合は最も小さくなる。
すなわち、主電流を妨げる度合がもつとも少な
く、また分布容量とベース抵抗を非常に小さくで
きる。ベースのCR時定数が小さくなることによ
つて、動作速度が非常に速くなる。ベース中の
p⁺領域が主電流通路に面していて電流が均一に
流れるために大面積化すなわち大電力化も容易に
できる。

第３図は、ビーム・ベースの応用例で、第３図
と同じ位置から第２層をみたものである。

ビーム状のp⁺領域５を同じく線状のp⁺領域１
１によつて、互いに接続し、その間隔を前者ビー
ム状p⁺領域の間隔の10倍以上にしたものであ
る。こうすることにより、ベース抵抗は略々第２
図のものにくらべて１／10程度以下にできる。こ
の形状のベースは、どの方向にもベースの横方向
抵抗が小さくなる。製造に際し、ビーム状のp⁺
領域５が途中でとぎれたとしても全面にわたつて
p⁺領域接続が保てる利点を有するので、第２図
に示されている半導体装置に比べて大電流を流す
のに適している。

以上に述べたゲート形状の説明は、それぞれ逆
の伝導型を有する構造の場合には、p⁺、ｐ領域
はn⁺、ｎ領域となるのは勿論である。

本発明のサイリスタはベース中のp⁺層を第４
図の様に形成することにより、ベース牴抗を非常
に小さくすることができて、順方向阻止特性の向
上、温度上昇時の安定性の向上に大きく寄与する
ものである。本発明のサイリスタは、主電流通路
がベース層に、p⁺層がビーム型に分割されてい
ることにより、特定の個所への電流集中が起ら
ず、特にターンオフ時のdv／dt、di／dt耐量が大
きくなつてサイリスタがターンオフ時に破損しに
くいという特長を有している。

さらに本発明のベースのp⁺領域は、第４図に
示す様にベース層の反対側にまで達していてもも
ちろん良く、また接合部分のp⁺領域とｐ領域が
同一平面上に並んでいなくても良く、極端には、
p⁺領域が第３層あるいは第１層にはみ出してい
てもよい。（第５図、第６図） 本発明の半導体装置の構造は、輻射線センサー
半導体装置、たとえば光サイリスタや光トランジ
スタとしても使用でき、入射光により発生したキ
ヤリアの移動は、ベースの高不純物密度領域を通
ることによりすばやく移動するため、やはり高速
化、大面積化が図れる。勿論光に限らず、放射線
等輻射線全般に対して同様である。

次に本発明の半導体装置の製造方法を、第１図
の構造のものを例にとつて説明する。第７図ａ乃
至ｈは、その製造工程の例を断面で示した工程図
である。

比抵抗1kΩ−cm程度のシリコンn^-型基板３を
100μｍ程度にエツチングしてａ、一方の面に歪
補正したp⁺領域５（不純物密度１×10²¹cm^-3程
度）を1050℃で２μｍエピタキシヤル成長しｂ、
p⁺領域５を巾５μ、間隔15μのビーム状に残し
て、不要の部分を2.5μエツチングするｃ。ビー
ム状にp⁺領域５の残つた表面全面に、ｐ層２
（１×10¹⁶cm^-3程度）を1050℃で５μｍエピタキ
シヤル成長しｄ、さらにその上に歪補正したn⁺
層１（１×10²¹cm^-3）を１μｍエピタキシヤル成
長するｅ。

いずれか一方の面から、一部を階段状にエツチ
ングして、ビーム状のp⁺領域５を露出させｆ、
基板３の裏面を10μエツチングした後、酸化膜を
マスクとして、このp⁺の露出領域及び基板裏面
に歪補正したp⁺層１２（１×10²¹cm^-3）を1000℃
で10分選択拡散し、湿酸素中で1100℃で20分熱処
理してｇ、最後に、各電極端子として金属１３を
つけて完成するｈ。シリコンn^-型基板３は順方
向阻止電圧を増すためには、例えば300〜500μｍ
としたほうが望ましい。ここで、ビーム状p⁺領
域５の形成には、エピタキシヤル成長でなく、
1100℃で10分不純物をたい積後、1200℃で５分酸
素中で熱処理する選択拡散法、イオン打込量１×
10¹⁵cm^-2、加速電圧30keVで選択的にイオン打込
み後、1100℃で30分熱処理する方法等種々使用で
きるし、また他の領域の形成についても同様であ
る。ベース端子の取出しは表面からベース領域と
同伝導型の高不純物密度層を深い拡散によつて形
成してもよい。また各領域の形成順序もこの例と
異つていてもよい。

以上pnpn構造のサイリスタについて製造例を
示したが、本発明はこれに限られるものではな
く、例えば、第２層と第３層の間にｉ層をはさん
だ構造のものは、このｉ層をエピタキシヤル成長
等で形成すればよいし、あるいは外側のn⁺領域
１あるいはp⁺領域４の内側に、それぞれn^-領域
あるいはp^-領域をはさんだ構造のものも同様に
製造できるし、それぞれ逆伝導型のものも同様で
ある。

製作例に述べた不純物密度、厚さ、温度、時間
等すべての数値はここにあげた例に限ることな
く、設計条件によつて、いろいろ変えて実現する
ものであり歪補正も場合によつては必要でない。
高不純物密度領域の不純物密度は例えば、10¹⁷cm
^-3乃至10²¹cm^-3、また低不純物密度領域の不純物
密度は例えば、10¹¹cm^-3乃至10¹⁶cm^-3のように変
えうる。ただし、キヤリアを供給する領域となる
陰極領域１や陽極領域５の不純物密度は高い程望
ましい。

また、材料はシリコンに限られず、ゲルマニウ
ムでもよいし、化合物半導体であるガリウム砒
素、ガリウム・アルミニウム・砒素、インジウ
ム・砒素・燐などでもよく、またエピタキシヤル
成長を例にとつて説明したが、ヘテロ接合を形成
して製造してもよい。

以上に説明したように、本発明のサイリスタ
は、普通のサイリスタに比べて、ベースの横方向
抵抗が小さくなること及び従来の高不純物密度領
域をベース中に形成した構造のものより、ベース
領域の分布容量が小さくなるから、従来のものに
比べて高速化ができ、かつ、大電力化のための大
面積化が容易になる。また、この構造をもつたサ
イリスタは、ベース入力信号をいろいろと設計に
より変えることができる。すなわち、ベース領域
の比較的低不純物密度の領域の厚みを変えること
により、ベースの高不純物密度領域によつて、隣
接した領域中にできる空乏層の状態を変えること
ができる。たとえば、ベース入力が０の時にで
も、オン、オフいろいろの状態を設定できる。

以上のように本発明の半導体装置は、工業的価
値の非常に高いものである。

【図面の簡単な説明】

第１図は本発明のサイリスタの例を示す断面
図、第２図、第３図は第１図でベースの形の例を
示すため第２層のみを図中下方からみた斜視図、
第４図、第５図及び第６図は第１図のサイリスタ
でベース領域の他の形の例を示した断面図、第７
図は第１図のサイリスタの製造工程を示す断面図
である。 １……ｎ型第１層・陰極、２……ｐ型第２層・
ベース、３……n^-型第３層、４……ｐ型第４
層・陽極、５……ベース中のp⁺領域、６……ｎ
型第１層、７……ｐ型第２層・ベース、８……
n^-型第３層、９……ベース中のp⁺領域、１０…
…ビーム状ｐ^＋ _ｒ領域、１１……ビーム状p⁺領域を
相互に接続するp⁺領域。

Claims (1)

1. 【特許請求の範囲】 １ 高不純物密度領域よりなる第１の半導体層に
   隣接して第２のおおよそ１×10¹¹cm^-3から１×
   10¹⁶cm^-3の低不純物密度を有する前記第１層とは
   逆導電型の高抵抗半導体層と第２の半導体層に隣
   接して第３の第１層と同導電型の高抵抗半導体層
   と、前記第３半導体層に隣接して設けられた第４
   の前記第１層とは逆導電型の高不純物密度領域よ
   りなる半導体層で形成されるサイリスタにおい
   て、前記第３層の半導体層中に少なくとも前記第
   ２層の高抵抗の半導体層に接しておおよそ10¹⁷cm
   ^-3以上の不純物密度を有する前記第３層と同一導
   電型の高不純物密度の半導体領域が所定の間隔を
   有して形成されていることを特徴としていて、前
   記第３層中の高不純物半導体領域をほぼ平行線状
   に形成し前記第３層中の高不純物密度半導体領域
   を制御電極としたことを特徴とするサイリスタ半
   導体装置。 ２ 前記特許請求の範囲第１項記載の半導体装置
   において、前記第３の半導体層中の高不純物半導
   体領域がほぼ平行線状に形成された高不純物密度
   半導体領域を互いに接続し、その間隔が平行線状
   領域の間隔の少なくとも10倍以上であることを特
   徴とする前記特許請求の範囲第１項記載のサイリ
   スタ半導体装置。 ３ 前記特許請求の範囲の第１項記載の半導体装
   置において、前記第３層の半導体層中に形成され
   る前記第３の半導体層と同一導電型の高不純物半
   導体領域が前記第２の高抵抗半導体層及び第４の
   半導体層に接するか突出していることを特徴とす
   る前記特許請求の範囲第１項記載のサイリスタ半
   導体装置。 ４ 前記特許請求の範囲の第１項記載の半導体装
   置において、前記第１層と前記第２層との前に前
   記第２層よりも不純物密度の高い第５の前記第２
   層と同一導電型の半導体層を設けたことを特徴と
   する前記特許請求の範囲第１項記載のサイリスタ
   半導体装置。 ５ 前記特許請求の範囲の第１項記載の半導体装
   置において第３層の半導体層と第４層の半導体層
   の間に第４層と同一導電型で第４層よりも不純物
   密度の低いおおよそ１×10¹¹cm^-3から１×10¹⁶cm
   ^-3の低不純物密度の半導体層を挿入したことを特
   徴とするサイリスタ半導体装置。