JP2536703Y2 - フォトサイリスタ - Google Patents
フォトサイリスタInfo
- Publication number
- JP2536703Y2 JP2536703Y2 JP1993072254U JP7225493U JP2536703Y2 JP 2536703 Y2 JP2536703 Y2 JP 2536703Y2 JP 1993072254 U JP1993072254 U JP 1993072254U JP 7225493 U JP7225493 U JP 7225493U JP 2536703 Y2 JP2536703 Y2 JP 2536703Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- cathode
- photothyristor
- impurity density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】本考案はフォトサイリスタに係
り、特に高速で高感度な半導体装置に関する。
り、特に高速で高感度な半導体装置に関する。
【０００２】
【従来の技術】従来のｐ−ｎ−ｐ−ｎ構造のサイリスタ
は、ベース抵抗が大きく、光に対する感度が悪く又高速
でないという欠点を有している。
は、ベース抵抗が大きく、光に対する感度が悪く又高速
でないという欠点を有している。
【０００３】図１は、従来の光トリガサイリスタであ
る。ｐ−ｎ−ｐ−ｎの四層構造で、１はアノード電極、
２はカソード電極、３はゲート電極である。１０はサイ
リスタに照射される光入力１０である。
る。ｐ−ｎ−ｐ−ｎの四層構造で、１はアノード電極、
２はカソード電極、３はゲート電極である。１０はサイ
リスタに照射される光入力１０である。
【０００４】光が照射されることによってサイリスタは
導通する。ゲート電極３は取り出さない場合もある。従
来の光トリガサイリスタは、図１に示すようにｐ型ベー
スの抵抗が大きい為に、素子全面がターン・オンするの
に時間がかかる。そのための時間により、スイッチング
できる周波数は極めて低い周波数になっている。
導通する。ゲート電極３は取り出さない場合もある。従
来の光トリガサイリスタは、図１に示すようにｐ型ベー
スの抵抗が大きい為に、素子全面がターン・オンするの
に時間がかかる。そのための時間により、スイッチング
できる周波数は極めて低い周波数になっている。
【０００５】このような欠点を解決するものとして、ゲ
ート部分の不純物密度に不均一をつけゲート抵抗を低減
する構造が提案されている（特開昭５３−１２４０８６
号公報）。図２は従来の静電誘導型フォトサイリスタの
断面図である。１３はＳｉのｎ型の高抵抗基板である。
ボロンの選択拡散によりアノードとなるべきｐ＋領域１
４とｐゲートの高不純物密度な領域２０を形成する。ｐ
ゲート上に、例えばＳｉＣｌ４とＨ２ガスによる気相成
長法により高抵抗なｎ−層を約１０μｍ程度成長させ
る。成長時にｐゲートの高不純物領域よりのオートドー
プにより比較的不純物密度の低いｐゲート領域２１がエ
ピタキシャル成長と同時に形成される。次にリンにより
カソードの高不純物密度なｎ＋領域１１を形成する。化
学エッチングによりｐゲート領域の高不純物密度領域の
端部を図のように露出させる。高真空中でＡ１を蒸着
し、カソード電極１５、ゲート電極１６、アノード電極
１７を形成する。光入力１０がよく動作層へ照射される
ように、カソード電極１５はカソード全面にではなく
て、周辺部にのみ設けている。
ート部分の不純物密度に不均一をつけゲート抵抗を低減
する構造が提案されている（特開昭５３−１２４０８６
号公報）。図２は従来の静電誘導型フォトサイリスタの
断面図である。１３はＳｉのｎ型の高抵抗基板である。
ボロンの選択拡散によりアノードとなるべきｐ＋領域１
４とｐゲートの高不純物密度な領域２０を形成する。ｐ
ゲート上に、例えばＳｉＣｌ４とＨ２ガスによる気相成
長法により高抵抗なｎ−層を約１０μｍ程度成長させ
る。成長時にｐゲートの高不純物領域よりのオートドー
プにより比較的不純物密度の低いｐゲート領域２１がエ
ピタキシャル成長と同時に形成される。次にリンにより
カソードの高不純物密度なｎ＋領域１１を形成する。化
学エッチングによりｐゲート領域の高不純物密度領域の
端部を図のように露出させる。高真空中でＡ１を蒸着
し、カソード電極１５、ゲート電極１６、アノード電極
１７を形成する。光入力１０がよく動作層へ照射される
ように、カソード電極１５はカソード全面にではなく
て、周辺部にのみ設けている。
【０００６】図２に示されるｐゲート領域中の高不純物
密度領域は、平行線、格子状ないしは網目状、蜂巣状と
すればよい。図２においてはｐゲートの高不純物密度領
域２０の厚みをｐゲートの低不純物密度領域よりも厚く
して、カソードからの電子の注入は専ら低不純物密度な
ｐゲート領域２１よりさせている。
密度領域は、平行線、格子状ないしは網目状、蜂巣状と
すればよい。図２においてはｐゲートの高不純物密度領
域２０の厚みをｐゲートの低不純物密度領域よりも厚く
して、カソードからの電子の注入は専ら低不純物密度な
ｐゲート領域２１よりさせている。
【０００７】アノード領域１４、カソード領域１１の不
純物密度は注入効率を増すために、高い程望ましい。お
およそ１×１０１８ｃｍ−３以上とする。ｐ型ゲートの
不純物密度領域の不純物密度は、高い程望ましくおおよ
そ１×１０１８ｃｍ−３とする。ボロンは共有結合半径
がＳｉとは大きく異なり、ｎ−の基板に拡散した場合お
およそ１×１０１９ｃｍ−３以上になると格子の不整合
により転位が発生するので、ＩＶ族元素の同時印加によ
り格子歪みの発生をなくして、できるだけ高不純物密度
にする必要がある。
純物密度は注入効率を増すために、高い程望ましい。お
およそ１×１０１８ｃｍ−３以上とする。ｐ型ゲートの
不純物密度領域の不純物密度は、高い程望ましくおおよ
そ１×１０１８ｃｍ−３とする。ボロンは共有結合半径
がＳｉとは大きく異なり、ｎ−の基板に拡散した場合お
およそ１×１０１９ｃｍ−３以上になると格子の不整合
により転位が発生するので、ＩＶ族元素の同時印加によ
り格子歪みの発生をなくして、できるだけ高不純物密度
にする必要がある。
【０００８】高抵抗なｎ−チャンネル領域の不純物密度
はおおよそ１×１０１４ｃｍ−３以下とし、厚さは所望
の順阻止電圧によって決定する。比抵抗が５００Ωｃｍ
位で厚さが３００μｍのときに、順阻止電圧としておお
よそ６００〜７００Ｖのものを得ることができる。順逆
阻止電圧は主に素子表面処理によって決まり、二段ベベ
ル構造、二重正ベベル構造及びメサエッチ後の真空ベー
キング工程、樹脂の被覆処理、不活性ガス封入の外囲器
により、おおよそ１０ｋＶまでの耐圧を得ることができ
る。
はおおよそ１×１０１４ｃｍ−３以下とし、厚さは所望
の順阻止電圧によって決定する。比抵抗が５００Ωｃｍ
位で厚さが３００μｍのときに、順阻止電圧としておお
よそ６００〜７００Ｖのものを得ることができる。順逆
阻止電圧は主に素子表面処理によって決まり、二段ベベ
ル構造、二重正ベベル構造及びメサエッチ後の真空ベー
キング工程、樹脂の被覆処理、不活性ガス封入の外囲器
により、おおよそ１０ｋＶまでの耐圧を得ることができ
る。
【０００９】図３乃至図５はｐ型ゲートの高不純物密度
領域２０と低不純物密度領域２１の形状を種々変化した
従来の静電誘導フォトサイリスタの例である。
領域２０と低不純物密度領域２１の形状を種々変化した
従来の静電誘導フォトサイリスタの例である。
【００１０】動作について説明する。順阻止状態、逆阻
止状態においては通常のサイリスタと同様である。光入
力１０が照射されて、電子、正孔対が生成すると電子は
高抵抗なｎ−領域を流れアノードとの間のｎ−ｐ＋接合
近傍にたまる。一方正孔はｐゲートの高不純物密度領域
を正に帯電させ、カソード、ゲート間の電位障壁を下げ
て、サイリスタをオン状態へと移行させる。
止状態においては通常のサイリスタと同様である。光入
力１０が照射されて、電子、正孔対が生成すると電子は
高抵抗なｎ−領域を流れアノードとの間のｎ−ｐ＋接合
近傍にたまる。一方正孔はｐゲートの高不純物密度領域
を正に帯電させ、カソード、ゲート間の電位障壁を下げ
て、サイリスタをオン状態へと移行させる。
【００１１】この時カソードからの電子は専ら拡散電位
の小さなｐゲート領域の低不純物密度な領域２１を通過
する。ｐゲートの抵抗は、高不純物密度な領域２０によ
り、従来の光トリガサイリスタよりも非常に小さくなる
ので、光感度は非常に高くなる。ｐゲート領域とｎ＋カ
ソード領域間の高抵抗な領域１２により、カソード・ゲ
ート電極間の静電容量も減少する。ゲート抵抗とカソー
ド・ゲート間容量の積である時定数が小さくなるのでス
イッチング速度は非常に高速になる。
の小さなｐゲート領域の低不純物密度な領域２１を通過
する。ｐゲートの抵抗は、高不純物密度な領域２０によ
り、従来の光トリガサイリスタよりも非常に小さくなる
ので、光感度は非常に高くなる。ｐゲート領域とｎ＋カ
ソード領域間の高抵抗な領域１２により、カソード・ゲ
ート電極間の静電容量も減少する。ゲート抵抗とカソー
ド・ゲート間容量の積である時定数が小さくなるのでス
イッチング速度は非常に高速になる。
【００１２】従来のサイリスタはゲート電極近傍がオン
しても、素子全面が完全にオンするまでの拡がり時間が
大きく、高速化しにくい欠点があるが、従来の静電誘導
型フォトサイリスタのｐゲートは、高不純物密度な領域
を素子全面に配列してゲート抵抗を下げているので、タ
ーン・オン時の拡がり時間は小さくできる。しかしなが
ら、高不純物密度な領域によるゲート抵抗の改善では必
ずしも充分ではない。
しても、素子全面が完全にオンするまでの拡がり時間が
大きく、高速化しにくい欠点があるが、従来の静電誘導
型フォトサイリスタのｐゲートは、高不純物密度な領域
を素子全面に配列してゲート抵抗を下げているので、タ
ーン・オン時の拡がり時間は小さくできる。しかしなが
ら、高不純物密度な領域によるゲート抵抗の改善では必
ずしも充分ではない。
【００１３】図６において、３１はｐ型の高不純物密度
なアノード領域、３２は高抵抗なｎ−ないしは真性半導
体領域、３４は高不純物密度なｐ型ベース領域、３３は
３４よりも不純物密度の低いｐ型ゲート領域、３５はカ
ソード領域の高抵抗なｎ−ないしは真性半導体領域、３
６は高不純物密度なカソード領域、３８はＳｉＯ２膜で
ある。３８、３９、４０はそれぞれカソード、ゲート、
アノード電極である。ゲート電極を表面で金属配線をし
ていることにより、ゲート抵抗は図２の従来の静電誘導
型フォトサイリスタよりも著しく減少する。
なアノード領域、３２は高抵抗なｎ−ないしは真性半導
体領域、３４は高不純物密度なｐ型ベース領域、３３は
３４よりも不純物密度の低いｐ型ゲート領域、３５はカ
ソード領域の高抵抗なｎ−ないしは真性半導体領域、３
６は高不純物密度なカソード領域、３８はＳｉＯ２膜で
ある。３８、３９、４０はそれぞれカソード、ゲート、
アノード電極である。ゲート電極を表面で金属配線をし
ていることにより、ゲート抵抗は図２の従来の静電誘導
型フォトサイリスタよりも著しく減少する。
【００１４】図７の静電誘導フォトサイリスタはｐ型ゲ
ートの高不純物密度領域３４をカソードよりも掘り下げ
て形成したものであって、図６の静電誘導フォトサイリ
スタと同様にゲート抵抗を下げると共に、カソード・ゲ
ートの余分な電極間容量を減少させた構造である。
ートの高不純物密度領域３４をカソードよりも掘り下げ
て形成したものであって、図６の静電誘導フォトサイリ
スタと同様にゲート抵抗を下げると共に、カソード・ゲ
ートの余分な電極間容量を減少させた構造である。
【００１５】
【考案が解決しようとする課題】本考案の目的は、叙上
の従来の静電誘導型フォトサイリスタの特性を改善し、
光感度が高く、より高速にスイッチングできる静電誘導
型フォトサイリスタを提供することにある。
の従来の静電誘導型フォトサイリスタの特性を改善し、
光感度が高く、より高速にスイッチングできる静電誘導
型フォトサイリスタを提供することにある。
【００１６】
【課題を解決するための手段】そのために本考案におい
ては、チャンネルのカソード領域に接する領域をｐ−領
域として光感度を向上させ、更にゲートの不純物密度の
高い領域の少なくとも一部を半導体表面に露出させ、直
接金属電極に接続する構造をとる。
ては、チャンネルのカソード領域に接する領域をｐ−領
域として光感度を向上させ、更にゲートの不純物密度の
高い領域の少なくとも一部を半導体表面に露出させ、直
接金属電極に接続する構造をとる。
【００１７】
【作用】チャンネルのカソード領域に接する領域をｐ−
領域として、光が照射される表面近くに設けているた
め、光照射されたときに生じる電子・正孔のうち正孔は
ｐ＋ゲート領域に蓄積されるのが速やかに行われるため
に、光感度が向上する。
領域として、光が照射される表面近くに設けているた
め、光照射されたときに生じる電子・正孔のうち正孔は
ｐ＋ゲート領域に蓄積されるのが速やかに行われるため
に、光感度が向上する。
【００１８】
【実施例】図８及び図９は本考案に用いる静電誘導フォ
トサイリスタの実施例である。図２乃至図７に示した実
施例よりもゲート抵抗とカソード・ゲート電極間の浮遊
容量を減少させるために、ｐ型ゲートの高不純物密度領
域に全て金属配線をする構造を有する。
トサイリスタの実施例である。図２乃至図７に示した実
施例よりもゲート抵抗とカソード・ゲート電極間の浮遊
容量を減少させるために、ｐ型ゲートの高不純物密度領
域に全て金属配線をする構造を有する。
【００１９】ｐ型ベースの高不純物密度領域を掘り下げ
るのには、化学エッチング、プラズマエッチングないし
はＳｉＯ２膜とＳｉ３Ｎ４膜による方法等によりでき
る。
るのには、化学エッチング、プラズマエッチングないし
はＳｉＯ２膜とＳｉ３Ｎ４膜による方法等によりでき
る。
【００２０】図１０は図８及び図９の静電誘導フォトサ
イリスタの上面図である。３８はカソード電極、３９は
ゲート電極で櫛型の電極配列をさせている。
イリスタの上面図である。３８はカソード電極、３９は
ゲート電極で櫛型の電極配列をさせている。
【００２１】図１１（ａ）及び（ｂ）は従来のフォトサ
イリスタのターン・オンの回路の例である。図１１
（ａ）はゲート電極を特に接続しないでフローティング
とした場合で入力１０により、本考案のフォトサイリス
タ２０をターン・オンさせる。２１は負荷、２２はアノ
ード・カソード電源である。光入力１０を切り、アノー
ド電圧を保持電流よりも低下させるか、転流回路により
ターン・オフさせるしかターン・オフさせることができ
ないという欠点がある。
イリスタのターン・オンの回路の例である。図１１
（ａ）はゲート電極を特に接続しないでフローティング
とした場合で入力１０により、本考案のフォトサイリス
タ２０をターン・オンさせる。２１は負荷、２２はアノ
ード・カソード電源である。光入力１０を切り、アノー
ド電圧を保持電流よりも低下させるか、転流回路により
ターン・オフさせるしかターン・オフさせることができ
ないという欠点がある。
【００２２】図１１（ｂ）は外部抵抗２３を可変とする
ことにより、ターン・オン感度を図１１（ａ）よりも良
くした従来例であるが、ターン・オフは容易に行えない
ことは（ａ）と同様の欠点を有している。
ことにより、ターン・オン感度を図１１（ａ）よりも良
くした従来例であるが、ターン・オフは容易に行えない
ことは（ａ）と同様の欠点を有している。
【００２３】図１２はターン・オフを図１１（ａ）、
（ｂ）のように転流回路や、アノード・カソード電圧を
低下させて保持電流を下げる事等によらず、ゲート電極
に逆方向電圧を加える事によりターン・オフさせる従来
例である。２４はゲート・カソード間に加える逆方向電
圧の発生回路である。
（ｂ）のように転流回路や、アノード・カソード電圧を
低下させて保持電流を下げる事等によらず、ゲート電極
に逆方向電圧を加える事によりターン・オフさせる従来
例である。２４はゲート・カソード間に加える逆方向電
圧の発生回路である。
【００２４】カソード・ゲート間の耐圧までのできるだ
け大きな逆方向電圧を加えることによって、主電流の遮
断能力とターン・オフ時間の為に望ましく、容易に、タ
ーン・オフ時間を１μｓｅｃ以下とすることができる。
け大きな逆方向電圧を加えることによって、主電流の遮
断能力とターン・オフ時間の為に望ましく、容易に、タ
ーン・オフ時間を１μｓｅｃ以下とすることができる。
【００２５】図１２の実施例の他に、ゲートにＣ、Ｒ回
路、Ｒ、Ｌ回路を応用したターン・オフ回路とすること
もできる。
路、Ｒ、Ｌ回路を応用したターン・オフ回路とすること
もできる。
【００２６】図１３はゲートにコンデンサを接続した本
考案のフォトサイリスタの実施例を示す。ゲートに付加
されるターン・オフ回路は図１２と同様に実施されるも
のである。フォトサイリスタ３０の各電極にコンデンサ
４１、４２、４３を接続することにより本考案のフォト
サイリスタは光入力１０による光信号を各電極に接続さ
れたコンデンサに蓄積することができる。このような機
能を有する本考案のフォトサイリスタは、光情報のラン
ダムアクセスイメージセンサ、記憶機能を有する各種の
イメージセンサに応用できることになる。
考案のフォトサイリスタの実施例を示す。ゲートに付加
されるターン・オフ回路は図１２と同様に実施されるも
のである。フォトサイリスタ３０の各電極にコンデンサ
４１、４２、４３を接続することにより本考案のフォト
サイリスタは光入力１０による光信号を各電極に接続さ
れたコンデンサに蓄積することができる。このような機
能を有する本考案のフォトサイリスタは、光情報のラン
ダムアクセスイメージセンサ、記憶機能を有する各種の
イメージセンサに応用できることになる。
【００２７】図１４（ａ）、（ｂ）は本考案のフォトサ
イリスタのゲート電極にコンデンサ４１と抵抗５１を接
続した実施例である。ＣＲ時定数を利用することによっ
てフォトサイリスタの機能は拡大する。
イリスタのゲート電極にコンデンサ４１と抵抗５１を接
続した実施例である。ＣＲ時定数を利用することによっ
てフォトサイリスタの機能は拡大する。
【００２８】本考案のフォトサイリスタはｐベースをゲ
ートとしているが反対導電型の素子にできることはいう
までもない。本考案のフォトサイリスタは材料はＳｉに
限らずＧｅないしはＩＩＩ−Ｖ族の化合物半導体である
ＧａＡｓ、ＩｎＰあるいはそれらの混晶であるＧａ
１−ｘＡｌｘＡｓ等でも良いし、ＩＩ−ＶＩ族の化合物
半導体であっても良い。
ートとしているが反対導電型の素子にできることはいう
までもない。本考案のフォトサイリスタは材料はＳｉに
限らずＧｅないしはＩＩＩ−Ｖ族の化合物半導体である
ＧａＡｓ、ＩｎＰあるいはそれらの混晶であるＧａ
１−ｘＡｌｘＡｓ等でも良いし、ＩＩ−ＶＩ族の化合物
半導体であっても良い。
【００２９】
【考案の効果】本考案の目的とするところは、ゲート抵
抗を極力下げて、ゲート・カソード間に接続される抵
抗、容量、インダクタンス及びそれらの組み合わせによ
りターン・オン光感度を増大させ、かつターン・オフの
応答速度を速くするためのターン・オフ用の電源を備え
たことを特徴として、従来の光トリガサイリスタ、ある
いは光トリガ静電誘導フォトサイリスタにはない新規な
サイリスタを提供し、工業上非常に有用なものである。
抗を極力下げて、ゲート・カソード間に接続される抵
抗、容量、インダクタンス及びそれらの組み合わせによ
りターン・オン光感度を増大させ、かつターン・オフの
応答速度を速くするためのターン・オフ用の電源を備え
たことを特徴として、従来の光トリガサイリスタ、ある
いは光トリガ静電誘導フォトサイリスタにはない新規な
サイリスタを提供し、工業上非常に有用なものである。
【図１】従来型光トリガサイリスタの概略断面構造図で
ある。
ある。
【図２】従来の静電誘導フォトサイリスタの概略断面図
である。
である。
【図３】従来の静電誘導フォトサイリスタの概略断面図
である。
である。
【図４】従来の静電誘導フォトサイリスタの概略断面図
である。
である。
【図５】従来の静電誘導フォトサイリスタの概略断面図
である。
である。
【図６】従来の静電誘導フォトサイリスタの概略断面図
である。
である。
【図７】従来の静電誘導フォトサイリスタの概略断面図
である。
である。
【図８】本考案に用いる静電誘導フォトサイリスタの概
略断面図である。
略断面図である。
【図９】本考案に用いる静電誘導フォトサイリスタの概
略断面図である。
略断面図である。
【図１０】本考案に用いる静電誘導フォトサイリスタの
概略断面図である。
概略断面図である。
【図１１】従来の光トリガサイリスタの動作回路例であ
り、（ａ）はゲート開放の場合、（ｂ）は外部ゲート抵
抗により感度可変型とした例である。
り、（ａ）はゲート開放の場合、（ｂ）は外部ゲート抵
抗により感度可変型とした例である。
【図１２】従来のゲートにターン・オフさせるためのゲ
ート電圧回路を設ける例である。
ート電圧回路を設ける例である。
【図１３】本考案の光トリガサイリスタのゲートにコン
デンサをつけた本考案動作回路実施例である。
デンサをつけた本考案動作回路実施例である。
【図１４】本考案の光トリガサイリスタの他の動作回路
の実施例である。
の実施例である。
Claims (2)
- 【請求項１】 ｎ＋カソード領域、前記カソードに接し
て設けられたｐ−及びｎ−からなるチャンネル領域、前
記チャンネルに接して設けられたｐ＋アノード領域前記
ｐ−チャンネルに接続されカソード側主表面に配置され
たｐ＋ゲート領域、前記ｐ − チャンネルの一部が絶縁物
を介して主表面に配置されていることを特徴とする静電
誘導型フォトサイリスタ。 - 【請求項２】 前記実用新案登録請求の範囲第１項にお
いて、前記ｐ＋ゲート領域に接続して容量、容量と抵抗
の直列もしくは並列回路が設けられたことを特徴とする
静電誘導型フォトサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993072254U JP2536703Y2 (ja) | 1993-12-03 | 1993-12-03 | フォトサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993072254U JP2536703Y2 (ja) | 1993-12-03 | 1993-12-03 | フォトサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0718457U JPH0718457U (ja) | 1995-03-31 |
| JP2536703Y2 true JP2536703Y2 (ja) | 1997-05-28 |
Family
ID=13483980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993072254U Expired - Lifetime JP2536703Y2 (ja) | 1993-12-03 | 1993-12-03 | フォトサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536703Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550572B (zh) * | 2018-03-02 | 2023-08-25 | 中国工程物理研究院电子工程研究所 | 碳化硅门极可关断晶闸管gto的器件阵列与其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124086A (en) * | 1975-10-21 | 1978-10-30 | Semiconductor Res Found | Semiconductor device |
| JPS5947549B2 (ja) * | 1976-02-09 | 1984-11-20 | 三菱電機株式会社 | 電流制御装置 |
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
| JPS5477585A (en) * | 1977-12-02 | 1979-06-21 | Meidensha Electric Mfg Co Ltd | Semiconductor device |
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
-
1993
- 1993-12-03 JP JP1993072254U patent/JP2536703Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0718457U (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587547A (en) | Electrode structure for a semiconductor devices | |
| US4641174A (en) | Pinch rectifier | |
| US4119994A (en) | Heterojunction and process for fabricating same | |
| EP0116651B1 (en) | Photothyristor | |
| US5298766A (en) | Diamond heterojunction diode | |
| JPH0665216B2 (ja) | 半導体装置 | |
| US4839709A (en) | Detector and mixer diode operative at zero bias voltage | |
| US5680073A (en) | Controlled semiconductor capacitors | |
| JP2536703Y2 (ja) | フォトサイリスタ | |
| US5869851A (en) | Photoelectric conversion device with graded band gap and carrier concentration | |
| US5243216A (en) | Phototransistor | |
| CA1068411A (en) | Power thyristor | |
| JPS6124832B2 (ja) | ||
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| JP2000500287A (ja) | 静電障壁付きバラクタ | |
| EP0116652B1 (en) | Phototransistor | |
| Chang et al. | Amorphous Si/SiC phototransistors and avalanche photodiodes | |
| EP0033496A2 (en) | Three-terminal semiconductor device | |
| JPS6227553B2 (ja) | ||
| WO1994029960A1 (en) | Controlled semiconductor capacitors | |
| JPH0766388A (ja) | 静電誘導サイリスタ | |
| JPS6245707B2 (ja) | ||
| JPS61120467A (ja) | 半導体装置 | |
| JP3334918B2 (ja) | 半導体ダイオード | |
| JPS6246566A (ja) | 半導体装置 |