JPS5947549B2 - 電流制御装置 - Google Patents

Description

【発明の詳細な説明】 この発明は電流制御装置、とくに静電誘導型サイリスタ
を構成要素とする電流制御装置に関するものである。

静電誘導型サイリスタは最近提案された新形サイリスタ
で、そのすぐれたスイッチング特性が注目されている。

第１図、第２図は静電誘導型サイリスタの基本構造を示
す断面図である。第１図において１はたとえはＰ形の不
純物濃度が比較的高いアノード領域、２はＰ形アノード
領域１に隣接するｎ形の不純物濃度が比較的低いｎ形高
抵抗領域、３はｎ形の不純物濃度が比較的高いカソード
領域、４は上記ｎ形高抵抗領域２内に形成されたＰ形ゲ
ート領域で、このゲート領域４は棒状または網目状の形
状をなしｎ形カソード領域３との間に逆バイアスが印加
されたとき図面上の点線で示すような空乏層８が伸びて
、ピンチオフの伏態になるように所定の間隔をおいて、
上記ｎ形高抵抗領域２内に形成されている。５はアノー
ド電極、６はカソード電極である。

このような静電誘導型サイリスタ１００のＰ形ゲート領
域４へ電圧が印加されないとき空乏層８は形成されない
ので、アノード電極５とカソード電極６間の電圧電流特
性は第３図の曲線イに示すようなダイＡ−ードの電圧電
流特性となる。これは第１図からあきらかのようにＰ″
’ｎ−ｎ゛構造のダイオードとなるからである。第３図
は静電誘導型サイリスタ１０のアノード電極５とカソー
ド電極６間の電圧電流特性を示す図である。第３図の曲
線イはゲート領域４へ電圧を印加しない場合、同図曲線
口はゲート領域４とカソード領域３間が逆バイアスとな
るようにゲート領域４に十分大きい負のゲート電圧を印
加した場合、同図曲線ハはゲート領域４へ印加する電圧
が零と十分大きい負の電圧の中間である場合を示す。第
３図から明らかのように静電誘導型サイリスタはゲート
領域４に十分大きい負の電圧を印加した場合、ある電圧
ＶＢＯ（阻止電圧）まではアノード電圧を増してもアノ
ード電流はごくわずかしか流れず、アノード電圧が阻止
電圧ＶＢＯに近くになるにつれてアノード電流が増大し
、阻止電圧ＶＢＯを越えると負性抵抗を示して導通伏態
にスイツチし（曲線口）、またゲート領域４へ印加する
負の電圧が小さい場合は阻止電圧ＶＢＯは低くなり（曲
線ハ）、ゲート領域４へ印加する電圧が零のときはダイ
オード特性（曲線イ）を示す。このように静電誘導型サ
イリスタ１００はゲ一 ．卜領域へ印加する電圧の大小
によつて阻止電圧を変えることができるが、発明者はゲ
ート回路のインピーダンスを変えることによつても阻止
電圧ＶＢＯを大きく変えることができることを見出した
。この発明は静電誘導型サイリスタのゲート領．域へ接
続されるゲート回路のインピーダンスを変えることによ
つて上記サイリスタの阻止電圧ＶＢＯを変えることがで
きるという特性を利用した電流Ｆ５ｌ脚装置に関するも
のである。第５図はこの発明の電流制御装置を説明する
ための回路図である。．第５図において１００は静電誘
導型サイリスタ、Ａ，Ｋ，およびＧはそれぞれ静電誘導
型サイリスタ１００のアノード電極、カソード電極およ
びゲート電極を示す。ＲＬはアノード電極に接続された
負荷抵抗、ＶＬは上記負荷抵抗ＲＬに直列に接続され、
静電誘導型サイリスタ１００に主電圧を印加する電源装
置、Ｒｇはゲート電極Ｇへ接続されたゲート抵抗、ＶＧ
は上記ゲート抵抗Ｒｇに直列接続され、静電誘導型サイ
リスタ１００のゲート領域から生ずる空乏層の伸びを決
定するバイアス電源である。この発明はこのような構成
の電流制御装置２００においてゲート回路のインピーダ
ンス（第５図の場合はゲート抵抗Ｒｇ）を変えることに
より静電誘導型サイリスタ１００をオンオフさせて主電
流を制御させるものである。このようにゲート回路のイ
ンピーダンスを変えることにより、阻止電圧ＶＢＯを変
えて静電誘導型サイリスタ１００をオン、オフ出来る理
由は未だ明確ではないが次のような理由であると推定さ
れる。

すなわち十分高い逆電圧がゲート領域４とカソード領域
３間に印加され、ゲート領域４と高抵坑領域２間の接合
のまわりを空乏層８がとりまき、アノード領域１とカソ
ード領域３間の電流通路を完全にしや断した場合を考え
る。

その状態でアノード電圧を高めていくと、空乏層８がア
ノード領域１側にひろがると共にゲート領域４のまわり
の空乏層電位が下げられ、わずかずつアノード電流が流
れはじめる。このアノード電流密度工Ａ（Ａ／Ｃ！７？
）とする。よく知られているようにアノード領域１側Ｐ
ｎ接合を通つて流れる電流は正孔電流１Ａｐと電子電流
ＩＡｎよりなり、接合面からゲート領域４の空乏層８の
端面まで流れていつたときのアノード電流密度ＩＡの正
孔電流分ＩＡｐはとあられせる。こゝでγはＰｎ接合の
注入効率であり、第４図にしめすようにアノード電流密
度ＩＡにより大きくかわる。すなわちアノード電流密度
ＩＡが小さなときはγはｏに近く、アノード電流密度Ｉ
Ａの増大と共に大きくなる。アノード領域５の不純物濃
度が高抵抗領域２の濃度にくらべて十分高いときはγの
最高値は１となる。βはＰｎ接合面から空乏層８の端面
までの距離をｌとすると、但し、Ｌ＝拡散距離＝ψτ−
マ一 Ｄｐ、正孔のＰＰ拡散係数、τｐ：正孔のライフ
タイムであり、距離２が大きくなるにつれ減少する。

すなわち、空乏層８を流れるアノード電流密度ＩＡは、
となる。

さて、こ＼で空乏層８に達した１Ａのうち、正孔電流１
Ａ，は、正孔に対してはゲート領域４の電位がカソード
領域３のそれより低いため空乏層８に吸込まれ、ゲート
領域４を通つてゲート回路に流れることになる。

この正孔電流１Ａｐはゲート抵抗Ｒ を通りｇ の電圧降下をその両端に生じるが、この電位ＶＲ，は、
ゲート電極Ｇカソード電極Ｋ間の電位を下げることにな
る。

すなわちゲート電極Ｇカソード電極Ｋ間電圧Ｖ８はとな
る。

こ＼でＲｇＸＩＡｐが大きくなればＧは一定であればＶ
が下がり、その結果、空乏層８ｇがせばまり、静電誘導
型サイリスタ１００は遮断状態から、普通状態へとスイ
ツチすることは明らかである。

今ゲート抵抗Ｒ，が小さく、十分大きな負電圧がゲート
電極Ｋに印加されサイリスタ１００がオフ伏態にある場
合を考える。

この状態では、第４図より） ＩＡｐは十分小さい。こ
の状態で急にＶＲｇ−Ｒ８×（ＩＡｐＸ静電誘導型サイ
リスタ１００の素子面積）がゲート電極Ｇカソード電極
Ｋ間電圧Ｖｇを下げる程度にゲート抵抗Ｒｇを大きくし
たとする。このＶ，の低下は、ＩＡの増大をもたらす。
１Ａの増加はγの増加をもたらし、Ａｐを増し、これが
さらに の低下を促進し連鎖反応的にサｇイリスタ１０
０はオン状態に入つていくことになる。

ゲート回路でサイリスタ１００をオフさせる場合には、
主電流中の正孔電流Ａ，←旦ゲート回路に吸収させねば
ならないが、このときはＲｇを小さくすることによつて
達成されることは明らかである。以上のようにゲート回
路のインピーダンスの変化によりサイリスタ１００のオ
ンオフが行われるものと推定される。

以上は第１図に示すようなＰ＋ｎ−ｎ＋形静電誘導型サ
イリスタ１００について説明したが、第２図に示すよう
なＰ＋Ｉｎ＋形静電誘導型サイリスタ１００についても
同様な動作を行なわせることができる。

第２図において７は真性半導体領域で、この領域７はア
ノード領域１とカソード領域３Ｑ）間に設けられ、さら
にこの領域７内には第１図で説明したのと同様の形状を
有するゲート領域４が形成されている。第６図は第５図
に示した電流制御装置２００の負荷抵抗ＲＬ＝１００Ω
、電源装置Ｌの電圧を１００Ｖとしてゲート電圧Ｖ。

をパラメータとしてゲート抵抗Ｒを変えた場合、サイリ
スタ１００ｇの阻止電圧ＶＢＯの変化を示す図である。

この例ではゲート抵抗Ｒ，が１ＫΩを越えると急激に阻
止電圧Ｂ♂｛減少するのがみられた。他の素子ではＲ８
が１００Ωで阻止電圧ＶＢＯが低下するのがみられた。

一方、導通状態にある静電誘導型サイリスタ１００のゲ
ートインピーダンスをたとえば１０ＫΩから１０Ωに下
げると遮断状態に復帰するのがみられた。

第７図はこの発明の一実施例である電流制御装置２００
を示す回路図である。

図中１００は静電誘導型サイリスタ、ＶＬはこのサイリ
スタ１００のアノードＡ１カソードＫ間に主電圧を印加
する電源装置、ＶＯは上記サイリスタ１００のゲートＧ
１カソード間に印加され、サイリスタ１００のゲート領
域から生ずる空乏層の伸びを決定するバイアス電源、Ｚ
はこのバイアス電源Ｇに直列接続された可変インピーダ
ンス装置で、この可変インピーダンス装置Ｚはゲート抵
抗Ｒｇと、スイツチＳの並列接続体で構成されている。
ゲート抵抗ＲｇはスイツチＳが開いているとき上記サイ
リスタ１００が導通状態になるように選択されている〇
従つてスイツチＳを閉じると可変インピーダンス装置Ｚ
の抵抗値は低くなるのでサイリスタ１００は阻止状態と
なり、スイツチＳを開くと可変インピーグンス装置Ｚの
抵抗値はゲート抵抗Ｒ に等ｇしくなりサイリスタ１０
０は導通状態となる。

第８図はこの発明装置の他の実施例を示す回路図である
。第８図において可変インピーダンス装置ＺはＮＰｎト
ランジスタＴｒとこのトランジスタのコレクタ、エミツ
タ間に接続されたゲート抵抗Ｒｇおよびトランジスタの
ベース、エミツタ間に接続された信号手段Ｓで構成され
る。この場合、ゲート抵抗Ｒｇはトランジスタカ塙イン
ピーダンス伏態にあるとき上記サイリスタ１００が導通
伏態になるよう選択されている。従つて信号手段からの
信号によつてトランジスタが導通状態になると可変イン
ピーダンス装置Ｚの抵抗値は低くなつたことになりサイ
リスタ１００は遮断伏態となる。

第９図はこの発明装置の更に他の実施例である。

この場合、可変インピーダンス装置Ｚはホトトランジス
タＰＴとこのホトトランジスタＰＴのコレクタ、エミツ
タ間に接続されたゲート抵抗Ｒ おｇよびトランジスタ
ＰＴのベース、エミツタ間に接続されたベース抵抗Ｒｂ
より構成されている。

この場合光の入射によりホトトランジスタＰＴのインピ
ーダンスが変化するので、上記第８図における説明と同
じようにサイリスタ１００をオンオフ制御することがで
きる。なお、ベース抵抗Ｒｂの大きさはホトトランジス
タＰＴをオフするのに必要な光の照射量をきめ．るのに
用いられる。

第１０図はこの発明装置の更に他の実施例である。

この実施例は、ゲート回路にバイアス電源ＶＧに直列接
続された感温素子であるＣＴＲ（ＣｒｉｔｉｃａｌＴｅ
ｍｐｅｒａｔｕｒｅＲｅｓｉｓｔＯｎ）又はＰＴＣ（Ｐ
ＯｓｉｔｉｖｅＴｅｍｐｅｒａｔｕｒｅＣＯｄｆｆｉｃ
ｉｅｎｔＴｈｅｒｍｉｓｔＯｒ）を可変インピーダンス
装置Ｚとして用い、ある設定温度で上記サイリスタ１０
０をオンオフさせるものである。ＣＴＲはある設定温度
を越えると、その抵抗値が数１００ＫΩから数１０Ωの
オーダに低下するため、ある設定温度を越えるときサイ
リスタ１００をオフさせる場合に使用される。又、ＰＴ
Ｃは、ある設定温度を越えるとその抵抗値が数１０Ωか
ら、数１００ＭΩのオーダーにまで増加する性質があり
、そのためある設定温度を越えるときサイリスタ１００
をオンさせる場合に使用される。以上述べたように、静
電誘導形サイリスタ１００をそのゲート回路のインピー
ダンスを制御することによりオンオフ制御させる電流制
御装置は、極めて広く応用され得る特長を有し、その工
業的価値は非常に大きい。

なお、第１０図に示した感温素子のかわりに、煙を感知
することによつてそのインピーダンスが変化する感煙素
子、また周囲の温度を感知してそのインピーダンスがか
わる感湿素子などを可変インピーダンス装置としてゲー
ト回路に用いてもよい。

この発明は以上説明したように、静電誘導型サイリスタ
のゲート回路にバイアス電源と直列接続された可変イン
ピーダンス装置が接続されているので、サイリスタのゲ
ート領域へ接続されたゲート抵抗を外部から変えること
により、上記サイリスタのアノード電極、カソード電極
間の電流を制御することができる新規な電流制御装置を
得ることができる。

【図面の簡単な説明】

第１図、第２図は、静電誘導型サイリスタの構造をしめ
す断面図、第３図は静電誘導型サイリスタの電圧電流特
性図、第４図はアノード電流密度とＰＮ接合の注入効率
を示す図、第５図はこの発明である電流制御装置を説明
するための回路図、第６図は阻止電圧ＶＢＯのゲート抵
抗Ｒｇ依存性をしめす特性図、第Ｔ図〜第１０図はこの
発明装置の実施例をしめす回路図である。 図中、１は第１半導体領域、２，３は第２半導体領域、
４は第３半導体領域、Ｔは真性半導体領域、８は空乏層
、１００は半導体装置、ＶＬは電源装置、ＶＧはバイア
ス電源、Ｚは可変インピーダンス装置である。

Claims (1)

1. 【特許請求の範囲】 １ 一導電形を有する第１半導体領域と、上記第１半導
   体領域に直接あるいは真性半導体領域を介して配置され
   た反対導電形を有する第２半導体領域と、上記第１半導
   体領域、第２半導体領域および真性半導体領域の少くと
   も一つの領域内に形成される所定導電形の領域であつて
   、これから空乏層の伸縮により上記第１および第２半導
   体領域間の電流導電度が制御される第３半導体領域を有
   する半導体装置、上記半導体装置の第１および第２半導
   体領域間に主電圧を印加する電源装置、上記第２および
   第３半導体領域間に印加され、上記第３半導体領域から
   生ずる空乏層の伸びを決定するバイアス電源、上記バイ
   アス電源に直列接続された可変インピーダンス装置を備
   えたことを特徴とする電流制御装置。 ２ 第１半導体領域はＰ形半導体で構成され、第２半導
   体領茨は上記第１半導体領域に直接配置され、かつ上記
   第１半導体領域より比抵抗値の大きいＮ形半導体で構成
   され、第３半導体領域は上記第２半導体領域内に形成さ
   れたＰ形半導体であることを特徴とする特許請求の範囲
   第１項記載の電流制御装置。 ３ 第１半導体領域はＰ形半導体で構成され、第２半導
   体領域は真性半導体領域を介して第１半導体領域に配置
   されるＮ形半導体で構成され、第３半導体領域は上記真
   性半導体領域内に形成されたＰ形半導体であることを特
   徴とする特許請求の範囲第１項記載の電流制御装置。 ４ 可変インピーダンス装置はトランジスタを構成要素
   とすることを特徴とする特許請求の範囲第１項ないし第
   ３項のいずれかに記載の電流制御装置。 ５ 可変インピーダンス装置はフォトトランジスタを構
   成要素とすることを特徴とする特許請求の範囲第１項な
   いし第３項のいずれかに記載の電流制御装置。 ６ 可変インピーダンス装置は感温素子、感湿素子また
   は感煙素子であることを特徴とする特許請求の範囲第１
   項ないし第３項のいずれかに記載の電流制御装置。