SE455552B - Halvledaranordning innefattande en overspenningsskyddskrets - Google Patents

Halvledaranordning innefattande en overspenningsskyddskrets

Info

Publication number
SE455552B
SE455552B SE8500924A SE8500924A SE455552B SE 455552 B SE455552 B SE 455552B SE 8500924 A SE8500924 A SE 8500924A SE 8500924 A SE8500924 A SE 8500924A SE 455552 B SE455552 B SE 455552B
Authority
SE
Sweden
Prior art keywords
thyristor
substrate
circuit
semiconductor device
layer
Prior art date
Application number
SE8500924A
Other languages
English (en)
Other versions
SE8500924D0 (sv
SE8500924L (sv
Inventor
P Svedberg
Original Assignee
Asea Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Ab filed Critical Asea Ab
Priority to SE8500924A priority Critical patent/SE455552B/sv
Publication of SE8500924D0 publication Critical patent/SE8500924D0/sv
Priority to US06/832,786 priority patent/US4694315A/en
Publication of SE8500924L publication Critical patent/SE8500924L/sv
Publication of SE455552B publication Critical patent/SE455552B/sv

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Thyristors (AREA)

Description

455 552 nivå. Tyristorerna och dioderna ger, som nedan skall visas, genom sin för- måga att hantera höga strömmar vid lågt spänningsfall ett synnerligen effek- tivt skydd mot inkommande överspänningar. Genom att skyddskretsen utföres integrerad med själva halvledarkretsen blir den av skyddskretsen orsakade ökningen av anordningens volym och utrymmesbehov ringa eller ingen. Enligt uppfinningen anordnas vidare överspänningsskyddskretsen lateralt separerad från den integrerade halvledarkretsen och skild från denna av en zon för reduktion av koncentrationen hos i substratet förekommande minoritetsladd- ningsbärare. En sådan zon utgörs företrädesvis av ett vid substratets ena yta anordnat område med motsatt ledningstyp som substratet. Området kan vara oanslutet eller alternativt försett med en kontakt för anslutning till en spänningskälla med sådan polaritet att PN-övergången mellan omrâdet och substratet förspänns i spärriktningen. På detta sätt kan effektivt koncent- rationen av i överspänningsskyddskretsens substratdel förekommande minori- tetsladdningsbärare reduceras till en för CMOS-kretsen acceptabel och ofar- lig nivå.
Det har visat sig att en speciellt effektiv reduktion av minoritetsladd- ningsbärarkoncentrationen kan erhållas om det nyssnämnda området med mot- satt ledningstyp som substratet uppdelas i ett flertal separata och oanslutna delområden.
Det är av stor vikt att överspänningsskyddets funktionsspänning är väl- definierad. Detta kan enligt en föredragen utföringsform av uppfinningen erhållas genom att en för tyristorspänningen spärrande zenerdiodövergång anordnas mellan t ex tyristorns anod och dess P-basskikt. Enligt en alternativ utföringsform av uppfinningen anordnas i stället en MOS-tran- sistordel på samma sätt mellan t ex tyristorns anod och dess P-bas. Genom lämpligt val av dopningsnivå hos de ingående skikten eller - vid MOS-tran- sistorn - lämplig utformning av geometrin kan tyristorns tändspänning och därmed överspänningsskyddets funktionsspänning inställas med hög noggrann- het.
RITNINGSFIGURER Uppfinningen skall i det följande närmare beskrivas i anslutning till bi- fogade figurer 1-5. Fig 1 visar schematiskt hur CMOS-kretsen och överspän- ningsskyddskretsen kan anordnas i den i anordningen ingående halvledar- kroppen. Fig 2 visar hur den till en av anordningens ingångar hörande de- 455 552 len av skyddskretsen kan utformas. Fig 3a visar en alternativ utförings- form av uppfinningen, vid vilken för ökad frihet vid val av nivån hos funktionsspänningen tyristorns tändkrets innefattar två seriekopplade zenerdioder. Fig 3b visar ett principschema över denna utföringsform.
Fig Ha och Hb visar hur skyddszonen mellan överspänningsskyddskretsen och CMOS-kretsen kan utformas med ett stort antal separata och oanslutna områ- den av motsatt ledningstyp som substratet. Fig Sa visar en alternativ ut- föringsform där i stället för en eller flera zenerdioder tyristorns tänd- krets som spänningsbestämmande element innefattar en MOS-transistor. Fig Sb visar ett principschema över denna utföringsform.
FIGURBESKRIVNING Fig 1 visar ett utföringsexempel på en integrerad halvledaranordning en- ligt uppfinningen. På ett substrat C (en N-dopad kiselskíva) med måtten exempelvis 2 gånger 3 mm är en CMOS-krets A och en för denna anordnad överspänningsskyddskrets B utbildade. Kretsarna är lateralt separerade och åtskilda av en skyddszon 1, vilken hindrar laddningsbärare från över- spänningsskyddsdelen B att störa funktionen hos CMOS-delen A. Kretsen har anslutningar VDD och VSS för anslutning till en matningsspänningskälla BA med en spänning på exempelvis 2 V. Anslutningen VDD är förbunden med sub- stratet och med kontakten C1 i figuren. Anslutningen V kan, som nedan närmare skall beskrivas, vara förbunden med en anslutnïig C5 hos skydds- zonen 1. Av CMOS-kretsen är endast dess fyra ingångar I1, I2, I3 och Iu visade. Dessa anslutningar är avsedda för anslutning av ledningar för tillförande av insignaler till CMOS-kretsen eller avgivande av utsignaler från kretsen. Dessa ledningar är inte visade i figuren. Överspänningsskyddskretsen B innehåller delkretsarna P1-PH, en för varje ingång hos CMOS-kretsen. Delkretsarna är sinsemellan identiska och var och en av dem är ansluten mellan respektive ingång och den gemensamma kon- takten C1. Exempelvis innehåller sålunda kretsen P1 en antiparallellkopp- ling av en diod D1 och en tyristor T1. För tändning av tyristcrn vid en förutbestämd spänningsnivå är en zenerdiod ZD1 ansluten mellan tyristorns anod och dess styrskikt. Mellan det senare och tyristorns katod ligger en resistans R1. De i överspänningsskyddskretsen B ingående komponenterna är i fig 1 visade som diskreta komponenter, men som närmare skall framgå av det nedanstående är de integrerade med CMOS-kretsen A, dvs utförda i planarteknik i samma substrat (C) som CMOS-kretsen. 455 552 Funktionen hos skyddskretsen B är följande. Om en utifrån kommande över- spänning uppträder exempelvis mellan ingångarna I1 och I2 och med I1 posi- tiv i förhållande till I2 kommer dioden D1 att leda och låsa ingången I1 till potentialen VDD hos kontakten C1. Om amplituden på överspänningen överskrider skyddets funktionsnivå, vilken i detta fall bestäms av genom- brottsspänningen hos zenerdioden ZD2, kommer zenerdioden att leda ström i spärriktningen och med hjälp av resistansen R2 alstra en positiv styrspän- ning till tyristorns styrskikt, vilket medför att tyristorn T2 tänds. När tyristorn har tänts leder den med lågt spänningsfall, vilket medför att överspänningsskyddet effektivt har kortslutit de båda ingångarna I1 och I2 och effektivt förhindrat överspänningen från att sprida sig till CMOS-kret- sen och orsaka skador på denna.
Funktionen hos överspänningsskyddet blir densamma som nu beskrivits vid överspänningar mellan godtyckligt par av ingångar och med godtycklig pola- ritet. Genom lämpligt val av zenerdiodernas genombrottsspänningar kan skyddets funktionsspänning inställas till lämpligt värde.
Fig 2a visar ett exempel på utformningen av överspänningsskyddets del P2.
Fig 2b visar snittet A-A genom kiselskivan och fig 2c visar snittet B-B.
Längst till höger i fig 2 visas skyddszonen 1. Till vänster om denna lig- _ger överst i fig 2a först anodskiktet 13 hos dioden D2 och därefter tyris- torns T2 katodskikt 16 samt zenerdiodens ZD2 katodskikt 9. Bredvid dessa skikt, och under dem i fig Za; ligger tyristorns T2 anodskikt 17 samt ett N+-dopat skikt 11 för anslutning av kontakten C1 till substratet 5. Kontak- ten C2, som är visad med streckade gränser i fig 2a, gör kontakt med skik- ten 13 och 16 samt den i figuren högra delen av skiktet 10. Kontakten C1, som likaledes är visad med streckade gränser i fig 2a, gör kontakt med skikten 9, 17 och 11. 6 -3 5-10T cm Substratet 5 är N-ledande med en störämneskoncentration av 101 I substratet är utbildade P-ledande fickor 7-8, 12 och 1ü. Dessa är P-led- ande och har en med Pr betecknad dopningsgrad som vid ytan är exempelvis 3 - 1016 cm_3 och avtar från ytan ner mot övergången till substratet. Ett undantag från detta är den med FX betecknade dopningen hos delen 7 av P-fickan 7-B, vilken är vald för att ge en lämplig genombrottsspänning 455 552 6 8 åt zenerdioden ZD2 och kan vara 101 -101 cm'3. I fickan 1ü är ett P+- -ledande band 15 utbildat, vilket liksom de övriga P+-ledande områdena 18-1020 cm'3. Banae:'1u-15 bildar den har en störämneskoncentration på 10 i fig 1 visade skyddszonen 1, vilket sträcker sig tvärs över hela substra- tet och vars funktion skall närmare beskrivas nedan.
I fickan 12 är ett P+-ledande skikt 13 utbildat, vilket utgör anoden hos dioden D2, vars katod utgörs av substratet 5.
I fickan B är ett N*-ledande skikt 16 utbildat, vilket utgör katoden hos tyristorn T2. Tyristorns P-basskikt utgörs av fickan 8, dess N-basskikt av substratet 5 och dess anodskikt av det i fig Za och 2c visade P-led- ande skiktet 17. Det i fickan 7-8 utbildade P+-ledande skiktet 10 omslu- ter skiktet 16 på visst avstånd utom vid skiktets 16 i figuren högra del, där skiktet 10 direkt gränsar till skiktet 16. I skiktet 7 är det N+-led- ande skiktet 9 utbildat, vilket utgör zenerdiodens ZD2 katod.
I fig 2c visas tyristorns T2 P-ledande anodskikt 17, vilket gränsar till det N*-ledande skiktet 11.
På substratets yta är ett kiseldioxidskikt 6 anordnat, på vilket kontak- terna C1 och C2 är anbringade och vilket är försett med öppningar för kon- taktering av de underliggande skikten.
Vid funktion av tyristorn T2 kommer minoritetsladdningsbärare (hål) att injiceras i substratet 5 och tenderar att vandra ât höger i figuren mot CMOS-kretsen A. De hål som kommer i närheten av skyddszonen 1 tenderar. att dra sig till övergången mellan substratet 5 och skiktet 1U. I detta skikt, som har låg dopningsgrad, är rekombinationsgraden för hål hög.
Detta medför att majoriteten av de hål som kommer i närheten av skydds- zonen 1 kommer att dras till skyddszonen och rekombinera där, vilket med- för att koncentrationen av minoritetsladdningsbärare nedbringas till en för CMOS-kretsen låg och acceptabel nivå.
När zenerdiodens ZD2 genombrottsspänning överskrids flyter en ström från kontakten C1 via skikten 9, 7 och 8 till skiktet 10 och kontakten C2.
Denna ström flyter 1 skiktet 8 samt i skiktets 10 på ömse sidor om skik- tet 16 belägna delar. Resistansen hos denna strömbana är den med R2 i fig 455 552 1 betecknade resistansen och ger upphov till ett spänningsfall som gör de 1 figuren vänstra delarna av skiktet tillräckligt positiva för att en injektion från skiktet 16 skall äga rum och tyristorn tända.
Som visas i fig 1 kan skyddszonen 1 vara försedd med en kontakt CS, vil- ken är förbunden med matningsanslutningen VSS. Denna kontakt är icke visad i fig 2. Vid denna alternativa utföringsform hålls skikten 13 och 15 vid en potential som är negativ relativt potentialen hos substratet 5.
Härigenom erhålles 1 grannskapet av övergången mellan substratet och skik- tet 1H ett elektriskt fält som effektivt transporterar hålen till skiktet 1Ä, där de rekombinerar. Överspänningsskyddskretsen enligt uppfinningen kan framställas samtidigt som och med samma processteg som själva CMOS-kretsen, vilket är en vä- sentlig fördel ur tillverkningssynpunkt. Det har visat sig att man därvid för att få större frihet vid val av funktionsspänningen hos överspännings- skyddet kan ersätta zenerdioden ZD2 med två eller flera seriekopplade zenerdioder. Fig 3 visar hur enligt denna utföringsform av uppfinningen tvâ seriekopplade zenerdioder ZD21 och ZD22 kan anordnas. Dioden ZD21 bildas av övergången mellan det i en P-ficka 7' anordnade N+-dopade skik- tet 9', vilket på avstånd omges av ett P+-ledande skikt 10'. Kontakten C1 är ansluten till skiktet 9'. Zenerdiodens anod, vilken utgörs av skiktet 7', är via skiktet 10' och kontakten C3 förbunden med katodskiktet 9 hos zenerdioden ZD22. Den senare är utformad på exakt samma sätt som den i fig 2 visade zenerdioden ZD2.
Den ovan beskrivna skyddszonen 1 (skikten 1H och 15) är visad som ett sammanhängande band, vilket exempelvis kan ha en bredd på 350 /um. Det har visat sig att en speciellt effektiv uppfångning och rekombination av minoritetsladdningsbärare kan fås om skyddszonen utföres som ett band av ett stort antal från varandra skilda och okontakterade P-dopade öar. Fig H visar ett exempel på denna utföringsform. I skyddszonen 1, vilken kan ha den ovan nämnda bredden, är ett stort antal P-dopade öar utbildade, ïv dessa är endast ett fåtal visade i figuren. Öarna (20, 21 etc) kan exempel- vis vara kvadratiska med en sida på 20 /um och med ett avstånd på exempel- vis 15 /um mellan närliggande öar. I fig Hb visas hur t ex ön 20 är utbil- dad med ett svagdopat P-ledande skikt 202 samt ett närmast substratets yta anordnat Pïledande skikt 201 _ 455 552 Ovan har beskrivits hur det i tyristorns tändkrets anordnade spännings- bestämmande elementet utgörs av en zenerdiod eller av flera seriekopp- lade zenerdioder. Enligt en alternativ utföringsform av uppfinningen kan som spänningsbestämmande element i stället för en zenerdiod användas en MOS-struktur, en s k MOS-diod. Fig 5 visar ett exempel på en sådan utföringsform. Fig 5b visar hur MOS-dioden M ligger inkopplad i tyris- torns styrkrets. MOS-dioden är utformad som en konventionell MOS-transis- tor och med sitt styre G förbunden med transistorns ena huvudelektrod S (source-elektroden). Transistorns andra huvudelektrod D (drain-elektroden) är förbunden med kontakten C1. Elektroden S är förbunden med tyristorns styrskikt och, via resistansen R2, med tyristorns katod.
MOS~strukturen är utbildad i fickan 8 som visat i fig 5a. Den består av de båda N+-ledande skikten 31 och 32, mellan vilka närmast substratets yta en kanal som förbinder de båda skikten kan utbildas. Kontakten C1 är ansluten till skiktet 31. En metallkontakt CU är ansluten till skiktet 32 och sträcker sig ut över kanalområdet, där den är anordnad ovanpå ett tunt isolerande skikt 61 Och fungerar som styrelektrod för MOS-struktu- ren. När spänningen över MOS-strukturen blir så hög att dess genombrotte- spänning uppnås börjar ström flyta från skiktet 31 till skiktet 32 och från det senare via kontakten CH och skiktet 10 till skiktet 8 som utgör tyristorns styrskikt. På samma sätt som tidigare beskrivits erhålles häri- genom en tändning av överspänningsskyddets tyristor.
Om den i fig 5a visade MDS-strukturen utförs på samma sätt som de i själva CMOS-kretsen ingående MOS-transistorerna kommer MOS-strukturen att få unge- fär samma genombrottsspänning som CMOS-kretsens transistorer. För att över- spänningsskyddet skall ge ett effektivt skydd är det lämpligt att MOS-struk- turens genombrottsspänning är lägre än genombrottsspänningen för CMOS-kret- sens transistorer. Detta kan uppnås på flera olika möjliga sätt. Ett sätt att nå denna effekt är att göra kanallängden L hos MOS-strukturen i fig Sa mindre än kanallängden i CMOS-kretsens transistorer. Ett annat sätt_är*att dopa kanalområdet hos MOS-strukturen 1 överspänningsskyddet kraftigare än motsvarande kanalomrâden hos CMOS-kretsens transistorer. Ett tredje sätt är att ge MOS-strukturen en sådan geometrisk utformning att vid den önskade funktionsspänningen spärrskiktet från den ena huvudelektroden når spärr- skiktet från den andra huvudelektroden och penetration inträffar.

Claims (2)

1. 455 552 De ovan beskrivna utföringsformerna är endast exempel och ett stort antal andra utföringsformer kan tänkas inom uppfinningens ram. Sålunda kan exem- pelvis den mellan överspännlngsskyddskretsen B och själva CMOS-kretsen A anordnade skyddszonen 1 utformas som en zon med låg minoritetsladdnings- bärarlivslängd. En sådan zon kan på i och för sig känt sätt erhållas ge- nom bestrålning med elektroner eller joner eller genom dopning med ett re- kombinationscentra bildande ämne, t ex guld. Likaså kan tyristorns tänd- krets utformas på andra sätt än de ovan angivna för att ge den önskade funktionen - tändning av tyristorn vid en förutbestämd och lämpligt vald nivå hos spänningen över tyristorn. Eventuellt kan tändkretsen slopas och tyristorn utformas så att dess vippspänning blir så låg att tyristorn självtänder vid en blockspänning som understiger CMOS-kretsens spännings- hållfasthet. PATENTKRAV 1. Halvledaranordning, vilken innefattar en integrerad halvledarkrets av CMOS-typ (A), vilken har ett substrat (5) och en till substratet elektriskt ansluten kontakt (C1) samt minst två ingångar (I1, I2). Anordningen k ä n n e t e c k n a s av att den innefattar en i substra- tet utbildad överspänningsskyddskrets (B), vilken för varje ingång (t ex Iz) innefattar en mellan ingången (Iz) och kontakten (C1) ansluten anti- parallellkoppling av en tyristor (T2) och en diod (D2). Varje tyristor är anordnad för tändning vid en av skyddskretsen internt förutbestämd spännings- nivå. CMOS~kretsen (A) och överspänningsskyddskretsen (B) är anordnade bredvid varandra i substratet (5) och skilda åt av en zon (1) för reduk- tion av koncentrationen hos minoritetsladdningsbärare i substratet (5).
2. Halvledaranordning enligt patentkrav 1, k ä n n e t e c k n a d därav, att zonen (1) utgörs av ett vid substratets yta anordnat område (t ex 14, 15) med motsatt ledningstyp som substratet. _ "' 3. Halvledaranordning enligt patentkrav 2, k ä n n e t e c k n a d därav, att området är försett med en kontakt (CS) för anslutning till en spänningskälla med sådan polaritet att PN-övergången mellan området och substratet (5) förspänns i spärriktningen. 455 552 4. Halvledaranordning enligt patentkrav 2, K ä n n e t e c k n a d därav, att området är uppdelat i ett flertal separata delområden (20, 21). 5. Halvledaranordning enligt,patentkrav 1, k ä n n e t e c k n a d därav, att varje tyristor (t ex T2) har en tändkrets (ZD2, R2) för tänd- ning av tyristorn vid nämnda förutbestämda spänningsnivå. 5- Halvledaranordning enligt patentkrav 5, k ä n n e t e c k n a d därav, att varje tyrístors tändkrets innefattar en med tyristorns ena emítterskikt (17) och dess till dess andra emitterskikt (16) gränsande basskikt (7, 8) förbunden zenerdiodövergång (7-9; ZD2). 7. Halvledaranordning enligt patentkrav 5, k ä n n e t e e k n a d därav, att varje tyristors tändkrets innefattar en med tyristorns ena emitterskikt (17) och dess till dess andra emitterskikt (16) gränsande basskikt (7, 8) förbunden MOS-transistordel (31-7-32). 8. Halvledaranordning enligt patentkrav 7. k ä n n e t e c k n a d därav, att MOS-transistorns styre (CH) är förbundet med transistorns ena huvudelektrod.
SE8500924A 1985-02-26 1985-02-26 Halvledaranordning innefattande en overspenningsskyddskrets SE455552B (sv)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SE8500924A SE455552B (sv) 1985-02-26 1985-02-26 Halvledaranordning innefattande en overspenningsskyddskrets
US06/832,786 US4694315A (en) 1985-02-26 1986-02-26 CMOS overvoltage protection circuit utilizing thyristor and majority carrier injecting anti-parallel diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8500924A SE455552B (sv) 1985-02-26 1985-02-26 Halvledaranordning innefattande en overspenningsskyddskrets

Publications (3)

Publication Number Publication Date
SE8500924D0 SE8500924D0 (sv) 1985-02-26
SE8500924L SE8500924L (sv) 1986-08-27
SE455552B true SE455552B (sv) 1988-07-18

Family

ID=20359268

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8500924A SE455552B (sv) 1985-02-26 1985-02-26 Halvledaranordning innefattande en overspenningsskyddskrets

Country Status (2)

Country Link
US (1) US4694315A (sv)
SE (1) SE455552B (sv)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164138A (ja) * 1984-09-06 1986-04-02 Nec Corp モノリシツク集積回路
JPH0693497B2 (ja) * 1986-07-30 1994-11-16 日本電気株式会社 相補型mis集積回路
GB2193596A (en) * 1986-08-08 1988-02-10 Philips Electronic Associated A semiconductor diode
KR900008746B1 (ko) * 1986-11-19 1990-11-29 삼성전자 주식회사 접합 파괴장치 반도체장치
JPH0770614B2 (ja) * 1988-06-14 1995-07-31 日本電気株式会社 半導体集積回路装置
US4896243A (en) * 1988-12-20 1990-01-23 Texas Instruments Incorporated Efficient ESD input protection scheme
US4980741A (en) * 1989-02-10 1990-12-25 General Electric Company MOS protection device
EP0538507B1 (de) * 1991-10-22 1996-12-27 Deutsche ITT Industries GmbH Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
US5440151A (en) * 1993-04-09 1995-08-08 Matra Mhs Electrostatic discharge protection device for MOS integrated circuits
FR2703849B1 (fr) * 1993-04-09 1995-06-23 Matra Mhs Dispositif de protection contre les decharges electrostatiques pour circuits integres.
FR2734429B1 (fr) * 1995-05-19 1997-08-01 Sgs Thomson Microelectronics Module interrupteur et d'alimentation-application au demarrage d'un tube fluorescent
JP4256544B2 (ja) * 1998-08-25 2009-04-22 シャープ株式会社 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路
US20030222272A1 (en) * 2002-05-30 2003-12-04 Hamerski Roman J. Semiconductor devices using minority carrier controlling substances
US7196889B2 (en) * 2002-11-15 2007-03-27 Medtronic, Inc. Zener triggered overvoltage protection device
US20140167099A1 (en) 2011-03-10 2014-06-19 Qpx Gmbh Integrated circuit including silicon controlled rectifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475653A (en) * 1965-01-11 1969-10-28 Res Iii Inc Electrical circuit protector
US3573550A (en) * 1969-03-07 1971-04-06 M & T Chemicals Inc Automatically resetting transient protection device
NL176322C (nl) * 1976-02-24 1985-03-18 Philips Nv Halfgeleiderinrichting met beveiligingsschakeling.
JPS55102268A (en) * 1979-01-31 1980-08-05 Toshiba Corp Protecting circuit for semiconductor device
US4476476A (en) * 1979-04-05 1984-10-09 National Semiconductor Corporation CMOS Input and output protection circuit
US4567500A (en) * 1981-12-01 1986-01-28 Rca Corporation Semiconductor structure for protecting integrated circuit devices
US4484244A (en) * 1982-09-22 1984-11-20 Rca Corporation Protection circuit for integrated circuit devices
US4633283A (en) * 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages

Also Published As

Publication number Publication date
US4694315A (en) 1987-09-15
SE8500924D0 (sv) 1985-02-26
SE8500924L (sv) 1986-08-27

Similar Documents

Publication Publication Date Title
US3476993A (en) Five layer and junction bridging terminal switching device
US4967256A (en) Overvoltage protector
SE430450B (sv) Tvapoligt overstromsskydd for inkoppling i en stromforande ledning
US20060220138A1 (en) ESD protection circuit with scalable current capacity and voltage capacity
CN1722470A (zh) 具有改善的能量脉冲等级的二极管
SE455552B (sv) Halvledaranordning innefattande en overspenningsskyddskrets
CN111201611A (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
JPH04283968A (ja) 絶縁ゲート型バイポーラトランジスタ
SE431381B (sv) Tvapoligt overstromsskydd
US4195306A (en) Gate turn-off thyristor
US10325905B2 (en) Semiconductor device and semiconductor circuit device
JPH03225960A (ja) 半導体デバイス
US6061218A (en) Overvoltage protection device and method for increasing shunt current
US4884114A (en) Disconnectable thyristor
GB2208257A (en) Overvoltage protector
US6144066A (en) Protection of the logic well of a component including an integrated MOS power transistor
JPH0677472A (ja) サージ防護素子
EP0099926B1 (en) Field-effect controlled bi-directional lateral thyristor
US4825270A (en) Gate turn-off thyristor
WO1990010311A1 (en) Mos field effect transistor controlled thyristor
JP2784458B2 (ja) サージ防護素子
JP3216315B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US4509068A (en) Thyristor with controllable emitter short circuits and trigger amplification
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
CN113661576B (zh) 半导体装置

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8500924-9

Format of ref document f/p: F

NUG Patent has lapsed