JPS61120467A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の目的 （産業上の利用分野） この発明は、ホトダイオードとバイポーラ集積回路を一
体化した充電変換用の半導体装置に関する。

〔従来の技術〕

一般に、部品の小型化、高性能化のため、ホトダイオー
ドとバイポーラ集積回路を一体に集積した光電変換用の
半導体装置が普及してきている。

そして、そのホトダイオードは、（１）Ｎ型エピタキシ
ャル層とベース拡散層により構成されるものと、（２）
Ｐ型基板および分離拡散層とＮ型エピタキシャル層によ
り構成されるものとに分類される。

〔発明が解決しようとする問題点〕

前記の従来の半導体装置において、前記（１）の場合に
は、応答速度は速いが、感度が低く、前記（２）の場合
には、感度は高いが、応答速度が遅いという問題点が見
られた。

この発明は、上記に鑑みなされたもので、前記（２）の
ホトダイオードを有する半導体装置を改良し、ホトダイ
オードの応答速度の高速化をはかろうとするものである
。

（ロ）発明の構成 この発明は、ホトダイオードとバイポーラ集積回路とが
共通のＰ型基板上に形成され、前記ホトダイオードは、
前記Ｐ型基板及び分離拡散層とＮ型エピタキシャル層に
より構成され、前記Ｐ型基板は、内部に欠陥層を、表面
近傍に無欠陥層を有することを特徴とする半導体装置で
ある。

〔実施例〕

以下図面に示す実施例に基づいて、この発明を詳述する
。なおこれによって、この発明が限定されるものではな
い。

先ず、ホトダイオードの応答速度の高速化の原理を説明
する。ホトダイオードの応答時間ｔｐｏは、ホトダイオ
ードの等価静電容量　ＣＩ）Ｄと、等偏負荷抵抗ＲＬ（
ホトダイオードから見たバイポーラ集積回路の入力抵抗
）、および、緩和時間ｔｒｅ　　（少数キャリアの拡散
時間など）により、次式で表わされる。

ｔｐ□　−Ｃｐ□　Ｘ　ＲＬ　＋　ｔｒｅ　　−−−＝
−−−−−−−（１）つまり、ホトダイオードの応答時
間ｔｐｏは主に緩和時間ｔｒｅによって決定される。こ
こで、緩和時間ｔｒｅは、入射される光によって発生し
た少数キャリアが、基板内を空乏層の端まで拡散によっ
て移動する時間ｔ　ｄｉｆｆと、空乏層内を電界により
移動する時間ｔ　ｄｒｉｆとの和で次のように表わされ
る。

ｔｒｅ　＝　ｔ　ｄｉｆｆ　＋　ｔ　ｄｒｉｆ　　−−
−−＝−−−−−−−（２１ここで、一般に、ｔ　ｄｉ
ｆｆ　＞　ｔ　ｄｒｉｆであるので、式（２）は ｔｒｅ　ｌ　ｔ　ｄｉｆｆ　　　　−−−−−＝−−−
−−−−−−−−−−−（３１となる。ところで、ｔ　
ｄｉｆｆは、少数キャリアの移動距離をＡとすると、 ｔ　ｄｉｆｆ囚Ａ２　、−・−・−−−−−一・−−−
−一−−・−一一−−−−−−・・−・（４）で表わさ
れ、一般的には、光電流に寄与する少数キャリアの最大
移動距離をＡｍａｘ　、少数キャリア拡散長をり、少数
キャリア拡散係数をり、少数キャリアライフタイムをτ
とするとき、 Ａ　ｗａｘ　ｏｃＬ　＝　ｒ　　−−−−−−−−−−
−−−−−−−−（５）で表わされる。従って、応答速
度の高速化をはかるためには少数キャリアライフタイム
τを小さくすれば良い。

ところで、τを小さくするためには、（ａｌ基板の比抵
抗を小さくすること、又は（ｂ）基板内へＡｕなどのラ
イフタイムキラーを導入することなどが考えられる。し
かし、前者（ａｌは、集積回路部を含め半導体装置全体
の耐圧を低下させたり、寄生静電容量を増大させるなど
の欠点があり、後者山）は、感度の低下やリーク電流の
増大の原因になるという欠点がある。そこで、この発明
においては、欠陥層における少数キセリアのライフタイ
ムが著しく小さくなることに着目し、基板内に欠陥層を
形成して、基板における少数キャリアの実質的なライフ
タイムが短縮されるようにしたものである。これによっ
て前述のような欠点を伴うことなく、前述の（１）〜（
５）式で示されるτ　（ライフタイム）。

ｔｄｉｆｆ　　（キャリア移動時間）、ｔｒｅ（緩和時
間）が減少し、ホトダイオードの応答時間（ｔｐｏ）が
短縮されることになる。

第１図において、（１）はホトダイオード、（２）はバ
イポーラ集積回路、（３）はそれらを形成する共通のＰ
型基板である。ホトダイオード（１）において、（５）
はＮ型エピタキシャル層、（４）はＮ型エピタキシャル
層（５）の表面の一部に形成されたエミッタ拡散層。

（６）は分離拡散層である。またＰ型基板（３）におい
て、（７）は欠陥層、（８）は厚さくＴｏｚ）を有する
無欠陥層である。さらに、バイポーラ集積回路（２）は
、エミッタ拡散層（４）を有するベース拡散層ＱＱ）を
表面に形成したＮ型エピタキシャル層（５）、埋込拡散
層から構成され、増幅および波形整形回路を構成し、ホ
トダイオード（１）の出力をさらに増幅し、波形整形す
るようにしである。

欠陥層（７）の形成については、種々の方法が知られて
いるが、ここでは、イントリンシックゲッタリング法を
採用した。すなわち、Ｐ型基板（３）に熱処理を施こす
ことにより、内部には酸素が析出して欠陥層（７）が形
成され、同時に、その表面近傍には無欠陥層（８）が形
成される。またこの無欠陥層（８）の厚さはＰ型基板内
の酸素濃度と熱処理条件により制御される。欠陥層（７
）において発生する少数キャリアは、Ｎ型エピタキシャ
ル層（５）まで、到達し得ない。そこで、光電流に寄与
する少数キャリアは無欠陥層（８）の少数キャリアのみ
となり、等簡約に少数キャリアのライフタイムτが短縮
されることになる。

従って、第１図に示すように、層厚さＴＤ２の無欠陥層
（８）を形成すると（４）式に示す少数キャリアの最大
移動距離Ａｍａｘは、 Ａ　ｍａｘ　Ｃｉ　Ｔ　ｏｚ〜−−−−−−−−−−−
−−−−−−−−−−−−−（６）で表わされ、（３）
、（４）、（６）式より、緩和時間ｔｒｅの最大値ｔｒ
ｅ　（ｍａｘ）は ｔｒｅ　（ｍａｘ）＋ＱＣＴＯ２２−−−−−−−　ｆ
７）となる。従って、（１）式に示されるホトダイオー
ドの応答時間ｔｐｏが大幅に短縮される。

実施例によると、感度つまり短絡電流については、はと
んど変化が見られないが、応答時間については、実施例
が従来例の２分の１程度に短縮され、高速化されること
が確認された。

このようにして、基板内に欠陥層を形成することにより
、高速化されたホトダイオードを有する半導体装置を提
供することができる。

（ハ）発明の効果 この発明によれば、基板内に欠陥層と無欠陥層とが形成
されて、光電流に寄与する少数キャリアの実質的なライ
フタイムが短縮されるので、高速化されたホトダイオー
ドを有する光電変換用の半導体装置が提供される。

【図面の簡単な説明】

第１図は、この発明に係る一実施例の構成図である。 （１１−ｍ−・ホトダイオード、（２）・−バイポーラ
集積回路、（３）・−Ｐ型基板、（４１−エミッタ拡散
層、（５１−Ｎ型エピタキシャル層、（６）・−分離拡
散層、（７）　−欠陥層、（８１−ｍ−無欠陥層。

Claims (1)

1. 【特許請求の範囲】 １、ホトダイオードとバイポーラ集積回路とが共通のＰ
   型基板上に形成され、 前記ホトダイオードは、前記Ｐ型基板と、Ｎ型エピタキ
   シャル層と、分離拡散層とから構成され、 前記Ｐ型基板は、内部に欠陥層を、表面近傍に無欠陥層
   を有することを特徴とする半導体装置。