JPH0467789B2 - - Google Patents

Info

Publication number
JPH0467789B2
JPH0467789B2 JP59273415A JP27341584A JPH0467789B2 JP H0467789 B2 JPH0467789 B2 JP H0467789B2 JP 59273415 A JP59273415 A JP 59273415A JP 27341584 A JP27341584 A JP 27341584A JP H0467789 B2 JPH0467789 B2 JP H0467789B2
Authority
JP
Japan
Prior art keywords
conductivity type
type semiconductor
semiconductor layer
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59273415A
Other languages
English (en)
Other versions
JPS61154063A (ja
Inventor
Tadashi Umeji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59273415A priority Critical patent/JPS61154063A/ja
Publication of JPS61154063A publication Critical patent/JPS61154063A/ja
Priority to US07/248,285 priority patent/US4831430A/en
Publication of JPH0467789B2 publication Critical patent/JPH0467789B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体受光素子とバイポーラトランジ
スタ等の周辺回路素子とを同一チツプ内に集積し
た光半導体装置に関し、特に受光素子の感度およ
び応答性を向上させるための構造とその製造方法
に係る。
〔発明の技術的背景〕
半導体受光素子は光通信における受信回路とし
ての重要な用途を有しているが、従来用いられて
い受信回路は別々のチツプからなる受光素子およ
びと周辺回路を用い、これをパツケージ内にアセ
ンブリーして構成されている。第2図Aは従来用
いられている半導体受光素子10の断面図であり
同図Bは周辺回路素子20の断面図、同図Cはこ
れらをパツケージ内にアセンブリーした状態を示
す平面図である。
第2図Aにおいて、11はN+型シリコン基板
(不純物濃度は略1019/cm3)、12はN-型エピタ
キシヤルシリコン層(不純物濃度は略1012
1014/cm3)、13はN+型拡散層、14はP+型不純
物領域、15はシリコン酸化膜、16,17はア
ルミニウム電極である。この受光素子10におい
てはP+型不純物領域14とN-型エピタキシヤル
層12との接合が活性で、該接合領域に光が入射
すると電極16,17間に電流が流れることにな
る。
第2図Bにおいて、21はP型シリコン基板
(不純物濃度は略1014〜1016/cm3)、22はN型エ
ピタキシヤルシリコン層(不純物濃度は略〜5×
1015/cm3)、23はP+型アイソレーシヨン拡散層、
24はN+型埋込領域、25はP型ベース領域、
26はN+型エミツタ領域、27は抵抗素子とし
てのP+型不純物領域、28はシリコン酸化膜、
291/293はアルミニウム電極である。このよ
うに、周辺回路素子20にはNPNトランジスタ
及び抵抗等の必要な素子が含まれている。
上記の半導体受光素子10および周辺回路素子
20は、第2図Cに示すようにリードフレーム3
1上でアセンブリーされ、外囲器30内にパツケ
ージングされる。図示のように、受光素子10と
周辺素子20とはボンデイングワイヤ32及びリ
ードフレームを介して接続されており、受光素子
10で発生した光電流は周辺回路素子20内の
NPNトランジタで増幅され、出力信号として取
出されるようになつている。
上記のように、従来の光通信用受信回路は一般
にはハイブリツド装置として構成されているが、
通常のIC技術により一チツプで構成することも
可能で、実際に第3図、第4図A〜Cに示すもの
が知られている。
第3図について説明すると、この場合には第2
図Bの周辺回路素子における一素子領域内に第2
図Aの受光素子をプレーナ構造で形成した形にな
つている。従つて、図中第2図A,Bと同じ部分
には同一の参照番号を付して示してある。即ち、
21はP型シリコン基板、22はN型エピタキシ
ヤルシリコン層、23は、P+型アイソレーシヨ
ンカクサン層、24はN+型埋込領域、25はP
型ベース領域、26はN+エミツタ領域、28は
シリコン酸化膜、291,292はアルミニウム電
極である。なお、周辺回路素子部分としては
NPNトランジスタの一部のみが示されており、
その左側は受光素子部分である。即ち、14は
P+型不純物領域で、N型エピタキシヤル層22
との間に受光素子としての活性なPN接合を形成
している。この受光素子部分は周辺回路と同一チ
ツプ内に集積するためにプレーナ構造にされてい
るため、第2図Aの場合と異なり、N型エピタキ
シヤル層22の表面にN+型コンタクト領域1
1′を形成し、該領域からN型エピタキシヤル層
22の電極17′を取出している。また、N型エ
ピタキシヤル層22の不純物濃度が第2図Aのエ
ピタキシヤル層12よりも高いことからP+型不
純物領域との接合耐圧が低くならざるを得ないた
め、深いP+型ガードリング領域18を設けて耐
圧向上を図つている。
上記第3図の光半導体装置において図中矢印で
示すように受光素子部分に光が入射すると、生じ
た光電流は電極配線16,292を通つてNPNト
ランジスタのP型ベース領域25に入力され、増
幅された出力電流として取出されることになる。
次に第4図Aについて説明すると、この場合は
受光素子部分の構成が第3図の場合とは異なつて
いる。即ち、アイソレーシヨン拡散層23で囲ま
れた受光素子用のN型エピタキシヤル層領域22
内にP+型不純物領域は形成されておらず、N+
のコンタクト領域11′が形成されているのみで
ある。また、受光素子部分にはN+型埋込領域2
4も形成されていない。他方、第3図でP+型ガ
ードリング領域18にオーミツクコンタクトして
設けられていた電極16が、この場合にはP+
イソレーシヨン拡散層23にコンタクトして形成
されている。その他の周辺回路素子部分は第3図
の場合と同じである。なお、第4図Bは受光素子
部分の濃度プロフアイルを示す図であり、第4図
Cは同図Aの等価回路図である。
上記の構成から理解されるように、第4図Aの
光半導体装置における受光素子部分は、N型エピ
タキシヤル層領域22とP型基板21との間の接
合が受光素子として活性なPN接合を構成し、し
かも空乏層は図中一点鎖線で示すようにP型基板
21側に形成される。そして、この接合部分で発
生した光電流はP+型アイソレーシヨン拡散層2
3を通つて電極16に取出され、電極配線292
を介してNPNトランジスタのベース領域25に
導入されることにより増幅される。
〔背景技術の問題点〕
上記従来の光受信回路はには夫々次のような問
題があつた。
まず、第2図A,B,Cに示したハイブリツド
構成による受信装置は、当然のことながら製造コ
ストが高くなるという問題がある。また、受光素
子10から取出される出力電流は本来せいぜい数
百nA程度と非常に小さい上、受光素子10と周
辺回路素子20とを接続する配線部分、即ちボン
デイングワイヤ32及びリードフレーム31がア
ンテナとなるためノイズに弱く、高周波になる程
この傾向が強くなるという問題がある。
これに対し、集積回路構成とした第3図および
第4図Aの受信装置では上記ハイブリツド構成に
おける問題は解消されているが、周辺回路素子用
の半導体基板およびエピタキシヤル層を使用して
受光素子を形成しなければならないことから、
夫々のような問題が存在する。
第3図における受光素子の感度は空乏層が形成
されるN型エピタキシヤル層22の厚さに依存
し、感度を上げるにはその厚さを大きくする必要
がある。即ち、例えば波長(λ)がλ=800nmの
光の場合、エピタキシヤルシリコン層22の厚さ
をtVGとすると、そのエピタキシヤル層中での吸
収率(Io/I)は次式で与えられる。
Io/I×100=1−exp(−α・tVG) 但し、Io;吸収光量 I; 入射光量 α; 吸収係数 例えば、N型エピタキシヤルシリコン層22の
厚さ(tVG)が5μmであるとすると、λ=800nm
の光の吸収係数(α)はα=9.3×102/cmである
から、λ=800nmの光のエピタキシヤル層22で
の吸収率(Io/I)を上式で計算すると、Io/I
=37%にしかならない。そこで、tVGを大きくし
て受光感度を上げようとしても、NPNトランジ
スタにおけるエピタキシヤル層22の厚さは一般
に3〜10μmで、これ以上厚くすることはできな
い。もしそれよりも厚くすると、例えばNPNト
ランジスタのVCE(飽和時)が増大したり、また
コレクタ抵抗が増大して応答特性が劣化する等、
周辺回路の特性を損うといつた別の問題が生じ
る。
これに対し、第4図Aの構造では空乏層がP型
基板21側に形成されることから厚いP型基板2
1をキヤリヤ発生領域として利用できるため、受
光素子の感度を向上させることができる。しか
し、この場合にも応答性の点で次のような問題が
ある。
光フアイバー通信のように速い応答性が要求さ
れる場合、受光素子の容量は極力低いことが望ま
しいため、第4図AにおけるP型基板21は、不
純物濃度が〜1014/cm3程度と一般の集積回路の場
合(1014〜1016/cm3)よりも低濃度のものが使用
される。この場合にP型基板21側に形成される
空乏層の幅W1を、VCC=5Vとして次式により計
算すると、W1=4μmとなり、この空乏層領域で
主にキヤリヤが発生することになる。
但し、K;真空誘電率 εO;Siの比誘電率 φT;接合にかかる電圧 NA;アクセプタ不純物濃度 ND;ドナー不純物濃度 しかし、N型エピタキシヤル層22およびP型
基板21の空乏層よりも深い領域でも光の入射光
の吸収でキヤリヤが発生し、これら空乏層以外の
領域で発生したキヤリヤは電界による加速をうけ
ず拡散によつて接合部分に達し、遅延して光電流
となるから、受光素子の応答性に影響することに
なる。
上記拡散電流による影響を検討すると、まずN
型エピタキシヤル層22内で発生したホールが接
合領域に達するまでの走行時間(T1)は、その
拡散定数Dp(Dp=13cm3/sec)から、tVG=5μmの
場合、T1=2×1018となる。他方、λ=800nmの
入射光がSi内部で90%吸収される深さ(d1)既述
の吸収率算出式を用いて計算すると、d1=25μm
となる。電子の拡散定数Dn(Dn=40cm3/secか
ら、深さd1のP型基板領域で発生した電子が接合
部分に達するまでの走行時間(T2)は、T2=6
×10-8となる。この結果、第4図Aの光受信回路
では、主にP型基板22の空乏層よりも深い領域
で発生したキヤリヤの拡散電流により応答性が劣
化するという問題がある。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、受
光素子と周辺回路素子とを同一チツプ内に集積し
てコストダウン及び性能向上を図ると共に、周辺
回路素子の特性を損うことなく受光素子の感度お
よび応答性を向上することを目的とするものであ
る。
〔発明の概要〕
本発明による光半導体装置は、第一導電型半導
体基板と、該半導体基板上にこの基板表面から離
れるに従つて徐々に不純物濃度が低くなる濃度勾
配で形成された第一導電型半導体層と、該第一導
電型半導体層上に形成された第二導電型半導体層
と、該第二導電型半導体層の受光素子形成部にお
いてその表面から前記第一導電型半導体層に達し
て選択的に形成された第一導電型高濃度拡散層
と、該第一導電型高濃度拡散層表面にオーミツク
コンタクトして形成された電極および前記受光素
子形成部の第二導電型半導体層表面にオーミツク
コンタクトして形成された電極と、前記第二導電
型半導体層の他の領域に形成されたトランジスタ
等の周辺回路素子と、前記両電極を介して逆バイ
アスを印加された前記第一導電型半導体層および
前記第二導電型半導体層間の接合領域への光入射
により発生した光電流を、前記電極から前記周辺
回路素子へ導く配線層とを具備したことを特徴と
するものである。
上記本発明による光半導体装置は基本的には第
4図Aの構造の改良に係り、前記濃度勾配を有す
る第一導電型半導体半導体層を設けたことを要点
とすものである。また、この濃度勾配をもつた第
一導電型半導体層のうち、前記第二導電型半導体
層に接する側の所定厚さに亙る部分は、濃度勾配
をもたない低濃度層とするのが望ましい。
一方、本発明による光半導体装置の製造方法
は、上記半導体装置における濃度勾配をもつた第
一導電型半導体層を形成する手段に係り、第一導
電型半導体基板上に低不純物濃度で第二導電型半
導体層をエピタキシヤル成長させる工程と、該第
一導電型半導体層上に第二導電型半導体層をエピ
タキシヤル成長させる工程と、該第二導電型半導
体層の受光素子形成部においてその表面から選択
的に前記第一導電型半導体層に達する第一導電型
高濃度拡散層を形成する工程と、前記第二導電型
半導体層の他の領域にトランジスタ等の周辺回路
素子を形成する工程と、各種の不純物領域が形成
された前記第二導電型半導体層表面に絶縁膜を形
成すると共に、該絶縁膜上にコンタクトホールを
介して各種領域にオーミツクコンタクトした必要
な電極を形成する工程とを具備し、前記第一導電
型半導体層に前記半導体基板表面から離れるに従
つて徐々に不純物濃度が低くなる濃度勾配を与え
るため、そのエピタキシヤル成長工程の条件その
他全工程における熱処理工程の条件を制御し、ま
た必要に応じて特別の熱処理工程を付加すること
により前記第一導電型半導体基板から前記第一導
電型半導体層への不純物のオートドープを制御す
ることを特徴とするものである。
〔発明の実施例〕
第1図Aは本発明の光半導体装置を光フアイバ
ー通信用の受信回路に適用した一実施例を示す断
面図である。同図において、41はP+型シリコ
ン基板(不純物濃度は略1019/cm3)である。該P+
型基板上には膜厚20μmのP型エピタキシヤルシ
リコン層42が形成されている。このエピタキシ
ヤル層42のうち、基板側の層421はエピタキ
シヤル成長時に基板41から不純物が上方拡散さ
れたオートドープ層で、その上のエピタキシヤル
層422はオートドープされていないP-型エピタ
キシヤル層(不純物濃度は略1014/cm3)である。
オートドープ層421の厚さは15μmで且つ濃度勾
配を有しており、この範囲では上にいく程不純物
濃度が低くなつている。このP型エピタキシヤル
シリコン層42の上には、膜厚5μmのN型エピタ
キシヤルシリコン層(不純物濃度は略5×1015
cm3)43が形成されている。該N型エピタキシヤ
ル層43の表面からは選択的にP+型のアイソレ
ーシヨン拡散層44が形成され、該アイソレーシ
ヨン拡散層で囲まれたN型エピタキシヤル層領域
が周囲から分離されている。こうして分離された
N型エピタキシヤル層領域の内の一つは受光素子
を構成するもので、P-型エピタキシヤル層422
との間のPN接合が受光素子としての活性領域を
形成している。この受光素子を構成するN型エピ
タキシヤル層領域には電極取出し用のN+型コン
タクト領域45が形成されている。また、受光素
子を構成するP-型エピタキシヤル層422に対し
ては、P+型アイソレーシヨン拡散層44が電極
取出し領域を兼ねている。他方、アイソレーシヨ
ン拡散層44で囲まれた他のN型エピタキシヤル
層領域にはトランジスタ及び抵抗等の周辺回路素
子が形成される。その一つとして、図ではNPN
トランジスタの一部が示されている。即ち、46
はコレクタ抵抗を下げるためのN+型埋込領域、
47はP型ベース領域、48はN+エミツタ領域
である。そして、エピタキシヤル層43の表面は
シリコン酸化膜49で覆われ、該酸化膜上にはコ
ンタクトホールを介して各種領域にオーミツクコ
ンタクトしたアルミニウムの電極配線層501
502,503…が形成されている。電極配線50
はN+型コンタクト領域45に接続されている。
電極配線502はP+型領域44およびP型ベース
領域47に接続されている。また、電極配線50
はN+型エミツタ領域48に接続されている。
上記実施例の光半導体装置を第4図Aの従来例
と比較すると、P型シリコン基板41の不純物濃
度が高いこと及びP型エピタキシヤル層42が存
在する点でのみ異なり、その他の構成は両者同じ
であることが分る。この相違点は、第1図Aの受
光素子部分の不純物濃度プロフアイルを示した同
図Bと第4図Bの濃度プロフアイルとを比較すれ
ばより明らかとなる。即ち、上記実施例の特徴は
この濃度プロフアイル、特にP型エピタキシヤル
シリコン層421,422の濃度プロフアイルにあ
るということができる。P+型基板41を用いた
のは、オートドープによつてP型エピタキシヤル
層42に上記の濃度プロフアイルを与えるための
手段である。
なお、上記P型エピタキシヤル層におけるオー
トドープ層421の厚さ及び濃度勾配は、エピタ
キシヤル工程の条件の他、熱酸化工程等、全プロ
セス中の熱処理工程を制御してオートドープをコ
ントロールすることで精密に制御することが可能
である。
次に、上記実施例になる光半導体装置の作用を
説明する。
まず、受光素子部分を5vの逆バイアスで動作
させるとすると、第1図A中に一点鎖線で示した
空乏層の幅W2は4μmであり、空乏層幅はP-型領
域422の内部で十分に賄える。従つて、キヤパ
シテイを低減して応答速度を速める上で必要な条
件が満されていることになる。また、第4図Aの
場合と同じ理由から良好な感度を得ることができ
る。
一方、上記実施例の受光素子部分にλ=800nm
の光が入射した場合、N型エピタキシヤル層43
及びP型エピタキシヤル層42(膜厚は両者の合
計で25μm)での吸収率は約90%で、殆ど大部分
の光がこの両エピタキシヤル層42,43で吸収
されることになる。ここで吸収されなかつた光は
P+型基板41中で吸収されてキヤリヤを発生す
るが、基板41の不純物濃度が著しく高いことか
ら基板41中でのキヤリヤの寿命は極めて短い。
従つてその全てが速やかに消滅し、受光素子の応
答性には影響しないと考えて差支えない。この結
果、上記実施例の場合に受光素子の応答性を遅
延、劣化させる要因としてはP型エピタキシヤル
層42のうちのオートドープ層421で発生した
キヤリヤ(電子)だけを考慮すればよい。そし
て、オートドープ層422は第1図Bに示したよ
うな濃度勾配を有しているため、外部から電界を
加えなくとも、内部ポテンシヤル勾配によりP+
型基板41から接合領域に向う電界が形成されて
いる。従つて、オートドープ層領域で発生したキ
ヤリヤはこの内部電界により加速されて迅速に接
合領域に流れ込むことになり、その走行時間が短
縮されるから、第4図Aの場合に比較して受光素
子の応答性を大幅に改善することができる。
最後に、上記実施例になる光半導体装置につい
て行なつた応答性試験の結果を説明する。
試験には、第1図A,Bの構造を有する光フア
イバー通信用の受信回路チツプ40(受光径
300μm)を第1図Cに示すようにアセンブリーし
て外囲器51内にパツケージングしたものを用い
た。図中52…はリードフレーム、52…はボン
デイングワイヤである。そして、第5図に示した
ようにLED光源から矩形の光信号を第1図Cの
受信装置に入射し、受信装置の出力信号Voutの
波形から応答性を評価した。なお、比較例とし
て、第4図Aの従来例による受信回路装置につい
ても同様にして応答性を試験した。
第6図は上記の比較試験結果を示し、同図Aは
入射光の信号波形、同図Bは比較例における出力
信号波形、同図Cは実施例における出力信号波形
である。図から明らかなように、比較例では信号
の立上りから一定レベルに達するまでに30nsecの
遅延を生じたのに対し、実施例の場合の遅延時間
は10nsecと比較例の場合の1/3に短縮された。こ
の結果から、上記実施例の光受信回路装置では受
光素子の応答性が顕著に改善されていることが分
る。
なお、上記実施例においてP型エピタキシヤル
層42の全部をオートドープ層とし、その全膜厚
に亙つて濃度勾配をもたせてもよい。この場合に
も、受光素子の応答性改善という本発明の主要な
目的を達成することができる。
また、周辺回路素子としてバイポーラトランジ
スタを用いず、MOSトランジスタ及び拡散抵抗
等だけで周辺回路を達成する場合には、素子分離
のためのアイソレーシヨン拡散層44は不要であ
る。この場合には、受光素子を構成するP-型エ
ピタキシヤル層の電極取出しのためにのみ、P+
型コンタクト領域を形成すればよい。
次に、本発明の他の実施例を第7図に示す。こ
の実施例では、同図Aに示すように周辺回路素子
用のトランジスタとしてPNPタイプのものが用
いられている。該PNPトランジスタ部分以外は
第1図に示した実施例と略同一であるので、図中
同一部分については同一番号を付してその説明を
省略する。そこで特徴的な部分について説明する
と、PNPトランジスタはN+型埋込領域46上に
形成されたP型コレクタ領域61と、この周縁か
ら上表面に伸びるP+型コレクタ引出し領域62
と、コレクタ領域61上にあつて引出し領域62
に囲まれたN型エピタキシヤルベース領域43
と、このベース領域43の一部表面に形成された
P+型エミツタ領域63と、上記引出し領域62、
ベース領域43およびエミツタ領域63に夫々接
続されたコレクタ電極504、ベース電極501
およびエミツタ電極503′とを有する。上記P型
コレクタ領域61は、N+型埋込領域46の不純
物拡散に加え、その表面に予めボロンのようなP
型不純物をドーブさせておき、N型エピタキシヤ
ル層43を形成する際またはその後に上方拡散さ
せることによつて簡単に形成される。そして、受
光素子側においては、P+型アイソレーシヨン拡
散層を兼ねたアノード電極502′が接続され、こ
の電位は通常接地電位にされる。また、この場合
には前記PNPトランジスタのベース電極501
が、カソード側のN+型のコンタクト領域45に
接続して形成されている。なお、前記PNPトラ
ンジスタのコレクタ電極504は接地電位に接続
され、エミツタ電極503′は電源電位(Vcc)に
接続される。従つて、第7図Aの構造に対する等
価回路は同図Bのように示すことができる。
上記第7図の実施例も基本的には第1図の実施
例と同等の作用効果を奏する。但し、電気回路接
続的には、第1図の実施例では受光ダイオードの
アノード側がNPNトランジスタのベースに接続
されるのに対し、第7図の実施例では受光ダイオ
ードのカソードがPNPPトランジスタのベースに
接続される点で異なつている。この結果、第7図
の実施例によれば、基板バイアスを接地電位で使
用するのにより適しているという効果が得られる
ことになる。
〔発明の効果〕
以上詳述したように、本発明によれば受光素子
と周辺回路素子とを同一チツプ内に集積してコス
トダウン及び性能向上を図ると共に、周辺回路素
子の特性を損うことなく受光素子の感度および応
答性を向上できる光半導体装置と、その簡易な製
造方法を提供できるものである。
【図面の簡単な説明】
第1図Aは本発明の一実施例になる光受信回路
の構造を示す断面図であり、同図Bはその受光素
子部分の不純物濃度プロフアイルを示す線図、第
1図Cは同図A,Bの半導体回路チツプをパツケ
ージ内にアセンブリーした状態を示す平面図、第
2図Aはハイブリツド構成による従来の光受信装
置に用いられている受光素子を示す断面図であ
り、同図Bは周辺回路素子の断面図、第2図Cは
同図Aおよび同図Bの素子をパツケージ内にアセ
ンブリーしたハイブリツド構成による従来の光受
信装置を示す平面図、第3図は受光素子と周辺回
路素子とを同一チツプ内に集積化した従来の光半
導体装置を示す断面図、第4図Aは受光素子と周
辺回路素子とを同一チツプ内に集積した従来の光
半導体装置の他の例を示す断面図であり、同図B
はその受光素子部分の濃度プロフアイルを示す線
図、第4図Cは同図Aの等価回路図、第5図は第
1図A〜Cの実施例になる受信回路装置の応答特
性を評価するために行なつた比較試験の方法を示
す説明図であり、第6図A〜Cはその結果を示す
線図、第7図Aは本発明の他の実施例を示す断面
図であり、同図Bはその等価回路図である。 40……半導体チツプ、41……P+型シリコ
ン基板、42……P型エピタキシヤルシリコン
層、421……オートドープ層、422……P-エピ
タキシヤル層、43……N型エピタキシヤルシリ
コン層、44……P+型アイソレーシヨン拡散層、
45……N+型コンタクト領域、46……N+型埋
込領域、47……P型ベース領域、48……N+
型エミツタ領域、49……シリコン酸化膜、50
〜504,501′〜503′……電極配線層、51
……外囲器、52……リードフレーム、61……
P型コレクタ領域、62……P+コレクタ引出し
領域、63……P+型エミツタ領域。

Claims (1)

  1. 【特許請求の範囲】 1 第一導電型半導体基板と、該半導体基板上に
    この基板表面から離れるに従つて徐々に不純物濃
    度が低くなる濃度勾配で形成された第一導電型半
    導体層と、該第一導電型半導体層上に形成された
    第二導電型半導体層と、該第二導電型半導体層の
    フオトダイオードからなる受光素子形成部におい
    てその表面から前記第一導電型半導体層に達して
    選択的に形成された第一導電型高濃度拡散層と、
    該第一導電型高濃度拡散層表面にオーミツクコン
    タクトして形成された電極および前記受光素子形
    成部の第二導電型半導体層表面にオーミツクコン
    タクトして形成された電極と、前記第二導電型半
    導体層の他の領域に形成されたバイポーラトラン
    ジスタを含む周辺回路素子と、前記両電極を介し
    て逆バイアスを印加された前記第一導電型半導体
    層および前記第二導電型半導体層間の接合領域へ
    の光入射により発生した光電流を、前記電極から
    前記周辺回路素子へ導く配線層とを具備したこと
    を特徴とする光半導体装置。 2 前記第一導電型半導体層のうち、前記第二導
    電型半導体層に接する側の所定厚さに亙る部分は
    濃度勾配をもたない低濃度層としたことを特徴と
    する特許請求の範囲第1項記載の光半導体装置。 3 前記第二導電型半導体層の受光素子形成部に
    おいて、その表面から前記第一導電型半導体層に
    達して選択的に形成された第一導電型高濃度拡散
    層が、素子分離用のアイソレーシヨン拡散層を構
    成していることを特徴とする特許請求の範囲第1
    項または第2項記載の光半導体装置。 4 比較的高不純物濃度の第一導電型半導体基板
    上に低不純物濃度で第二導電型半導体層をエピタ
    キシヤル成長させる工程と、該第一導電型半導体
    層上に第二導電型半導体層をエピタキシヤル成長
    させる工程と、該第二導電型半導体層の受光素子
    形成部においてその表面から選択的に前記第一導
    電型半導体層に達する第一導電型高濃度拡散層を
    形成する工程と、前記第二導電型半導体層の他の
    領域にトランジスタ等の周辺回路素子を形成する
    工程と、各種の不純物領域が形成された前記第二
    導電型半導体層表面に絶縁膜を形成すると共に、
    該絶縁膜上にコンタクトホールを介して各種領域
    にオーミツクコンタクトした必要な電極を形成す
    る工程とを具備し、前記第一導電型半導体層に前
    記半導体基板表面から離れるに従つて徐々に不純
    物濃度が低くなる濃度勾配を与えるため、そのエ
    ピタキシヤク成長工程の条件その他全工程におけ
    る熱処理工程の条件を制御し、また必要に応じて
    特別の熱処理工程を付加することにより前記第一
    導電型半導体基板から前記第一導電型半導体層へ
    の不純物のオートドープを制御することを特徴と
    する光半導体装置の製造方法。
JP59273415A 1984-12-26 1984-12-26 光半導体装置およびその製造方法 Granted JPS61154063A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59273415A JPS61154063A (ja) 1984-12-26 1984-12-26 光半導体装置およびその製造方法
US07/248,285 US4831430A (en) 1984-12-26 1988-09-22 Optical semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59273415A JPS61154063A (ja) 1984-12-26 1984-12-26 光半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS61154063A JPS61154063A (ja) 1986-07-12
JPH0467789B2 true JPH0467789B2 (ja) 1992-10-29

Family

ID=17527571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59273415A Granted JPS61154063A (ja) 1984-12-26 1984-12-26 光半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US4831430A (ja)
JP (1) JPS61154063A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062588A (ja) * 1997-11-14 2010-03-18 Freescale Semiconductor Inc 半導体イメージ・センサ

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800827B2 (ja) * 1988-02-12 1998-09-21 浜松ホトニクス株式会社 光半導体装置およびその製造方法
JPH01205565A (ja) * 1988-02-12 1989-08-17 Hamamatsu Photonics Kk 光半導体装置およびその製造方法
JPH07112024B2 (ja) * 1988-11-10 1995-11-29 株式会社東芝 半導体装置
CH684971A5 (de) * 1989-03-16 1995-02-15 Landis & Gyr Tech Innovat Ultraviolettlicht-Sensor.
NL8901629A (nl) * 1989-06-28 1991-01-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting en uitlees- of schrijfeenheid bevattende een dergelijke stralingsgevoelige halfgeleiderinrichting.
US5070382A (en) * 1989-08-18 1991-12-03 Motorola, Inc. Semiconductor structure for high power integrated circuits
US5410175A (en) * 1989-08-31 1995-04-25 Hamamatsu Photonics K.K. Monolithic IC having pin photodiode and an electrically active element accommodated on the same semi-conductor substrate
US5598022A (en) * 1990-08-31 1997-01-28 Hamamatsu Photonics K.K. Optical semiconductor device
JP2678400B2 (ja) * 1990-11-14 1997-11-17 シャープ株式会社 回路内蔵受光素子
JP2557745B2 (ja) * 1991-01-30 1996-11-27 三洋電機株式会社 光半導体装置
JP2557750B2 (ja) * 1991-02-27 1996-11-27 三洋電機株式会社 光半導体装置
JP3838665B2 (ja) * 1995-08-11 2006-10-25 株式会社 東芝 Mos型固体撮像装置
DE69624714T2 (de) 1995-08-11 2003-08-07 Toshiba Kawasaki Kk Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung
JP3845449B2 (ja) 1995-08-11 2006-11-15 株式会社東芝 Mos型固体撮像装置
JP2828244B2 (ja) * 1995-09-26 1998-11-25 シャープ株式会社 受光素子
DE69637636D1 (de) * 1995-12-06 2008-09-25 Sony Corp Aus einer Fotodiode und einem bipolaren Element bestehende Halbleitervorrichtung und Verfahren zur Herstellung
TW423103B (en) * 1997-01-27 2001-02-21 Sharp Kk Divided photodiode
JP3918220B2 (ja) * 1997-02-27 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
JP3813687B2 (ja) * 1997-04-10 2006-08-23 浜松ホトニクス株式会社 BiCMOS内蔵受光半導体装置
JP2001144317A (ja) * 1999-11-15 2001-05-25 Sharp Corp 回路内蔵型受光素子
EP1017105B1 (en) * 1998-12-28 2003-04-16 Sharp Kabushiki Kaisha Circuit-integrated light-receiving device
JP3900233B2 (ja) 1999-09-06 2007-04-04 シャープ株式会社 受光素子および回路内蔵型受光素子
JP2001284629A (ja) * 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
JP3490959B2 (ja) * 2000-07-11 2004-01-26 三洋電機株式会社 受光素子及び受光モジュール
US6621064B2 (en) * 2001-05-03 2003-09-16 Texas Instruments Incorporated CMOS photodiode having reduced dark current and improved light sensitivity and responsivity
JP2003037113A (ja) * 2001-07-23 2003-02-07 Mitsubishi Electric Corp 半導体装置
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
DE10223202A1 (de) * 2002-05-24 2003-12-11 Fraunhofer Ges Forschung Photodiode
DE10241156A1 (de) * 2002-09-05 2004-03-18 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung
KR20050001077A (ko) * 2003-06-27 2005-01-06 삼성전기주식회사 수광소자 및 증폭소자가 일체 형성된 반도체 장치 및 그제조방법
US7354789B2 (en) * 2003-11-04 2008-04-08 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
US7115439B2 (en) * 2004-01-16 2006-10-03 Eastman Kodak Company High photosensitivity CMOS image sensor pixel architecture
JP4058034B2 (ja) * 2004-10-25 2008-03-05 松下電器産業株式会社 光半導体装置
RU2290721C2 (ru) * 2004-05-05 2006-12-27 Борис Анатольевич Долгошеин Кремниевый фотоэлектронный умножитель (варианты) и ячейка для кремниевого фотоэлектронного умножителя
JP2004247769A (ja) * 2004-06-02 2004-09-02 Sharp Corp 受光素子および回路内蔵受光素子
JP2006294871A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 固体撮像装置
US20070241377A1 (en) * 2006-04-12 2007-10-18 Semicoa Back-illuminated photo-transistor arrays for computed tomography and other imaging applications
JP2007317767A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP2011176552A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 光増幅回路及びフォトカプラ
US9214457B2 (en) * 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
US20190103501A1 (en) * 2016-03-30 2019-04-04 Sony Corporation Light-receiving device, imaging unit, and electronic apparatus
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード
JP2018156984A (ja) * 2017-03-15 2018-10-04 株式会社東芝 光検出素子
DE102017121693B4 (de) * 2017-09-19 2022-12-08 Infineon Technologies Ag Dotierungsverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160465A (en) * 1971-03-20 1980-12-13 Philips Nv Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4046605A (en) * 1974-01-14 1977-09-06 National Semiconductor Corporation Method of electrically isolating individual semiconductor circuits in a wafer
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
FR2523370B1 (fr) * 1982-03-12 1985-12-13 Thomson Csf Transistor pnp fort courant faisant partie d'un circuit integre monolithique

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160465A (en) * 1971-03-20 1980-12-13 Philips Nv Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062588A (ja) * 1997-11-14 2010-03-18 Freescale Semiconductor Inc 半導体イメージ・センサ

Also Published As

Publication number Publication date
US4831430A (en) 1989-05-16
JPS61154063A (ja) 1986-07-12

Similar Documents

Publication Publication Date Title
JPH0467789B2 (ja)
US7982276B2 (en) Optical semiconductor device and method for manufacturing the same
US3925801A (en) Photon isolator with improved photodetector transistor stage
US4318115A (en) Dual junction photoelectric semiconductor device
US5027177A (en) Floating base lateral bipolar phototransistor with field effect gate voltage control
JPH04245478A (ja) 光半導体装置
JPH0287684A (ja) 集積pin光検出器および方法
US3529217A (en) Photosensitive semiconductor device
JPH01205564A (ja) 光半導体装置およびその製造方法
US8227882B2 (en) Light-sensitive component with increased blue sensitivity, method for the production thereof, and operating method
US20100282948A1 (en) Optical semiconductor device
US4920395A (en) High sensitivity photodiode
US3745424A (en) Semiconductor photoelectric transducer
US20090261441A1 (en) Optical semiconductor device
US4903103A (en) Semiconductor photodiode device
JPH0482268A (ja) 半導体装置
US20060151814A1 (en) Optical semiconductor device
JPS6136713B2 (ja)
JP2006295216A (ja) pin型受光素子およびpin型受光素子の製造方法
JPH0555538A (ja) 半導体受光装置
KR100194991B1 (ko) 광 반도체 장치
JPS5914180B2 (ja) 光検出器セル
JP3553715B2 (ja) 光半導体装置
JPS61258471A (ja) 半導体集積回路装置
JP2501556B2 (ja) 光センサおよびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term