JPS61154063A - 光半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体受光素子とバイポーラトランジスタ等の
周辺回路素子とを同一チップ内に集積した光半導体装置
に関し、特に受光素子の感度および応答性を向上させる
ための構造とその製造方法に係る。

〔発明の技術的背景〕

半導体受光素子は光通信における受信回路としての重要
な用途を有しているが、従来用いられている受信回路は
別々のチップからなる受光素子およびと周辺回路を用い
、これをパッケージ内にアセンブリーして構成されてい
る。第２図（Ａ）は従来用いられている半導体受光素子
１０の断面図であり同図（Ｂ）は周辺回路素子２０の断
面図、同図（Ｃ）はこれらをパッケージ内にアセンブリ
ーした状態を示す平面図である。

ｊＦＩ２図（Ａ＞において、１１はＮＩ型シリコン基板
（不純物濃度は略１０”／α３）、１２はＮ−型エピタ
キシャルシリコン層（不純物濃度は略１〇五２〜１０寡
’／ａＲ３）、１３はＮ＋型型数散層１４はＰ０型不純
物領域、１５はシリコン酸化膜、１６．１７はアルミニ
ウム電極である。

この受光素子１０においてはＰ“型不純物領域１４とＮ
−型エピタキシャル層１２との接合が活性で、該接合領
域に光が入射すると電極１６．１７閏に電流が流れるこ
とになる。

１ＪＦ２図（Ｂ）において、２１はＰ型シリコン基板（
不純物濃度は略１０１４〜１０１１／α３）、２２はＮ
型エピタキシャルシリコン層（不純物濃度は略〜５ｘ　
１０”　’　／ｃｍ”　）　、　２３はＰ４″型アイソ
レーション拡散層、２４はＮ０型埋込領域、２５はＰ型
ベース領域、２６はＮ０型エミツタ領域、２７は抵抗素
子としてのＰＩ型不純物領域、２８はシリコン酸化膜、
２９１　／２９ｍはアルミニウム電極である。このよう
に、周辺回路素子２０にはＮＰＮトランジスタ及び抵抗
等の必要な素子が含まれている。

上記の半導体受光素子１ｏおよび周辺回路素子２０は、
第２図（Ｃ）に示すようにリードフレーム３１上でアセ
ンブリーされ、外囲器３０内にパッケージングされる。

図示のように、受光素子１０と周辺回路素子２０とはボ
ンディングワイヤ３２及びリードフレームを介して接続
されており、受光素子１ｏで発生した光電流は周辺回路
素子２０内のＮＰＮトランジスタで増幅され、出力信号
として取出されるようになフている。

上記のように、従来の光通信用受信回路は一般にはハイ
ブリッド装置として構成されているが、通常のＩＣ技術
によリーチツブで構成することも可能で、実際に第３図
、第４図（Ａ）〜（Ｃ）に示すものが知られている。

第３図について説明すると、この場合には第２図（Ｂ）
の周辺回路素子における一素子領域内に第２図（Ａ）の
受光素子をプレーヂ構造で形成した形になっている。従
って、図中第２図（Ａ＞（Ｂ）と同じ部分には同一の参
照番号を付して示しである。即ち、２１はＰ型シリコン
基板、２２はＮ型エピタキシャルシリコン層、２３はＰ
０型アイソレーション拡散層、２４はＮ＋型型埋領領域
２５はＰ型へ−ス領域、２６はＮ４″型エミツタ領域、
２８はシリコン酸化膜、２９１，２９２はアルミニウム
電極である。なお、周辺回路素子部分としではＮＰＮＩ
−ランジスタの一部のみが示されており、その左側は受
光素子部分である。即ち、１４はＰ′″型不純物領域で
、Ｎ型エピタキシャル層２２との間に受光素子としての
活性なＰＮ接合を形成している。この受光素子部分は周
辺回路と同一チップ内に集積するためにブレーナ構造に
されているため、第２図（Ａ）の場合と異なり、Ｎ型エ
ピタキシャル層２２の表面にＮ４″型コンタクト領域１
１′を形成し、該領域からＮ型エピタキシャル層２２の
電極１７′を取出している。また、Ｎ型エピタキシャル
層２２の不純物濃度が第２図（Ａ＞のエピタキシャル層
１２よりも高いことがらＰ４型不純物領域との接合耐圧
が低くならざるを得ないため、深いＰ＋型ガードリング
領域１８を設けて耐圧向上を図っている。

上記第３図の光半導体装置において図中矢印で示すよう
に受光素子部分に光が入射すると、生じた光′Ｉｉ流は
電極配線１６．２９２を通ってＮＰＮトランジスタのＰ
型ベース領域２５に入力され、増幅された出力１流とし
て取出されることになる。

次に第４図（Ａ）について説明すると、この場合は受光
素子部分の構成が第３因の場合とは異なっている。即ち
、アイソレーション拡散層２３で囲まれた受光素子用の
Ｎ型エピタキシャル層鎮域２２内にＰ４″型不純物領域
は形成されておらず、Ｎ９型のコンタクト領［１１’が
形成されているのみである。また、受光素子部分にはＮ
＋型型埋頭領１ｇ２４形成されていない。他方、第３図
でＰ１型ガードリング領域１８にオーミックコンタクト
して設けられていた電極１６が、この場合にはＰ＋型ア
イソレーション拡散層２３にコンタクトして形成されて
いる。その他の周辺回路素子部分は第３図の場合と同じ
である。なお、第４図（Ｂ）は受光素子部分の濃度プロ
ファイルを示す図であり、第４図（Ｃ）は同図（Ａ）の
等価回路図である。

上記の構成から理解されるように、第４図（Ａ）の光半
導体装置における受光素子部分は、Ｎ型エピタキシャル
層領域２２とＰ型基板２１との間の接合が受光素子とし
て活性なＰＮ接合を構成し、しかも空乏１は図中一点鎖
線で示すようにＰ型基板２１側に形成される。そして、
この接合部分で発生した光電流はＰ＋型アイソレーショ
ン拡散層２３を通りて電極１６に取出され、電極配線２
９２を介してＮＰＮトランジスタのベース領域２５に導
入されることにより増幅される。

〔背景技術の問題点〕

上記従来の光受信回路はには夫々法のような問題があっ
た。

まず、第２図（Ａ＞（Ｂ）（Ｃ）に示したハイブリッド
構成による受信装置は、当然のことながら製造コストが
高くなるという問題がある。また、受光素子１０から取
出される出力電流は本来せいぜい数百ｎＡ程度と非常に
小さい上、受光素子１０と周辺回路素子２０とを接続す
る配線部分、即ちポンディングワイヤ３２及びリードフ
レーム３１がアンテナとなるためノイズに弱く、高周波
になる程この傾向が強くなるという問題がある。

これに対し、集積回路構成とした第３図および第４図（
Ａ＞の受信装置では上記ハイブリッド構成における問題
は解消されているが、周辺回路素子用の半導体基板およ
びエピタキシャル層を使用して受光素子を形成しなけれ
ばならないことから、夫々法のような問題が存在する。

第３図における受光素子の感度は空乏層が形成されるＮ
型エピタキシャル層２２の厚さに依存し、感度を上げる
にはその厚さを大きくする必要がある。即ち、例えば波
長（λ）がλ−８００ｎ■の光の場合、エピタキシャル
シリコン層２２の厚さをｔｖａとすると、そのエピタキ
シャル層中での吸収率（Ｉｎ／Ｉ）は次式で与えられる
。

Ｉｎ　／　ｌＸ１００　＝　１−　ｅｘｐ（−（Ｚ　・
ｔｖ　ａ　）但し、■−二股収光量 ■＝　入射光量 α：　吸収係数 例えば、Ｎ型エピタキシャルシリコ２層２２の厚さくｔ
ｖａ）が５卓であるとすると、λ−８０ｏｎ腸の光の吸
収係数（α）はα−９，３Ｘ　１０”　／ｌａｘである
から、λ−８００ｎ−の光のエピタキシャル層２２での
吸収率（Ｉｎ／Ｉ）を上式で計算すると、Ｉｎ、’Ｉ＝
３７％にしかならない。そこで、ｔｖａを大きくして受
光感度を上げようとしても、ＮＰＮトランジスタにおけ
るエピタキシャル層２２の厚さは一般に３〜１０．で、
これ以上厚くすることはできない。もしそれよりも厚く
すると、例えばＮＰＮトランジスタのＶＣＥ（飽和時）
が増大したり、またコレクタ抵抗が増大して応答特性が
劣化する等、周辺回路の特性を損うといった別の問題が
生じる。

これに対し、第４図（Ａ）の構造では空乏層がＰ型基板
２１側に形成されることから厚いＰ型基板２１をキャリ
ヤ発生領域として利用できるため、受光素子の感度を向
上させることができる。しかし、この場合にも応答性の
点で次のような問題がある。

光フアイバー通信のように速い応答性が要求される場合
、受光素子の容量は極力低いことが望ましいため、第４
図（Ａ）におけるＰ型基板２１は、不純物濃度が〜１０
１’／α３程度と一般の集積回路の場合（１０１４〜１
０”／α３）よりも低濃度のものが使用される。この場
合にＰ型基板２１側に形成される空乏層の幅Ｗ！を、ｖ
ｃｃ”５■として次式により計算すると、Ｗｌ−４−と
なり、この空乏層領域で主にキャリヤが発生することに
なる。

但し、ｋ　；真空誘電率 ε口　；Ｓｉの比誘電率 φＴ：接合にかかる電圧 ＮＡ；アクセプタ不純物濃度 ＮＤ；ドナー不純物濃度 しかし、Ｎ型エピタキシャル層２２およびＰ型基板２１
の空乏層よりも深い領域でも光の入射光の吸収でキャリ
ヤが発生し、これら空乏層以外の領域で発生したキャリ
ヤは電界による加速を受けずに拡散によって接合部分に
達し、遅延して光電流となるから、受光素子の応答性に
影響することになる。

上記拡散電流による影響を検討すると、まずＮ型エピタ
キシャル層２２内で発生したホールが接合領域に達する
までの走行時間（Ｔ１）は、その拡散定数Ｄｐ（ｏｐ　
−１３ｃｊ／ｓｅｃ　）から、ｔｖａ＝５４の場合、Ｔ
ｌ−２Ｘ１０寡Ｂとなる。他方、λ−８００ｎｍの入射
光がＳｉ内部で９０％吸収される深さくｄｌ）を既述の
吸収率算出式を用いて計算すると、ｄ　１’　−２５−
となる。電子の拡散定数［）ｎ（Ｄｎ−４０ｃｉ／ｓｅ
ｃから、深さｄｌのＰ型基板領域で発生した電子が接合
部分に達するまでの走行時ｆＲＩ（Ｔｚ）は、Ｔ２−６
Ｘ１０−”となる。この結果、第４図（Ａ）の光受信回
路では、主にＰ型基板２２の空乏層よりも深い領域で発
生したキャリヤの拡散電流により応答性が劣化するとい
う問題がある。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、受光素子と
周辺回路素子とを同一チップ内に集積してコストダウン
及び性能向上を図ると共に、周辺回路素子の特性を損う
ことなく受光素子の感度および応答性を向上することを
目的とするものである。

〔発明の概要〕

本発明による光半導体装置は、第一導電型半導体基板と
、該半導体基板上にこの基板表面から離れるに従って徐
々に不純物濃度が低くなる濃度勾配で形成された第一導
電型半導体層と、該第一導電型半導体層上に形成された
第二導電型半導体層と、該第二導電型半導体層の受光素
子形成部においてその表面から前記第一導電型半導体層
に達して選択的に形成された第一導電型高濃度拡散層と
、該第一導電型高ａｍ拡散層表面にオーミックコンタク
トして形成されたＭ極および前記受光素子形成部の第二
環！！Ｓ！半導体層表面にオーミックコンタクトして形
成された電極と、前記第二導電型半導体層の他の領域に
形成されたトランジスタ等の周辺回路素子と、前記両電
極を介して逆バイアスを印加された前記第一導電型半導
体層および前記第二導電型半導体層間の接合領域への光
入射により発生した光電流を２、前記電極から前記周辺
回路素子へ導く配線層とを具備したことを特徴とするも
のである。

上記本発明による光半導体装置は基本的には第４図（Ａ
）の構造の改良に係り、前記濃度勾配を有する第一導電
型半導体半導体層を設けたことを要点とするものである
。また、この濃度勾配をもった第一導電型半導体層のう
ち、前記第二導電型半導体層に接する側の所定厚さに亙
る部分は、濃度勾配をもたない低濃度層とするのが望ま
しい。

一方、本発明による光半導体装置の製造方法は、上記半
導体装置における濃度勾配をもった第一導電型半導体層
を形成する手段に係り、第一導電型半導体基板上に低不
純物濃度で第二導電型半導体層をエピタキシャル成長さ
せる工程と、該第一導電型半導体層上に第二導電型半導
体層をエピタキシャル成長させる工程と、該第二導電型
半導体層の受光素子形成部においてその表面から選択的
に前記第一導電型半導体層に達する第一導電型高濃度拡
散層を形成する工程と、前記第二導電型半導体層の他の
領域にトランジスタ等の周辺回路素子を形成する工程と
、各種の不純物領域が形成された前記第二導電型半導体
層表面に絶縁膜を形成すると共に、該絶縁膜上にコンタ
クトホールを介して各種領域にオーミックコンタクトし
た必要な電極を形成する工程とを具備し、前記第一導電
型半導体層に前記半導体基板表面から離れるに従って徐
々に不純物濃度が低くなる濃度勾配を与えるため、その
エピタキシャル成長工程の条件その信金工程における熱
処理工程の条件をＩＩＩ　１１１１し、また必要に応じ
て特別の熱処理工程を付加することにより前記第一導電
型半導体基板から前記第一導電型半導体層への不純物の
オートドープを１１１ＪＩＩｌｌすることを特徴とする
ものである。

〔発明の実施例〕

第１図（Ａ）は本発明の光半導体装置を光フアイバー通
信用の受信回路に適用した一実施例を示す断面図である
。同図において、４１はＰ４″型シリコン基板（不純物
濃度は略１０”　’　／ｃｍ３）である。該Ｐ＋型基板
上には膜厚２０ｐＲのＰ型エピタキシャルシリコン層４
２が形成されている。このエピタキシャル層４２のうち
、基板側の層４２１はエピタキシャル成長時に基板４１
から不純物が上方拡散されたオートドープ層で、その上
のエピタキシャル層４２２はオートドープされていない
Ｐ−型エピタキシャル層（不純物濃度は略１０１シ／α
３）である。オートドープ層４２１の厚さは１５ｕＩＲ
で且つ濃度勾配を有しており、この範囲では上にいく程
不純物濃度が低くなっている。

このＰ型エピタキシャルシリコン層４２の上には、膜厚
５譚のＮ型エピタキシャルシリコン層（不純物濃度は略
５Ｘ１０１　Ｓ　／α３）４３が形成されている。該Ｎ
型エピタキシャル層４３の表面からは選択的にＰ１型の
アイソレーション拡散層４４が形成され、該アイソレー
ション拡散層で囲まれたＮ型エピタキシャル層領域が周
囲から分離されている。こうして分離されたＮ型エピタ
キシャル層領域の内の一つは受光素子を構成するもので
、Ｐ−型エピタキシャル層４２２との間のＰＮ接合が受
光素子としての活性領域を形成している。この受光素子
を構成するＮ型エピタキシャル層領域には電極取出し用
のＮ′″型コシコンタクト５が形成されている。また、
受光素子を構成するＰ−型エピタキシャル層４２２に対
しては、Ｐ＋型アイソレーション拡散層４４が電極取出
し領域を兼ねている。他方、アイソレーション拡散層４
４で囲まれた他のＮ型エピタキシャル層領域にはトラン
ジスタ及び抵抗等の周辺回路素子が形成される。

その一つとして、図ではＮＰＮトランジスタの一部が示
されている。即ち、４６はコレクタ抵抗を下げるための
Ｎ＋型型埋領領域４７はＰ型ベース領域、４８はＮ＋＋
エミッタ領域である。そして、エピタキシャル層４３の
表面はシリコン酸化１１４９で覆われ、該酸化膜上には
コンタクトホールを介して各種領域にオーミックコンタ
クトしたアル１ミニウムの電極配線層５０１，５０２．
５０３・・・が形成されている。電極配＄１５０ｓはＮ
９型コンタクト領域４５に接続されている。電極配線５
０２はＰ＋型領域４４およびＰ型ベース領域４７に接続
されている。また、電極配置！５０３はＮ＋＋エミッタ
領域４８に接続されている。

上記実施例の光半導体装置を第４図（Ａ）の従来例と比
較すると、Ｐ型シリコン基板４１の不純＄８！ＩＩＩ度
が高いこと及びＰ型エピタキシャル層４２が存在する点
でのみ異なり、その他の構成は両者同じであることが分
る。この相違点は、第１図（Ａ）の受光素子部分の不純
物濃度プロファイルを示した同図（Ｂ）と第４図（Ｂ）
の濃度プロファイルとを比較すればより明らかとなる。

即ち、上記実施例の特徴はこの濃度プロファイル、特に
Ｐ型エピタキシャルシリコン層４２１．４２２の濃度プ
ロファイルにあるということができる。

Ｐ９型基板４１を用いたのは、オートドープによってＰ
型エピタキシャル層４２に上記の濃度プロファイルを与
えるための手段である。

なお、上記Ｐ型エピタキシャル層におけるオートドープ
層４２！の厚さ及び濃度勾配は、エピタキシャル層程の
条件の他、熱酸化工程等、全プロセス中の熱処理工程を
制御してオートドープをコントロールすることでＮ密に
制御することが可能である。

次に、上記実施例になる光半導体装置の作用を説明する
。

まず、受光素子部分を５ｖの逆バイアスで動作させると
すると、第１図（Ａ）中に一点鎖線で示した空乏層の幅
Ｗ２は４戸であり、空乏層幅はＰ−型領域４２２の内部
で十分に賄える。従って、キャパシティを低減して応答
速度を速める上で必要な条件が満されていることになる
。また、第４図（Ａ）の場合と同じ理由から良好な感度
を得ることができる。

一方、上記実施例の受光素子部分にλ−８００ｎｍの光
が入射した場合、Ｎ型エピタキシャル層４３及びＰ型エ
ピタキシャル層４２（護岸は両者の合計で２５譚）での
吸収率は約９０％で、殆ど大部分の光がこの両エピタキ
シャル層４２．４３で吸収されることになる。ここで吸
収されなかった光はＰ３型基板４１中で吸収されてキャ
リヤを発生するが、基板４１の不純物濃度が著しく高い
ことがら基板４１中でのキャリヤの寿命は極めて短い。

従ってその全てが速やかに消滅し、受光素子の応答性に
は影響しないと考えて差支えない。この結果、上記実施
例の場合に受光素子の応答性を遅延、劣化させる要因と
してはＰ型エピタキシャル層４２のうちのオートドープ
！１４２ｔで発生したキャリヤ＜′Ｒ子）だけを考慮す
ればよい。そして、オートドープ層４２２は第１図（Ｂ
）に示したような濃度勾配を有しているため、外部から
電界を加えなくとも、内部ポテンシャル勾配によりＰ＋
型基板４１から接合領域に向う電界が形成されている。

従って、オートドープ層領域で発生したキャリヤはこの
内部電界により加速されて迅速に接合領域に流れ込むこ
とになり、その走行時間が短縮されるから、第４図（Ａ
）の場合に比較して受光素子の応答性を大幅に改善する
ことができる。

最後に、上記実施例になる光半導体装置につい　１で行
なった応答特性試験の結果を説明する。

試験には、第１図（Ａ）（Ｂ）の構造を有する光フアイ
バー通信用の受信回路チップ４０（受光径３００ｇ＞を
第１図（Ｃ）に示すようにアセンブリーして外囲器５１
内にパッケージングしたものを用いた。図中５２・・・
はり−ドフレーム、５２・・・はボンディングワイヤで
ある。そして、第５図に示したようにＬＥＤ光源から矩
形の光信号を第１図（Ｃ）の受信装置に入射し、受信装
置の出力信号ｖｏｕｔの波形から応答性を評価した。な
お、比較例として、第４図（Ａ）の従来例による受信回
路装置についても同様にして応答性を試験した。

第６図は上記の比較試験結果を示し、同図（Ａ）は入射
光の信号波形、同図（Ｂ）は比較例における出力信号波
形、同図（Ｃ）は実施例における出力信号波形である。

図から明らかなように、比較例では信号の立上りから一
定レベルに達するまでに３０ｎｓｅｃの遅延を生じたの
に対し、実施例の場合の遅延時間は１０ｎｓｅｃと比較
例の場合の１／３に短縮された。この結果から、上記実
施例の光受信回路装置では受光素子の応答性が顕著に改
善されていることが分る。

なお、上記実施例においてＰ型エピタキシャル層４２の
全部をオートドープ層とし、その全膜厚に亙って１度勾
配をもたせてもよい。この場合にも、受光素子の応答性
改善という本発明の主要な目的を達成することができる
。

また、周辺回路素子としてバイポーラトランジスタを用
いず、ＭＯＳトランジスタ及び拡散抵抗等だけで周辺回
路を構成する場合には、素子分離のためのアイソレーシ
ョン拡散層４４は不要である。この場合には、受光素子
を構成するＰ−型エピタキシャル層の１ｆ極取出しのた
めにのみ、Ｐ１型コンタクト［を形成すればよい。

次に、本発明の他の実施例を第７図に示す。この実施例
では、同図（Ａ）に示すように周辺回路素子用のトラン
ジスタとしてＰＮＰタイプのものが用いられている。Ｉ
ＰＮ　Ｐ　トランジスタ部分以外は第１図に示した実施
例と略同−であるので、図中同一部分については同一番
号を付してその説明を省略する。そこで特徴的な部分に
ついて説明すると、ＰＮＰトランジスタはＮ“型埋込領
域４６上に形成されたＰ型コレクタ鎮域６１と、この周
縁から上表面に伸びるＰ＋型コレクタ引出し領域６２と
、コレクタ領域６１上にあって引出し領域６２に囲まれ
たＮ型エピタキシャルベース領域４３と、このベース領
域４３の一部表面に形成されたＰ＋型エミッタ領域６３
と、上記の引出し領域６２．ベース領域４３およびエミ
ッタ領域６３に夫々接続されたコレクタ′Ｒ極５０４．
ベース電極５０１’　およびエミッタ電極５０３′　と
を有する。上記Ｐ型コレクタ領域６１は、Ｎ＋型型埋領
領域４６不純物拡散に加え、その表面に予めボロンのよ
うなＰ型不純物をドープさせておき、Ｎ型エピタキシャ
ル層４３を形成する際またはその後に上方拡散させるこ
とによって簡単に形成される。

そして、受光素子側においては、Ｐ０型アイソレーショ
ン拡散層を兼ねたアノード電極５０２′が接続され、こ
の電位は通常接地電位にされる。また、この場合には前
記ＰＮＰトランジスタのベース電極５０１′が、カソー
ド側のＮ＋＋コンタクト領域４５に接続して形成されて
いる。なお、前記ＰＮＰトランジスタのコレクタ電極５
０４は接地電位に接続され、エミッタ電極５０３′はＮ
ｇＡ電位（Ｖｃｃ）に接続される。従って、第７図（Ａ
＞の構造に対する等価回路は同図（Ｂ）のように示すこ
とができる。

上記第７図の実施例も基本的には第１図の実施例と同等
の作用効果を秦する。但し、電気回路接続的には、第１
図の実施例では受光ダイオードの７ノード側がＮＰＮト
ランジスタのベースに接続されるのに対し、第７図の実
施例では受光ダイオードのカソードがＰＮＰＰトランジ
スタのベースに接続される点で異なっている。この結果
、第７図の実施例によれば、基板バイアスを接地電位で
使用するのにより適しているという効果が得られること
になる。

〔発明の効果〕

以上詳述したように、本発明によれば受光素子と周辺回
路素子とを同一チップ内に集積してコストダウン及び性
能向上を図ると共に、周辺回路素子の特性を損うことな
く受光素子の感度および応答性を向上できる光半導体装
置と、その簡易な製造方法を提供できるものである。

【図面の簡単な説明】

第１図（Ａ）は本発明の一実施例になる光受信回路の構
造を示す断面図であり、同図（Ｂ）はその受光素子部分
の不純物濃度プロファイルを示す線図、第１図（Ｃ）は
同図（Ａ）（Ｂ）の半導体回路チップをパッケージ内に
アセンブリーした状態を示す平面図、第２図（Ａ）はハ
イブリッド構成による従来の光受信装置に用いられてい
る受光素子を示す断面図であり、同図（８）は周辺回路
素子の断面図、第２図（Ｃ）は同図（Ａ）および同図（
Ｂ）の素子をパッケージ内にアセンブリーしたハイブリ
ッド構成による従来の光受信装置を示す平面図、第３図
は受光素子と周辺回路素子とを同一チップ内に集積化し
た従来の光半導体装置を示す断面図、第４図（Ａ＞は受
光素子と周辺回路素子とを同一チップ内に集積化した従
来の光半導体装置の他の例を示す断面図であり、同図（
Ｂ）はその受光素子部分の濃度プロファイルを示す線図
、第４図（Ｃ）は同図（Ａ＞の等価回路図、第５図は第
１図＜Ａ）〜（Ｃ）の実施例になる受信回路装置の応答
特性を評価するために行なった比較試験の方法を示す説
明図であり、第６図（Ａ）〜（Ｃ）はその結果を示す線
図、第７図（Ａ）は本発明の他の実施例を示す断面図で
あり、同図（Ｂ）はその等価回路図である。 ４ｏ・・・半導体チップ、４１・・・Ｐ＋型シリコン基
板、４２・・・Ｐ型エピタキシャルシリコン層、４２１
・・・オートドープ層、４２２・・・Ｐ−エピタキシャ
ル層、４３・・・Ｎ型エピタキシャルシリコン層、４４
・・・Ｐ３型アイソレーション拡散層、４５・・・Ｎ＋
＋コンタクト領域、４６・・・Ｎ＋型型埋領領域４７・
・・Ｐ型ベース領域、４８・・・Ｎ０型エミツタ領域、
４９・・・シリコン酸化膜、５０１〜５０慢。 ５０１′〜５０３′・・・Ｎ極配側Ｌ５１・・・外囲器
、５２・・・リードフレーム、６１・・・Ｐ型コレクタ
領域、６２・・・Ｐ＋型コレクタ引出し領域、６３・・
・Ｐ１型エミッタ領域。 出願人代理人　弁理士　鈴江武彦 第２図 （Ｃ） ９．３　　図 ｈν

Claims (1)

1. 【特許請求の範囲】 （１）第一導電型半導体基板と、該半導体基板上にこの
   基板表面から離れるに従って徐々に不純物濃度が低くな
   る濃度勾配で形成された第一導電型半導体層と、該第一
   導電型半導体層上に形成された第二導電型半導体層と、
   該第二導電型半導体層の受光素子形成部においてその表
   面から前記第一導電型半導体層に達して選択的に形成さ
   れた第一導電型高濃度拡散層と、該第一導電型高濃度拡
   散層表面にオーミックコンタクトして形成された電極お
   よび前記受光素子形成部の第二導電型半導体層表面にオ
   ーミックコンタクトして形成された電極と、前記第二導
   電型半導体層の他の領域に形成されたトランジスタ等の
   周辺回路素子と、前記両電極を介して逆バイアスを印加
   された前記第一導電型半導体層および前記第二導電型半
   導体層間の接合領域への光入射により発生した光電流を
   、前記電極から前記周辺回路素子へ導く配線層とを具備
   したことを特徴とする光半導体装置。 （２）前記第一導電型半導体層のうち、前記第二導電型
   半導体層に接する側の所定厚さに亙る部分は濃度勾配を
   もたない低濃度層としたことを特徴とする特許請求の範
   囲第（１）項記載の光半導体装置。（３）前記第二導電
   型半導体層の受光素子形成部においてその表面から前記
   第一導電型半導体層に達して選択的に形成された第一導
   電型高濃度拡散層が、素子分離用のアイソレーシヨン拡
   散層を構成していることを特徴とする特許請求の範囲第
   （１）項または第（２）項記載の光半導体装置。 （４）前記周辺回路を構成するトランジスタにバイポー
   ラトランジスタが含まれていることを特徴とする特許請
   求の範囲第（３）項記載の光半導体装置。（５）比較的
   高不純物濃度の第一導電型半導体基板上に低不純物濃度
   で第二導電型半導体層をエピタキシャル成長させる工程
   と、該第一導電型半導体層上に第二導電型半導体層をエ
   ピタキシャル成長させる工程と、該第二導電型半導体層
   の受光素子形成部においてその表面から選択的に前記第
   一導電型半導体層に達する第一導電型高濃度拡散層を形
   成する工程と、前記第二導電型半導体層の他の領域にト
   ランジスタ等の周辺回路素子を形成する工程と、各種の
   不純物領域が形成された前記第二導電型半導体層表面に
   絶縁膜を形成すると共に、該絶縁膜上にコンタクトホー
   ルを介して各種領域にオーミックコンタクトした必要な
   電極を形成する工程とを具備し、前記第一導電型半導体
   層に前記半導体基板表面から離れるに従つて徐々に不純
   物濃度が低くなる濃度勾配を与えるため、そのエピタキ
   シャル成長工程の条件その他全工程における熱処理工程
   の条件を制御し、また必要に応じて特別の熱処理工程を
   付加することにより前記第一導電型半導体基板から前記
   第一導電型半導体層への不純物のオートドープを制御す
   ることを特徴とする光半導体装置の製造方法。