JPS61154063A - 光半導体装置およびその製造方法 - Google Patents
光半導体装置およびその製造方法Info
- Publication number
- JPS61154063A JPS61154063A JP59273415A JP27341584A JPS61154063A JP S61154063 A JPS61154063 A JP S61154063A JP 59273415 A JP59273415 A JP 59273415A JP 27341584 A JP27341584 A JP 27341584A JP S61154063 A JPS61154063 A JP S61154063A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type semiconductor
- semiconductor layer
- layer
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 230000003287 optical effect Effects 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 229920000297 Rayon Polymers 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002964 rayon Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 13
- 230000004044 response Effects 0.000 abstract description 12
- 230000035945 sensitivity Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 5
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000004043 responsiveness Effects 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- XZKIHKMTEMTJQX-UHFFFAOYSA-N 4-Nitrophenyl Phosphate Chemical compound OP(O)(=O)OC1=CC=C([N+]([O-])=O)C=C1 XZKIHKMTEMTJQX-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体受光素子とバイポーラトランジスタ等の
周辺回路素子とを同一チップ内に集積した光半導体装置
に関し、特に受光素子の感度および応答性を向上させる
ための構造とその製造方法に係る。
周辺回路素子とを同一チップ内に集積した光半導体装置
に関し、特に受光素子の感度および応答性を向上させる
ための構造とその製造方法に係る。
半導体受光素子は光通信における受信回路としての重要
な用途を有しているが、従来用いられている受信回路は
別々のチップからなる受光素子およびと周辺回路を用い
、これをパッケージ内にアセンブリーして構成されてい
る。第2図(A)は従来用いられている半導体受光素子
10の断面図であり同図(B)は周辺回路素子20の断
面図、同図(C)はこれらをパッケージ内にアセンブリ
ーした状態を示す平面図である。
な用途を有しているが、従来用いられている受信回路は
別々のチップからなる受光素子およびと周辺回路を用い
、これをパッケージ内にアセンブリーして構成されてい
る。第2図(A)は従来用いられている半導体受光素子
10の断面図であり同図(B)は周辺回路素子20の断
面図、同図(C)はこれらをパッケージ内にアセンブリ
ーした状態を示す平面図である。
jFI2図(A>において、11はNI型シリコン基板
(不純物濃度は略10”/α3)、12はN−型エピタ
キシャルシリコン層(不純物濃度は略1〇五2〜10寡
’/aR3)、13はN+型型数散層14はP0型不純
物領域、15はシリコン酸化膜、16.17はアルミニ
ウム電極である。
(不純物濃度は略10”/α3)、12はN−型エピタ
キシャルシリコン層(不純物濃度は略1〇五2〜10寡
’/aR3)、13はN+型型数散層14はP0型不純
物領域、15はシリコン酸化膜、16.17はアルミニ
ウム電極である。
この受光素子10においてはP“型不純物領域14とN
−型エピタキシャル層12との接合が活性で、該接合領
域に光が入射すると電極16.17閏に電流が流れるこ
とになる。
−型エピタキシャル層12との接合が活性で、該接合領
域に光が入射すると電極16.17閏に電流が流れるこ
とになる。
1JF2図(B)において、21はP型シリコン基板(
不純物濃度は略1014〜1011/α3)、22はN
型エピタキシャルシリコン層(不純物濃度は略〜5x
10” ’ /cm” ) 、 23はP4″型アイソ
レーション拡散層、24はN0型埋込領域、25はP型
ベース領域、26はN0型エミツタ領域、27は抵抗素
子としてのPI型不純物領域、28はシリコン酸化膜、
291 /29mはアルミニウム電極である。このよう
に、周辺回路素子20にはNPNトランジスタ及び抵抗
等の必要な素子が含まれている。
不純物濃度は略1014〜1011/α3)、22はN
型エピタキシャルシリコン層(不純物濃度は略〜5x
10” ’ /cm” ) 、 23はP4″型アイソ
レーション拡散層、24はN0型埋込領域、25はP型
ベース領域、26はN0型エミツタ領域、27は抵抗素
子としてのPI型不純物領域、28はシリコン酸化膜、
291 /29mはアルミニウム電極である。このよう
に、周辺回路素子20にはNPNトランジスタ及び抵抗
等の必要な素子が含まれている。
上記の半導体受光素子1oおよび周辺回路素子20は、
第2図(C)に示すようにリードフレーム31上でアセ
ンブリーされ、外囲器30内にパッケージングされる。
第2図(C)に示すようにリードフレーム31上でアセ
ンブリーされ、外囲器30内にパッケージングされる。
図示のように、受光素子10と周辺回路素子20とはボ
ンディングワイヤ32及びリードフレームを介して接続
されており、受光素子1oで発生した光電流は周辺回路
素子20内のNPNトランジスタで増幅され、出力信号
として取出されるようになフている。
ンディングワイヤ32及びリードフレームを介して接続
されており、受光素子1oで発生した光電流は周辺回路
素子20内のNPNトランジスタで増幅され、出力信号
として取出されるようになフている。
上記のように、従来の光通信用受信回路は一般にはハイ
ブリッド装置として構成されているが、通常のIC技術
によリーチツブで構成することも可能で、実際に第3図
、第4図(A)〜(C)に示すものが知られている。
ブリッド装置として構成されているが、通常のIC技術
によリーチツブで構成することも可能で、実際に第3図
、第4図(A)〜(C)に示すものが知られている。
第3図について説明すると、この場合には第2図(B)
の周辺回路素子における一素子領域内に第2図(A)の
受光素子をプレーヂ構造で形成した形になっている。従
って、図中第2図(A>(B)と同じ部分には同一の参
照番号を付して示しである。即ち、21はP型シリコン
基板、22はN型エピタキシャルシリコン層、23はP
0型アイソレーション拡散層、24はN+型型埋領領域
25はP型へ−ス領域、26はN4″型エミツタ領域、
28はシリコン酸化膜、291,292はアルミニウム
電極である。なお、周辺回路素子部分としではNPNI
−ランジスタの一部のみが示されており、その左側は受
光素子部分である。即ち、14はP′″型不純物領域で
、N型エピタキシャル層22との間に受光素子としての
活性なPN接合を形成している。この受光素子部分は周
辺回路と同一チップ内に集積するためにブレーナ構造に
されているため、第2図(A)の場合と異なり、N型エ
ピタキシャル層22の表面にN4″型コンタクト領域1
1′を形成し、該領域からN型エピタキシャル層22の
電極17′を取出している。また、N型エピタキシャル
層22の不純物濃度が第2図(A>のエピタキシャル層
12よりも高いことがらP4型不純物領域との接合耐圧
が低くならざるを得ないため、深いP+型ガードリング
領域18を設けて耐圧向上を図っている。
の周辺回路素子における一素子領域内に第2図(A)の
受光素子をプレーヂ構造で形成した形になっている。従
って、図中第2図(A>(B)と同じ部分には同一の参
照番号を付して示しである。即ち、21はP型シリコン
基板、22はN型エピタキシャルシリコン層、23はP
0型アイソレーション拡散層、24はN+型型埋領領域
25はP型へ−ス領域、26はN4″型エミツタ領域、
28はシリコン酸化膜、291,292はアルミニウム
電極である。なお、周辺回路素子部分としではNPNI
−ランジスタの一部のみが示されており、その左側は受
光素子部分である。即ち、14はP′″型不純物領域で
、N型エピタキシャル層22との間に受光素子としての
活性なPN接合を形成している。この受光素子部分は周
辺回路と同一チップ内に集積するためにブレーナ構造に
されているため、第2図(A)の場合と異なり、N型エ
ピタキシャル層22の表面にN4″型コンタクト領域1
1′を形成し、該領域からN型エピタキシャル層22の
電極17′を取出している。また、N型エピタキシャル
層22の不純物濃度が第2図(A>のエピタキシャル層
12よりも高いことがらP4型不純物領域との接合耐圧
が低くならざるを得ないため、深いP+型ガードリング
領域18を設けて耐圧向上を図っている。
上記第3図の光半導体装置において図中矢印で示すよう
に受光素子部分に光が入射すると、生じた光′Ii流は
電極配線16.292を通ってNPNトランジスタのP
型ベース領域25に入力され、増幅された出力1流とし
て取出されることになる。
に受光素子部分に光が入射すると、生じた光′Ii流は
電極配線16.292を通ってNPNトランジスタのP
型ベース領域25に入力され、増幅された出力1流とし
て取出されることになる。
次に第4図(A)について説明すると、この場合は受光
素子部分の構成が第3因の場合とは異なっている。即ち
、アイソレーション拡散層23で囲まれた受光素子用の
N型エピタキシャル層鎮域22内にP4″型不純物領域
は形成されておらず、N9型のコンタクト領[11’が
形成されているのみである。また、受光素子部分にはN
+型型埋頭領1g24形成されていない。他方、第3図
でP1型ガードリング領域18にオーミックコンタクト
して設けられていた電極16が、この場合にはP+型ア
イソレーション拡散層23にコンタクトして形成されて
いる。その他の周辺回路素子部分は第3図の場合と同じ
である。なお、第4図(B)は受光素子部分の濃度プロ
ファイルを示す図であり、第4図(C)は同図(A)の
等価回路図である。
素子部分の構成が第3因の場合とは異なっている。即ち
、アイソレーション拡散層23で囲まれた受光素子用の
N型エピタキシャル層鎮域22内にP4″型不純物領域
は形成されておらず、N9型のコンタクト領[11’が
形成されているのみである。また、受光素子部分にはN
+型型埋頭領1g24形成されていない。他方、第3図
でP1型ガードリング領域18にオーミックコンタクト
して設けられていた電極16が、この場合にはP+型ア
イソレーション拡散層23にコンタクトして形成されて
いる。その他の周辺回路素子部分は第3図の場合と同じ
である。なお、第4図(B)は受光素子部分の濃度プロ
ファイルを示す図であり、第4図(C)は同図(A)の
等価回路図である。
上記の構成から理解されるように、第4図(A)の光半
導体装置における受光素子部分は、N型エピタキシャル
層領域22とP型基板21との間の接合が受光素子とし
て活性なPN接合を構成し、しかも空乏1は図中一点鎖
線で示すようにP型基板21側に形成される。そして、
この接合部分で発生した光電流はP+型アイソレーショ
ン拡散層23を通りて電極16に取出され、電極配線2
92を介してNPNトランジスタのベース領域25に導
入されることにより増幅される。
導体装置における受光素子部分は、N型エピタキシャル
層領域22とP型基板21との間の接合が受光素子とし
て活性なPN接合を構成し、しかも空乏1は図中一点鎖
線で示すようにP型基板21側に形成される。そして、
この接合部分で発生した光電流はP+型アイソレーショ
ン拡散層23を通りて電極16に取出され、電極配線2
92を介してNPNトランジスタのベース領域25に導
入されることにより増幅される。
上記従来の光受信回路はには夫々法のような問題があっ
た。
た。
まず、第2図(A>(B)(C)に示したハイブリッド
構成による受信装置は、当然のことながら製造コストが
高くなるという問題がある。また、受光素子10から取
出される出力電流は本来せいぜい数百nA程度と非常に
小さい上、受光素子10と周辺回路素子20とを接続す
る配線部分、即ちポンディングワイヤ32及びリードフ
レーム31がアンテナとなるためノイズに弱く、高周波
になる程この傾向が強くなるという問題がある。
構成による受信装置は、当然のことながら製造コストが
高くなるという問題がある。また、受光素子10から取
出される出力電流は本来せいぜい数百nA程度と非常に
小さい上、受光素子10と周辺回路素子20とを接続す
る配線部分、即ちポンディングワイヤ32及びリードフ
レーム31がアンテナとなるためノイズに弱く、高周波
になる程この傾向が強くなるという問題がある。
これに対し、集積回路構成とした第3図および第4図(
A>の受信装置では上記ハイブリッド構成における問題
は解消されているが、周辺回路素子用の半導体基板およ
びエピタキシャル層を使用して受光素子を形成しなけれ
ばならないことから、夫々法のような問題が存在する。
A>の受信装置では上記ハイブリッド構成における問題
は解消されているが、周辺回路素子用の半導体基板およ
びエピタキシャル層を使用して受光素子を形成しなけれ
ばならないことから、夫々法のような問題が存在する。
第3図における受光素子の感度は空乏層が形成されるN
型エピタキシャル層22の厚さに依存し、感度を上げる
にはその厚さを大きくする必要がある。即ち、例えば波
長(λ)がλ−800n■の光の場合、エピタキシャル
シリコン層22の厚さをtvaとすると、そのエピタキ
シャル層中での吸収率(In/I)は次式で与えられる
。
型エピタキシャル層22の厚さに依存し、感度を上げる
にはその厚さを大きくする必要がある。即ち、例えば波
長(λ)がλ−800n■の光の場合、エピタキシャル
シリコン層22の厚さをtvaとすると、そのエピタキ
シャル層中での吸収率(In/I)は次式で与えられる
。
In / lX100 = 1− exp(−(Z ・
tv a )但し、■−二股収光量 ■= 入射光量 α: 吸収係数 例えば、N型エピタキシャルシリコ2層22の厚さくt
va)が5卓であるとすると、λ−80on腸の光の吸
収係数(α)はα−9,3X 10” /laxである
から、λ−800n−の光のエピタキシャル層22での
吸収率(In/I)を上式で計算すると、In、’I=
37%にしかならない。そこで、tvaを大きくして受
光感度を上げようとしても、NPNトランジスタにおけ
るエピタキシャル層22の厚さは一般に3〜10.で、
これ以上厚くすることはできない。もしそれよりも厚く
すると、例えばNPNトランジスタのVCE(飽和時)
が増大したり、またコレクタ抵抗が増大して応答特性が
劣化する等、周辺回路の特性を損うといった別の問題が
生じる。
tv a )但し、■−二股収光量 ■= 入射光量 α: 吸収係数 例えば、N型エピタキシャルシリコ2層22の厚さくt
va)が5卓であるとすると、λ−80on腸の光の吸
収係数(α)はα−9,3X 10” /laxである
から、λ−800n−の光のエピタキシャル層22での
吸収率(In/I)を上式で計算すると、In、’I=
37%にしかならない。そこで、tvaを大きくして受
光感度を上げようとしても、NPNトランジスタにおけ
るエピタキシャル層22の厚さは一般に3〜10.で、
これ以上厚くすることはできない。もしそれよりも厚く
すると、例えばNPNトランジスタのVCE(飽和時)
が増大したり、またコレクタ抵抗が増大して応答特性が
劣化する等、周辺回路の特性を損うといった別の問題が
生じる。
これに対し、第4図(A)の構造では空乏層がP型基板
21側に形成されることから厚いP型基板21をキャリ
ヤ発生領域として利用できるため、受光素子の感度を向
上させることができる。しかし、この場合にも応答性の
点で次のような問題がある。
21側に形成されることから厚いP型基板21をキャリ
ヤ発生領域として利用できるため、受光素子の感度を向
上させることができる。しかし、この場合にも応答性の
点で次のような問題がある。
光フアイバー通信のように速い応答性が要求される場合
、受光素子の容量は極力低いことが望ましいため、第4
図(A)におけるP型基板21は、不純物濃度が〜10
1’/α3程度と一般の集積回路の場合(1014〜1
0”/α3)よりも低濃度のものが使用される。この場
合にP型基板21側に形成される空乏層の幅W!を、v
cc”5■として次式により計算すると、Wl−4−と
なり、この空乏層領域で主にキャリヤが発生することに
なる。
、受光素子の容量は極力低いことが望ましいため、第4
図(A)におけるP型基板21は、不純物濃度が〜10
1’/α3程度と一般の集積回路の場合(1014〜1
0”/α3)よりも低濃度のものが使用される。この場
合にP型基板21側に形成される空乏層の幅W!を、v
cc”5■として次式により計算すると、Wl−4−と
なり、この空乏層領域で主にキャリヤが発生することに
なる。
但し、k ;真空誘電率
ε口 ;Siの比誘電率
φT:接合にかかる電圧
NA;アクセプタ不純物濃度
ND;ドナー不純物濃度
しかし、N型エピタキシャル層22およびP型基板21
の空乏層よりも深い領域でも光の入射光の吸収でキャリ
ヤが発生し、これら空乏層以外の領域で発生したキャリ
ヤは電界による加速を受けずに拡散によって接合部分に
達し、遅延して光電流となるから、受光素子の応答性に
影響することになる。
の空乏層よりも深い領域でも光の入射光の吸収でキャリ
ヤが発生し、これら空乏層以外の領域で発生したキャリ
ヤは電界による加速を受けずに拡散によって接合部分に
達し、遅延して光電流となるから、受光素子の応答性に
影響することになる。
上記拡散電流による影響を検討すると、まずN型エピタ
キシャル層22内で発生したホールが接合領域に達する
までの走行時間(T1)は、その拡散定数Dp(op
−13cj/sec )から、tva=54の場合、T
l−2X10寡Bとなる。他方、λ−800nmの入射
光がSi内部で90%吸収される深さくdl)を既述の
吸収率算出式を用いて計算すると、d 1’ −25−
となる。電子の拡散定数[)n(Dn−40ci/se
cから、深さdlのP型基板領域で発生した電子が接合
部分に達するまでの走行時fRI(Tz)は、T2−6
X10−”となる。この結果、第4図(A)の光受信回
路では、主にP型基板22の空乏層よりも深い領域で発
生したキャリヤの拡散電流により応答性が劣化するとい
う問題がある。
キシャル層22内で発生したホールが接合領域に達する
までの走行時間(T1)は、その拡散定数Dp(op
−13cj/sec )から、tva=54の場合、T
l−2X10寡Bとなる。他方、λ−800nmの入射
光がSi内部で90%吸収される深さくdl)を既述の
吸収率算出式を用いて計算すると、d 1’ −25−
となる。電子の拡散定数[)n(Dn−40ci/se
cから、深さdlのP型基板領域で発生した電子が接合
部分に達するまでの走行時fRI(Tz)は、T2−6
X10−”となる。この結果、第4図(A)の光受信回
路では、主にP型基板22の空乏層よりも深い領域で発
生したキャリヤの拡散電流により応答性が劣化するとい
う問題がある。
本発明は上記事情に鑑みてなされたもので、受光素子と
周辺回路素子とを同一チップ内に集積してコストダウン
及び性能向上を図ると共に、周辺回路素子の特性を損う
ことなく受光素子の感度および応答性を向上することを
目的とするものである。
周辺回路素子とを同一チップ内に集積してコストダウン
及び性能向上を図ると共に、周辺回路素子の特性を損う
ことなく受光素子の感度および応答性を向上することを
目的とするものである。
本発明による光半導体装置は、第一導電型半導体基板と
、該半導体基板上にこの基板表面から離れるに従って徐
々に不純物濃度が低くなる濃度勾配で形成された第一導
電型半導体層と、該第一導電型半導体層上に形成された
第二導電型半導体層と、該第二導電型半導体層の受光素
子形成部においてその表面から前記第一導電型半導体層
に達して選択的に形成された第一導電型高濃度拡散層と
、該第一導電型高am拡散層表面にオーミックコンタク
トして形成されたM極および前記受光素子形成部の第二
環!!S!半導体層表面にオーミックコンタクトして形
成された電極と、前記第二導電型半導体層の他の領域に
形成されたトランジスタ等の周辺回路素子と、前記両電
極を介して逆バイアスを印加された前記第一導電型半導
体層および前記第二導電型半導体層間の接合領域への光
入射により発生した光電流を2、前記電極から前記周辺
回路素子へ導く配線層とを具備したことを特徴とするも
のである。
、該半導体基板上にこの基板表面から離れるに従って徐
々に不純物濃度が低くなる濃度勾配で形成された第一導
電型半導体層と、該第一導電型半導体層上に形成された
第二導電型半導体層と、該第二導電型半導体層の受光素
子形成部においてその表面から前記第一導電型半導体層
に達して選択的に形成された第一導電型高濃度拡散層と
、該第一導電型高am拡散層表面にオーミックコンタク
トして形成されたM極および前記受光素子形成部の第二
環!!S!半導体層表面にオーミックコンタクトして形
成された電極と、前記第二導電型半導体層の他の領域に
形成されたトランジスタ等の周辺回路素子と、前記両電
極を介して逆バイアスを印加された前記第一導電型半導
体層および前記第二導電型半導体層間の接合領域への光
入射により発生した光電流を2、前記電極から前記周辺
回路素子へ導く配線層とを具備したことを特徴とするも
のである。
上記本発明による光半導体装置は基本的には第4図(A
)の構造の改良に係り、前記濃度勾配を有する第一導電
型半導体半導体層を設けたことを要点とするものである
。また、この濃度勾配をもった第一導電型半導体層のう
ち、前記第二導電型半導体層に接する側の所定厚さに亙
る部分は、濃度勾配をもたない低濃度層とするのが望ま
しい。
)の構造の改良に係り、前記濃度勾配を有する第一導電
型半導体半導体層を設けたことを要点とするものである
。また、この濃度勾配をもった第一導電型半導体層のう
ち、前記第二導電型半導体層に接する側の所定厚さに亙
る部分は、濃度勾配をもたない低濃度層とするのが望ま
しい。
一方、本発明による光半導体装置の製造方法は、上記半
導体装置における濃度勾配をもった第一導電型半導体層
を形成する手段に係り、第一導電型半導体基板上に低不
純物濃度で第二導電型半導体層をエピタキシャル成長さ
せる工程と、該第一導電型半導体層上に第二導電型半導
体層をエピタキシャル成長させる工程と、該第二導電型
半導体層の受光素子形成部においてその表面から選択的
に前記第一導電型半導体層に達する第一導電型高濃度拡
散層を形成する工程と、前記第二導電型半導体層の他の
領域にトランジスタ等の周辺回路素子を形成する工程と
、各種の不純物領域が形成された前記第二導電型半導体
層表面に絶縁膜を形成すると共に、該絶縁膜上にコンタ
クトホールを介して各種領域にオーミックコンタクトし
た必要な電極を形成する工程とを具備し、前記第一導電
型半導体層に前記半導体基板表面から離れるに従って徐
々に不純物濃度が低くなる濃度勾配を与えるため、その
エピタキシャル成長工程の条件その信金工程における熱
処理工程の条件をIII 1111し、また必要に応じ
て特別の熱処理工程を付加することにより前記第一導電
型半導体基板から前記第一導電型半導体層への不純物の
オートドープを111JIIllすることを特徴とする
ものである。
導体装置における濃度勾配をもった第一導電型半導体層
を形成する手段に係り、第一導電型半導体基板上に低不
純物濃度で第二導電型半導体層をエピタキシャル成長さ
せる工程と、該第一導電型半導体層上に第二導電型半導
体層をエピタキシャル成長させる工程と、該第二導電型
半導体層の受光素子形成部においてその表面から選択的
に前記第一導電型半導体層に達する第一導電型高濃度拡
散層を形成する工程と、前記第二導電型半導体層の他の
領域にトランジスタ等の周辺回路素子を形成する工程と
、各種の不純物領域が形成された前記第二導電型半導体
層表面に絶縁膜を形成すると共に、該絶縁膜上にコンタ
クトホールを介して各種領域にオーミックコンタクトし
た必要な電極を形成する工程とを具備し、前記第一導電
型半導体層に前記半導体基板表面から離れるに従って徐
々に不純物濃度が低くなる濃度勾配を与えるため、その
エピタキシャル成長工程の条件その信金工程における熱
処理工程の条件をIII 1111し、また必要に応じ
て特別の熱処理工程を付加することにより前記第一導電
型半導体基板から前記第一導電型半導体層への不純物の
オートドープを111JIIllすることを特徴とする
ものである。
第1図(A)は本発明の光半導体装置を光フアイバー通
信用の受信回路に適用した一実施例を示す断面図である
。同図において、41はP4″型シリコン基板(不純物
濃度は略10” ’ /cm3)である。該P+型基板
上には膜厚20pRのP型エピタキシャルシリコン層4
2が形成されている。このエピタキシャル層42のうち
、基板側の層421はエピタキシャル成長時に基板41
から不純物が上方拡散されたオートドープ層で、その上
のエピタキシャル層422はオートドープされていない
P−型エピタキシャル層(不純物濃度は略101シ/α
3)である。オートドープ層421の厚さは15uIR
で且つ濃度勾配を有しており、この範囲では上にいく程
不純物濃度が低くなっている。
信用の受信回路に適用した一実施例を示す断面図である
。同図において、41はP4″型シリコン基板(不純物
濃度は略10” ’ /cm3)である。該P+型基板
上には膜厚20pRのP型エピタキシャルシリコン層4
2が形成されている。このエピタキシャル層42のうち
、基板側の層421はエピタキシャル成長時に基板41
から不純物が上方拡散されたオートドープ層で、その上
のエピタキシャル層422はオートドープされていない
P−型エピタキシャル層(不純物濃度は略101シ/α
3)である。オートドープ層421の厚さは15uIR
で且つ濃度勾配を有しており、この範囲では上にいく程
不純物濃度が低くなっている。
このP型エピタキシャルシリコン層42の上には、膜厚
5譚のN型エピタキシャルシリコン層(不純物濃度は略
5X101 S /α3)43が形成されている。該N
型エピタキシャル層43の表面からは選択的にP1型の
アイソレーション拡散層44が形成され、該アイソレー
ション拡散層で囲まれたN型エピタキシャル層領域が周
囲から分離されている。こうして分離されたN型エピタ
キシャル層領域の内の一つは受光素子を構成するもので
、P−型エピタキシャル層422との間のPN接合が受
光素子としての活性領域を形成している。この受光素子
を構成するN型エピタキシャル層領域には電極取出し用
のN′″型コシコンタクト5が形成されている。また、
受光素子を構成するP−型エピタキシャル層422に対
しては、P+型アイソレーション拡散層44が電極取出
し領域を兼ねている。他方、アイソレーション拡散層4
4で囲まれた他のN型エピタキシャル層領域にはトラン
ジスタ及び抵抗等の周辺回路素子が形成される。
5譚のN型エピタキシャルシリコン層(不純物濃度は略
5X101 S /α3)43が形成されている。該N
型エピタキシャル層43の表面からは選択的にP1型の
アイソレーション拡散層44が形成され、該アイソレー
ション拡散層で囲まれたN型エピタキシャル層領域が周
囲から分離されている。こうして分離されたN型エピタ
キシャル層領域の内の一つは受光素子を構成するもので
、P−型エピタキシャル層422との間のPN接合が受
光素子としての活性領域を形成している。この受光素子
を構成するN型エピタキシャル層領域には電極取出し用
のN′″型コシコンタクト5が形成されている。また、
受光素子を構成するP−型エピタキシャル層422に対
しては、P+型アイソレーション拡散層44が電極取出
し領域を兼ねている。他方、アイソレーション拡散層4
4で囲まれた他のN型エピタキシャル層領域にはトラン
ジスタ及び抵抗等の周辺回路素子が形成される。
その一つとして、図ではNPNトランジスタの一部が示
されている。即ち、46はコレクタ抵抗を下げるための
N+型型埋領領域47はP型ベース領域、48はN++
エミッタ領域である。そして、エピタキシャル層43の
表面はシリコン酸化1149で覆われ、該酸化膜上には
コンタクトホールを介して各種領域にオーミックコンタ
クトしたアル1ミニウムの電極配線層501,502.
503・・・が形成されている。電極配$150sはN
9型コンタクト領域45に接続されている。電極配線5
02はP+型領域44およびP型ベース領域47に接続
されている。また、電極配置!503はN++エミッタ
領域48に接続されている。
されている。即ち、46はコレクタ抵抗を下げるための
N+型型埋領領域47はP型ベース領域、48はN++
エミッタ領域である。そして、エピタキシャル層43の
表面はシリコン酸化1149で覆われ、該酸化膜上には
コンタクトホールを介して各種領域にオーミックコンタ
クトしたアル1ミニウムの電極配線層501,502.
503・・・が形成されている。電極配$150sはN
9型コンタクト領域45に接続されている。電極配線5
02はP+型領域44およびP型ベース領域47に接続
されている。また、電極配置!503はN++エミッタ
領域48に接続されている。
上記実施例の光半導体装置を第4図(A)の従来例と比
較すると、P型シリコン基板41の不純$8!III度
が高いこと及びP型エピタキシャル層42が存在する点
でのみ異なり、その他の構成は両者同じであることが分
る。この相違点は、第1図(A)の受光素子部分の不純
物濃度プロファイルを示した同図(B)と第4図(B)
の濃度プロファイルとを比較すればより明らかとなる。
較すると、P型シリコン基板41の不純$8!III度
が高いこと及びP型エピタキシャル層42が存在する点
でのみ異なり、その他の構成は両者同じであることが分
る。この相違点は、第1図(A)の受光素子部分の不純
物濃度プロファイルを示した同図(B)と第4図(B)
の濃度プロファイルとを比較すればより明らかとなる。
即ち、上記実施例の特徴はこの濃度プロファイル、特に
P型エピタキシャルシリコン層421.422の濃度プ
ロファイルにあるということができる。
P型エピタキシャルシリコン層421.422の濃度プ
ロファイルにあるということができる。
P9型基板41を用いたのは、オートドープによってP
型エピタキシャル層42に上記の濃度プロファイルを与
えるための手段である。
型エピタキシャル層42に上記の濃度プロファイルを与
えるための手段である。
なお、上記P型エピタキシャル層におけるオートドープ
層42!の厚さ及び濃度勾配は、エピタキシャル層程の
条件の他、熱酸化工程等、全プロセス中の熱処理工程を
制御してオートドープをコントロールすることでN密に
制御することが可能である。
層42!の厚さ及び濃度勾配は、エピタキシャル層程の
条件の他、熱酸化工程等、全プロセス中の熱処理工程を
制御してオートドープをコントロールすることでN密に
制御することが可能である。
次に、上記実施例になる光半導体装置の作用を説明する
。
。
まず、受光素子部分を5vの逆バイアスで動作させると
すると、第1図(A)中に一点鎖線で示した空乏層の幅
W2は4戸であり、空乏層幅はP−型領域422の内部
で十分に賄える。従って、キャパシティを低減して応答
速度を速める上で必要な条件が満されていることになる
。また、第4図(A)の場合と同じ理由から良好な感度
を得ることができる。
すると、第1図(A)中に一点鎖線で示した空乏層の幅
W2は4戸であり、空乏層幅はP−型領域422の内部
で十分に賄える。従って、キャパシティを低減して応答
速度を速める上で必要な条件が満されていることになる
。また、第4図(A)の場合と同じ理由から良好な感度
を得ることができる。
一方、上記実施例の受光素子部分にλ−800nmの光
が入射した場合、N型エピタキシャル層43及びP型エ
ピタキシャル層42(護岸は両者の合計で25譚)での
吸収率は約90%で、殆ど大部分の光がこの両エピタキ
シャル層42.43で吸収されることになる。ここで吸
収されなかった光はP3型基板41中で吸収されてキャ
リヤを発生するが、基板41の不純物濃度が著しく高い
ことがら基板41中でのキャリヤの寿命は極めて短い。
が入射した場合、N型エピタキシャル層43及びP型エ
ピタキシャル層42(護岸は両者の合計で25譚)での
吸収率は約90%で、殆ど大部分の光がこの両エピタキ
シャル層42.43で吸収されることになる。ここで吸
収されなかった光はP3型基板41中で吸収されてキャ
リヤを発生するが、基板41の不純物濃度が著しく高い
ことがら基板41中でのキャリヤの寿命は極めて短い。
従ってその全てが速やかに消滅し、受光素子の応答性に
は影響しないと考えて差支えない。この結果、上記実施
例の場合に受光素子の応答性を遅延、劣化させる要因と
してはP型エピタキシャル層42のうちのオートドープ
!142tで発生したキャリヤ<′R子)だけを考慮す
ればよい。そして、オートドープ層422は第1図(B
)に示したような濃度勾配を有しているため、外部から
電界を加えなくとも、内部ポテンシャル勾配によりP+
型基板41から接合領域に向う電界が形成されている。
は影響しないと考えて差支えない。この結果、上記実施
例の場合に受光素子の応答性を遅延、劣化させる要因と
してはP型エピタキシャル層42のうちのオートドープ
!142tで発生したキャリヤ<′R子)だけを考慮す
ればよい。そして、オートドープ層422は第1図(B
)に示したような濃度勾配を有しているため、外部から
電界を加えなくとも、内部ポテンシャル勾配によりP+
型基板41から接合領域に向う電界が形成されている。
従って、オートドープ層領域で発生したキャリヤはこの
内部電界により加速されて迅速に接合領域に流れ込むこ
とになり、その走行時間が短縮されるから、第4図(A
)の場合に比較して受光素子の応答性を大幅に改善する
ことができる。
内部電界により加速されて迅速に接合領域に流れ込むこ
とになり、その走行時間が短縮されるから、第4図(A
)の場合に比較して受光素子の応答性を大幅に改善する
ことができる。
最後に、上記実施例になる光半導体装置につい 1で行
なった応答特性試験の結果を説明する。
なった応答特性試験の結果を説明する。
試験には、第1図(A)(B)の構造を有する光フアイ
バー通信用の受信回路チップ40(受光径300g>を
第1図(C)に示すようにアセンブリーして外囲器51
内にパッケージングしたものを用いた。図中52・・・
はり−ドフレーム、52・・・はボンディングワイヤで
ある。そして、第5図に示したようにLED光源から矩
形の光信号を第1図(C)の受信装置に入射し、受信装
置の出力信号voutの波形から応答性を評価した。な
お、比較例として、第4図(A)の従来例による受信回
路装置についても同様にして応答性を試験した。
バー通信用の受信回路チップ40(受光径300g>を
第1図(C)に示すようにアセンブリーして外囲器51
内にパッケージングしたものを用いた。図中52・・・
はり−ドフレーム、52・・・はボンディングワイヤで
ある。そして、第5図に示したようにLED光源から矩
形の光信号を第1図(C)の受信装置に入射し、受信装
置の出力信号voutの波形から応答性を評価した。な
お、比較例として、第4図(A)の従来例による受信回
路装置についても同様にして応答性を試験した。
第6図は上記の比較試験結果を示し、同図(A)は入射
光の信号波形、同図(B)は比較例における出力信号波
形、同図(C)は実施例における出力信号波形である。
光の信号波形、同図(B)は比較例における出力信号波
形、同図(C)は実施例における出力信号波形である。
図から明らかなように、比較例では信号の立上りから一
定レベルに達するまでに30nsecの遅延を生じたの
に対し、実施例の場合の遅延時間は10nsecと比較
例の場合の1/3に短縮された。この結果から、上記実
施例の光受信回路装置では受光素子の応答性が顕著に改
善されていることが分る。
定レベルに達するまでに30nsecの遅延を生じたの
に対し、実施例の場合の遅延時間は10nsecと比較
例の場合の1/3に短縮された。この結果から、上記実
施例の光受信回路装置では受光素子の応答性が顕著に改
善されていることが分る。
なお、上記実施例においてP型エピタキシャル層42の
全部をオートドープ層とし、その全膜厚に亙って1度勾
配をもたせてもよい。この場合にも、受光素子の応答性
改善という本発明の主要な目的を達成することができる
。
全部をオートドープ層とし、その全膜厚に亙って1度勾
配をもたせてもよい。この場合にも、受光素子の応答性
改善という本発明の主要な目的を達成することができる
。
また、周辺回路素子としてバイポーラトランジスタを用
いず、MOSトランジスタ及び拡散抵抗等だけで周辺回
路を構成する場合には、素子分離のためのアイソレーシ
ョン拡散層44は不要である。この場合には、受光素子
を構成するP−型エピタキシャル層の1f極取出しのた
めにのみ、P1型コンタクト[を形成すればよい。
いず、MOSトランジスタ及び拡散抵抗等だけで周辺回
路を構成する場合には、素子分離のためのアイソレーシ
ョン拡散層44は不要である。この場合には、受光素子
を構成するP−型エピタキシャル層の1f極取出しのた
めにのみ、P1型コンタクト[を形成すればよい。
次に、本発明の他の実施例を第7図に示す。この実施例
では、同図(A)に示すように周辺回路素子用のトラン
ジスタとしてPNPタイプのものが用いられている。I
PN P トランジスタ部分以外は第1図に示した実施
例と略同−であるので、図中同一部分については同一番
号を付してその説明を省略する。そこで特徴的な部分に
ついて説明すると、PNPトランジスタはN“型埋込領
域46上に形成されたP型コレクタ鎮域61と、この周
縁から上表面に伸びるP+型コレクタ引出し領域62と
、コレクタ領域61上にあって引出し領域62に囲まれ
たN型エピタキシャルベース領域43と、このベース領
域43の一部表面に形成されたP+型エミッタ領域63
と、上記の引出し領域62.ベース領域43およびエミ
ッタ領域63に夫々接続されたコレクタ′R極504.
ベース電極501’ およびエミッタ電極503′ と
を有する。上記P型コレクタ領域61は、N+型型埋領
領域46不純物拡散に加え、その表面に予めボロンのよ
うなP型不純物をドープさせておき、N型エピタキシャ
ル層43を形成する際またはその後に上方拡散させるこ
とによって簡単に形成される。
では、同図(A)に示すように周辺回路素子用のトラン
ジスタとしてPNPタイプのものが用いられている。I
PN P トランジスタ部分以外は第1図に示した実施
例と略同−であるので、図中同一部分については同一番
号を付してその説明を省略する。そこで特徴的な部分に
ついて説明すると、PNPトランジスタはN“型埋込領
域46上に形成されたP型コレクタ鎮域61と、この周
縁から上表面に伸びるP+型コレクタ引出し領域62と
、コレクタ領域61上にあって引出し領域62に囲まれ
たN型エピタキシャルベース領域43と、このベース領
域43の一部表面に形成されたP+型エミッタ領域63
と、上記の引出し領域62.ベース領域43およびエミ
ッタ領域63に夫々接続されたコレクタ′R極504.
ベース電極501’ およびエミッタ電極503′ と
を有する。上記P型コレクタ領域61は、N+型型埋領
領域46不純物拡散に加え、その表面に予めボロンのよ
うなP型不純物をドープさせておき、N型エピタキシャ
ル層43を形成する際またはその後に上方拡散させるこ
とによって簡単に形成される。
そして、受光素子側においては、P0型アイソレーショ
ン拡散層を兼ねたアノード電極502′が接続され、こ
の電位は通常接地電位にされる。また、この場合には前
記PNPトランジスタのベース電極501′が、カソー
ド側のN++コンタクト領域45に接続して形成されて
いる。なお、前記PNPトランジスタのコレクタ電極5
04は接地電位に接続され、エミッタ電極503′はN
gA電位(Vcc)に接続される。従って、第7図(A
>の構造に対する等価回路は同図(B)のように示すこ
とができる。
ン拡散層を兼ねたアノード電極502′が接続され、こ
の電位は通常接地電位にされる。また、この場合には前
記PNPトランジスタのベース電極501′が、カソー
ド側のN++コンタクト領域45に接続して形成されて
いる。なお、前記PNPトランジスタのコレクタ電極5
04は接地電位に接続され、エミッタ電極503′はN
gA電位(Vcc)に接続される。従って、第7図(A
>の構造に対する等価回路は同図(B)のように示すこ
とができる。
上記第7図の実施例も基本的には第1図の実施例と同等
の作用効果を秦する。但し、電気回路接続的には、第1
図の実施例では受光ダイオードの7ノード側がNPNト
ランジスタのベースに接続されるのに対し、第7図の実
施例では受光ダイオードのカソードがPNPPトランジ
スタのベースに接続される点で異なっている。この結果
、第7図の実施例によれば、基板バイアスを接地電位で
使用するのにより適しているという効果が得られること
になる。
の作用効果を秦する。但し、電気回路接続的には、第1
図の実施例では受光ダイオードの7ノード側がNPNト
ランジスタのベースに接続されるのに対し、第7図の実
施例では受光ダイオードのカソードがPNPPトランジ
スタのベースに接続される点で異なっている。この結果
、第7図の実施例によれば、基板バイアスを接地電位で
使用するのにより適しているという効果が得られること
になる。
以上詳述したように、本発明によれば受光素子と周辺回
路素子とを同一チップ内に集積してコストダウン及び性
能向上を図ると共に、周辺回路素子の特性を損うことな
く受光素子の感度および応答性を向上できる光半導体装
置と、その簡易な製造方法を提供できるものである。
路素子とを同一チップ内に集積してコストダウン及び性
能向上を図ると共に、周辺回路素子の特性を損うことな
く受光素子の感度および応答性を向上できる光半導体装
置と、その簡易な製造方法を提供できるものである。
第1図(A)は本発明の一実施例になる光受信回路の構
造を示す断面図であり、同図(B)はその受光素子部分
の不純物濃度プロファイルを示す線図、第1図(C)は
同図(A)(B)の半導体回路チップをパッケージ内に
アセンブリーした状態を示す平面図、第2図(A)はハ
イブリッド構成による従来の光受信装置に用いられてい
る受光素子を示す断面図であり、同図(8)は周辺回路
素子の断面図、第2図(C)は同図(A)および同図(
B)の素子をパッケージ内にアセンブリーしたハイブリ
ッド構成による従来の光受信装置を示す平面図、第3図
は受光素子と周辺回路素子とを同一チップ内に集積化し
た従来の光半導体装置を示す断面図、第4図(A>は受
光素子と周辺回路素子とを同一チップ内に集積化した従
来の光半導体装置の他の例を示す断面図であり、同図(
B)はその受光素子部分の濃度プロファイルを示す線図
、第4図(C)は同図(A>の等価回路図、第5図は第
1図<A)〜(C)の実施例になる受信回路装置の応答
特性を評価するために行なった比較試験の方法を示す説
明図であり、第6図(A)〜(C)はその結果を示す線
図、第7図(A)は本発明の他の実施例を示す断面図で
あり、同図(B)はその等価回路図である。 4o・・・半導体チップ、41・・・P+型シリコン基
板、42・・・P型エピタキシャルシリコン層、421
・・・オートドープ層、422・・・P−エピタキシャ
ル層、43・・・N型エピタキシャルシリコン層、44
・・・P3型アイソレーション拡散層、45・・・N+
+コンタクト領域、46・・・N+型型埋領領域47・
・・P型ベース領域、48・・・N0型エミツタ領域、
49・・・シリコン酸化膜、501〜50慢。 501′〜503′・・・N極配側L51・・・外囲器
、52・・・リードフレーム、61・・・P型コレクタ
領域、62・・・P+型コレクタ引出し領域、63・・
・P1型エミッタ領域。 出願人代理人 弁理士 鈴江武彦 第2図 (C) 9.3 図 hν
造を示す断面図であり、同図(B)はその受光素子部分
の不純物濃度プロファイルを示す線図、第1図(C)は
同図(A)(B)の半導体回路チップをパッケージ内に
アセンブリーした状態を示す平面図、第2図(A)はハ
イブリッド構成による従来の光受信装置に用いられてい
る受光素子を示す断面図であり、同図(8)は周辺回路
素子の断面図、第2図(C)は同図(A)および同図(
B)の素子をパッケージ内にアセンブリーしたハイブリ
ッド構成による従来の光受信装置を示す平面図、第3図
は受光素子と周辺回路素子とを同一チップ内に集積化し
た従来の光半導体装置を示す断面図、第4図(A>は受
光素子と周辺回路素子とを同一チップ内に集積化した従
来の光半導体装置の他の例を示す断面図であり、同図(
B)はその受光素子部分の濃度プロファイルを示す線図
、第4図(C)は同図(A>の等価回路図、第5図は第
1図<A)〜(C)の実施例になる受信回路装置の応答
特性を評価するために行なった比較試験の方法を示す説
明図であり、第6図(A)〜(C)はその結果を示す線
図、第7図(A)は本発明の他の実施例を示す断面図で
あり、同図(B)はその等価回路図である。 4o・・・半導体チップ、41・・・P+型シリコン基
板、42・・・P型エピタキシャルシリコン層、421
・・・オートドープ層、422・・・P−エピタキシャ
ル層、43・・・N型エピタキシャルシリコン層、44
・・・P3型アイソレーション拡散層、45・・・N+
+コンタクト領域、46・・・N+型型埋領領域47・
・・P型ベース領域、48・・・N0型エミツタ領域、
49・・・シリコン酸化膜、501〜50慢。 501′〜503′・・・N極配側L51・・・外囲器
、52・・・リードフレーム、61・・・P型コレクタ
領域、62・・・P+型コレクタ引出し領域、63・・
・P1型エミッタ領域。 出願人代理人 弁理士 鈴江武彦 第2図 (C) 9.3 図 hν
Claims (1)
- 【特許請求の範囲】 (1)第一導電型半導体基板と、該半導体基板上にこの
基板表面から離れるに従って徐々に不純物濃度が低くな
る濃度勾配で形成された第一導電型半導体層と、該第一
導電型半導体層上に形成された第二導電型半導体層と、
該第二導電型半導体層の受光素子形成部においてその表
面から前記第一導電型半導体層に達して選択的に形成さ
れた第一導電型高濃度拡散層と、該第一導電型高濃度拡
散層表面にオーミックコンタクトして形成された電極お
よび前記受光素子形成部の第二導電型半導体層表面にオ
ーミックコンタクトして形成された電極と、前記第二導
電型半導体層の他の領域に形成されたトランジスタ等の
周辺回路素子と、前記両電極を介して逆バイアスを印加
された前記第一導電型半導体層および前記第二導電型半
導体層間の接合領域への光入射により発生した光電流を
、前記電極から前記周辺回路素子へ導く配線層とを具備
したことを特徴とする光半導体装置。 (2)前記第一導電型半導体層のうち、前記第二導電型
半導体層に接する側の所定厚さに亙る部分は濃度勾配を
もたない低濃度層としたことを特徴とする特許請求の範
囲第(1)項記載の光半導体装置。(3)前記第二導電
型半導体層の受光素子形成部においてその表面から前記
第一導電型半導体層に達して選択的に形成された第一導
電型高濃度拡散層が、素子分離用のアイソレーシヨン拡
散層を構成していることを特徴とする特許請求の範囲第
(1)項または第(2)項記載の光半導体装置。 (4)前記周辺回路を構成するトランジスタにバイポー
ラトランジスタが含まれていることを特徴とする特許請
求の範囲第(3)項記載の光半導体装置。(5)比較的
高不純物濃度の第一導電型半導体基板上に低不純物濃度
で第二導電型半導体層をエピタキシャル成長させる工程
と、該第一導電型半導体層上に第二導電型半導体層をエ
ピタキシャル成長させる工程と、該第二導電型半導体層
の受光素子形成部においてその表面から選択的に前記第
一導電型半導体層に達する第一導電型高濃度拡散層を形
成する工程と、前記第二導電型半導体層の他の領域にト
ランジスタ等の周辺回路素子を形成する工程と、各種の
不純物領域が形成された前記第二導電型半導体層表面に
絶縁膜を形成すると共に、該絶縁膜上にコンタクトホー
ルを介して各種領域にオーミックコンタクトした必要な
電極を形成する工程とを具備し、前記第一導電型半導体
層に前記半導体基板表面から離れるに従つて徐々に不純
物濃度が低くなる濃度勾配を与えるため、そのエピタキ
シャル成長工程の条件その他全工程における熱処理工程
の条件を制御し、また必要に応じて特別の熱処理工程を
付加することにより前記第一導電型半導体基板から前記
第一導電型半導体層への不純物のオートドープを制御す
ることを特徴とする光半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59273415A JPS61154063A (ja) | 1984-12-26 | 1984-12-26 | 光半導体装置およびその製造方法 |
US07/248,285 US4831430A (en) | 1984-12-26 | 1988-09-22 | Optical semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59273415A JPS61154063A (ja) | 1984-12-26 | 1984-12-26 | 光半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61154063A true JPS61154063A (ja) | 1986-07-12 |
JPH0467789B2 JPH0467789B2 (ja) | 1992-10-29 |
Family
ID=17527571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59273415A Granted JPS61154063A (ja) | 1984-12-26 | 1984-12-26 | 光半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4831430A (ja) |
JP (1) | JPS61154063A (ja) |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205565A (ja) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | 光半導体装置およびその製造方法 |
JPH01205564A (ja) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | 光半導体装置およびその製造方法 |
US5097307A (en) * | 1989-06-28 | 1992-03-17 | U.S. Philips Corporation | Radiation sensitive semiconductor device for optical reading or writing unit |
JPH09153605A (ja) * | 1995-09-26 | 1997-06-10 | Sharp Corp | 受光素子 |
JPH10242312A (ja) * | 1997-02-27 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
JPH10284711A (ja) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | BiCMOS内蔵受光半導体装置 |
US6005278A (en) * | 1997-01-27 | 1999-12-21 | Sharp Kabushiki Kaisha | Divided photodiode |
JP2001077401A (ja) * | 1999-09-06 | 2001-03-23 | Sharp Corp | 受光素子および回路内蔵型受光素子 |
JP2001144317A (ja) * | 1999-11-15 | 2001-05-25 | Sharp Corp | 回路内蔵型受光素子 |
JP2001284629A (ja) * | 2000-03-29 | 2001-10-12 | Sharp Corp | 回路内蔵受光素子 |
US6313484B1 (en) | 1998-12-28 | 2001-11-06 | Sharp Kabushiki Kaisha | Circuit-integrated light-receiving device |
JP2004247769A (ja) * | 2004-06-02 | 2004-09-02 | Sharp Corp | 受光素子および回路内蔵受光素子 |
JP2005536035A (ja) * | 2002-05-24 | 2005-11-24 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | フォトダイオード |
JP2006502566A (ja) * | 2002-09-05 | 2006-01-19 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積されたピンダイオードおよび関連の回路構造を製造する方法 |
JP2006120984A (ja) * | 2004-10-25 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
US7113213B2 (en) | 1995-08-11 | 2006-09-26 | Tokyo Shibaura Electric Co | Image system, solid-state imaging semiconductor integrated circuit device used in the image system, and difference output method used for the image system |
JP3838665B2 (ja) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Mos型固体撮像装置 |
JP2007536703A (ja) * | 2004-05-05 | 2007-12-13 | マックス−プランク−ゲゼルシャルト ツール フォルデルング デア ヴィッセンシャフテン エー. ファオ. | シリコン光電子増倍管(改良型)及びシリコン光電子増倍管用セル |
US7369169B2 (en) | 1995-08-11 | 2008-05-06 | Kabushiki Kaisha Toshiba | MOS-type solid-state imaging apparatus |
WO2017169220A1 (ja) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | 受光装置、撮像装置および電子機器 |
JP2018156984A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社東芝 | 光検出素子 |
US10770543B2 (en) | 2011-09-20 | 2020-09-08 | Alpha And Omega Semiconductor Incorporated | Semiconductor chip integrating high and low voltage devices |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07112024B2 (ja) * | 1988-11-10 | 1995-11-29 | 株式会社東芝 | 半導体装置 |
CH684971A5 (de) * | 1989-03-16 | 1995-02-15 | Landis & Gyr Tech Innovat | Ultraviolettlicht-Sensor. |
US5070382A (en) * | 1989-08-18 | 1991-12-03 | Motorola, Inc. | Semiconductor structure for high power integrated circuits |
US5410175A (en) * | 1989-08-31 | 1995-04-25 | Hamamatsu Photonics K.K. | Monolithic IC having pin photodiode and an electrically active element accommodated on the same semi-conductor substrate |
US5598022A (en) * | 1990-08-31 | 1997-01-28 | Hamamatsu Photonics K.K. | Optical semiconductor device |
JP2678400B2 (ja) * | 1990-11-14 | 1997-11-17 | シャープ株式会社 | 回路内蔵受光素子 |
JP2557745B2 (ja) * | 1991-01-30 | 1996-11-27 | 三洋電機株式会社 | 光半導体装置 |
JP2557750B2 (ja) * | 1991-02-27 | 1996-11-27 | 三洋電機株式会社 | 光半導体装置 |
DE69637636D1 (de) * | 1995-12-06 | 2008-09-25 | Sony Corp | Aus einer Fotodiode und einem bipolaren Element bestehende Halbleitervorrichtung und Verfahren zur Herstellung |
US6023081A (en) * | 1997-11-14 | 2000-02-08 | Motorola, Inc. | Semiconductor image sensor |
JP3490959B2 (ja) * | 2000-07-11 | 2004-01-26 | 三洋電機株式会社 | 受光素子及び受光モジュール |
US6621064B2 (en) * | 2001-05-03 | 2003-09-16 | Texas Instruments Incorporated | CMOS photodiode having reduced dark current and improved light sensitivity and responsivity |
JP2003037113A (ja) * | 2001-07-23 | 2003-02-07 | Mitsubishi Electric Corp | 半導体装置 |
JP2003264309A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 光半導体装置および光半導体装置の製造方法 |
KR20050001077A (ko) * | 2003-06-27 | 2005-01-06 | 삼성전기주식회사 | 수광소자 및 증폭소자가 일체 형성된 반도체 장치 및 그제조방법 |
US7354789B2 (en) * | 2003-11-04 | 2008-04-08 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
US7115439B2 (en) * | 2004-01-16 | 2006-10-03 | Eastman Kodak Company | High photosensitivity CMOS image sensor pixel architecture |
JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
US20070241377A1 (en) * | 2006-04-12 | 2007-10-18 | Semicoa | Back-illuminated photo-transistor arrays for computed tomography and other imaging applications |
JP2007317767A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
JP2011176552A (ja) * | 2010-02-24 | 2011-09-08 | Renesas Electronics Corp | 光増幅回路及びフォトカプラ |
JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
DE102017121693B4 (de) * | 2017-09-19 | 2022-12-08 | Infineon Technologies Ag | Dotierungsverfahren |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55160465A (en) * | 1971-03-20 | 1980-12-13 | Philips Nv | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4046605A (en) * | 1974-01-14 | 1977-09-06 | National Semiconductor Corporation | Method of electrically isolating individual semiconductor circuits in a wafer |
CA1131801A (en) * | 1978-01-18 | 1982-09-14 | Johannes A. Appels | Semiconductor device |
FR2523370B1 (fr) * | 1982-03-12 | 1985-12-13 | Thomson Csf | Transistor pnp fort courant faisant partie d'un circuit integre monolithique |
-
1984
- 1984-12-26 JP JP59273415A patent/JPS61154063A/ja active Granted
-
1988
- 1988-09-22 US US07/248,285 patent/US4831430A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55160465A (en) * | 1971-03-20 | 1980-12-13 | Philips Nv | Semiconductor device |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205564A (ja) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | 光半導体装置およびその製造方法 |
JPH01205565A (ja) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | 光半導体装置およびその製造方法 |
US5097307A (en) * | 1989-06-28 | 1992-03-17 | U.S. Philips Corporation | Radiation sensitive semiconductor device for optical reading or writing unit |
US7113213B2 (en) | 1995-08-11 | 2006-09-26 | Tokyo Shibaura Electric Co | Image system, solid-state imaging semiconductor integrated circuit device used in the image system, and difference output method used for the image system |
US7369169B2 (en) | 1995-08-11 | 2008-05-06 | Kabushiki Kaisha Toshiba | MOS-type solid-state imaging apparatus |
JP3838665B2 (ja) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Mos型固体撮像装置 |
JPH09153605A (ja) * | 1995-09-26 | 1997-06-10 | Sharp Corp | 受光素子 |
US6049117A (en) * | 1995-09-26 | 2000-04-11 | Sharp Kabushiki Kaisha | Light-receiving element |
US6005278A (en) * | 1997-01-27 | 1999-12-21 | Sharp Kabushiki Kaisha | Divided photodiode |
JPH10242312A (ja) * | 1997-02-27 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
JPH10284711A (ja) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | BiCMOS内蔵受光半導体装置 |
US6313484B1 (en) | 1998-12-28 | 2001-11-06 | Sharp Kabushiki Kaisha | Circuit-integrated light-receiving device |
JP2001077401A (ja) * | 1999-09-06 | 2001-03-23 | Sharp Corp | 受光素子および回路内蔵型受光素子 |
US6404029B1 (en) | 1999-09-06 | 2002-06-11 | Sharp Kabushiki Kaisha | Light sensitive element and light sensitive element having internal circuitry |
CN100364100C (zh) * | 1999-09-06 | 2008-01-23 | 夏普公司 | 光敏器件和具有内电路系统的光敏器件 |
JP2001144317A (ja) * | 1999-11-15 | 2001-05-25 | Sharp Corp | 回路内蔵型受光素子 |
JP2001284629A (ja) * | 2000-03-29 | 2001-10-12 | Sharp Corp | 回路内蔵受光素子 |
JP2005536035A (ja) * | 2002-05-24 | 2005-11-24 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | フォトダイオード |
JP2006502566A (ja) * | 2002-09-05 | 2006-01-19 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積されたピンダイオードおよび関連の回路構造を製造する方法 |
JP2007536703A (ja) * | 2004-05-05 | 2007-12-13 | マックス−プランク−ゲゼルシャルト ツール フォルデルング デア ヴィッセンシャフテン エー. ファオ. | シリコン光電子増倍管(改良型)及びシリコン光電子増倍管用セル |
JP2004247769A (ja) * | 2004-06-02 | 2004-09-02 | Sharp Corp | 受光素子および回路内蔵受光素子 |
JP2006120984A (ja) * | 2004-10-25 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
US10770543B2 (en) | 2011-09-20 | 2020-09-08 | Alpha And Omega Semiconductor Incorporated | Semiconductor chip integrating high and low voltage devices |
US11239312B2 (en) | 2011-09-20 | 2022-02-01 | Alpha And Omega Semiconductor Incorporated | Semiconductor chip integrating high and low voltage devices |
WO2017169220A1 (ja) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | 受光装置、撮像装置および電子機器 |
JP2018156984A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社東芝 | 光検出素子 |
Also Published As
Publication number | Publication date |
---|---|
US4831430A (en) | 1989-05-16 |
JPH0467789B2 (ja) | 1992-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61154063A (ja) | 光半導体装置およびその製造方法 | |
US7982276B2 (en) | Optical semiconductor device and method for manufacturing the same | |
KR100208646B1 (ko) | 광 반도체 장치 | |
US4117507A (en) | Diode formed in integrated-circuit structure | |
JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
US4652895A (en) | Zener structures with connections to buried layer | |
US20080230817A1 (en) | Semiconductor photodetector device | |
US20100282948A1 (en) | Optical semiconductor device | |
US6692982B2 (en) | Optical semiconductor integrated circuit device and manufacturing method for the same | |
US3745424A (en) | Semiconductor photoelectric transducer | |
US20090261441A1 (en) | Optical semiconductor device | |
JP3122118B2 (ja) | 半導体装置 | |
US6146957A (en) | Method of manufacturing a semiconductor device having a buried region with higher impurity concentration | |
US4903103A (en) | Semiconductor photodiode device | |
JP3918220B2 (ja) | 半導体装置及びその製造方法 | |
US6198154B1 (en) | PNP lateral bipolar electronic device | |
JPS6136713B2 (ja) | ||
JP3553715B2 (ja) | 光半導体装置 | |
KR100194991B1 (ko) | 광 반도체 장치 | |
JPH0555538A (ja) | 半導体受光装置 | |
JP4046995B2 (ja) | 光半導体装置 | |
JP3047063B2 (ja) | フォトダイオード | |
JPH02196463A (ja) | 回路内蔵受光素子 | |
JP2003224252A (ja) | 光半導体集積回路装置 | |
JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |