JP2800827B2

JP2800827B2 - 光半導体装置およびその製造方法

Info

Publication number: JP2800827B2
Application number: JP63030462A
Authority: JP
Inventors: 由孝寺田; 幹雄京増
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1988-02-12
Filing date: 1988-02-12
Publication date: 1998-09-21
Anticipated expiration: 2013-09-21
Also published as: JPH01205564A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は信号処理回路（例えばバイポーラIC）部とフ
ォトダイオードを内蔵する光半導体装置と、その製造方
法に関するものである。

〔従来の技術〕

受光素子と周辺回路素子とを一体化してモノリシック
に形成した光半導体装置は、受光素子と回路素子を別々
のチップで作ってハイブリッドIC化したものと異なり、
コストダウンが期待でき、また、外部電磁界による雑音
に対して強いというメリットを持つ。しかし、従来の光
半導体装置の受光素子としては、フォトダイオードとし
てｎ型エピタキシャル層とｐ型基板で形成される接合が
用いられ、もしくはｎ型エピタキシャル層とｐ型拡散層
とで形成される接合が用いられてきた。しかし、前者に
ついては、光生成キャリアの熱拡散に基づく応答速度の
悪化が、後者については、エピタキシャル層の厚さに基
づく感度の悪さが、特に波長800nmの光入射の場合のよ
うな長波長光に対して問題となっていた。また、両者と
もフォトダイオードのp-n接合の接合容量が十分に小さ
くできず、単体のpinフォトダイオードと比べて、特性
の劣ったものとなっていた。

これらの問題点を解決する試みとして、例えば特開昭
61-154063号公報のように、フォトダイオードをpinフォ
トダイオード構造に近づけ、応答速度を改善する技術が
提案されている。これを第３図に示す。ここでは、p⁺型
基板１とｎ型エピタキシャル層３の間で形成されるフォ
トダイオードの基板側において、高濃度のp⁺型半導体基
板１上に低濃度のｐ型エピタキシャル層２を形成するこ
とで、ｐ型半導体1,2側の空乏層幅を大きくして接合容
量を低減し、かつ深部で発生したキャリアが光電流に充
分に寄与できるようにしている。また、ｎ型エピタキシ
ャル層３中に高濃度のp⁺型アイソレーション領域４を拡
散により形成することで、フォトダイオード形成部100
と周辺の信号処理回路部（バイポーラIC）200の電気的
分離を行なっている。なお、図中のオートドープ層５は
p⁺型基板１からの不純物拡散により形成されるもので、
p⁺型基板１から上面側に向って濃度が低下するよう濃度
勾配を有する。従って、これにもとづくポテンシャル勾
配により内蔵電界が発生し、深部で発生したキャリアが
素速く移動するようになっている。

〔発明が解決しようとする課題〕

しかしながら、特開昭61-154063号公報の方法は、単
に、受光素子部であるｎ型エピタキシャル層とｐ型基板
の接合フォトダイオードを、接合容量と拡散時定数の観
点から改良したに留まっており、周辺回路との一体化と
いう点で種々の問題がある。

第１に、前述の公報の技術では、ｎ型半導体結晶成長
層３の受光素子（フォトダイオード）形成部100におい
て、その表面からｐ型半導体結晶成長層２に達して選択
的に形成されたp⁺型の高濃度拡散層４は素子分離用のア
イソレーション拡散層をも構成しているが、ｐ型半導体
結晶成長層２の少なくとも所定の厚さは濃度勾配を持た
ない低濃度であるか、あるいは低濃度で徐々に不純物濃
度が低くなる層であるから、この部分でのキャリアの拡
散長はかなり長くなる。従って、受光部の近傍の表面か
ら深い所で発生した光生成キャリアは、依然として拡散
によってn⁺型の受光面電極部に到達し、光生成電流とな
り得るから応答速度の劣化がある。

第２に、上記と同様の理由から、アイソレーション拡
散によって分離された領域間に寄生する横方向トランジ
スタでは、基板への少数キャリアの注入は濃度の低いｐ
型半導体結晶成長層２で優先的に起こり、またこの領域
に注入された少数キャリアの寿命が長いので、寄生トラ
ンジスタの電流増幅率が非常に大きくなるという問題が
ある。さらには、隣り合う分離領域（アイソレーション
拡散により分離された領域）、あるいは受光素子の基板
電位に対する分離領域電位の逆バイアス電圧が大きい
と、低濃度のｐ型半導体結晶成長層２中に空乏層が大き
く広がり、横方向に広がった空乏層どうしが接触してい
わゆるパンチスルー状態となることもある。

第３は、バックメタライズなしで基板電極をICチップ
上面のアイソレーション拡散層４上に開口されたコンタ
クトホールを介して取る場合には、フォトダイオードの
直列抵抗が低濃度のｐ型半導体結晶成長層２のために増
大するという問題がある。フォトダイオードの直列抵抗
のうち基板側の直列抵抗は、第３図では基板側空乏層端
からp⁺型基板１に至る抵抗と、p⁺型基板１のシート抵抗
と、p⁺型基板１からp⁺型アイソレーション拡散層４へ至
る抵抗と、当該アイソレーション拡散層４の抵抗の総和
である。ところが、これらのうち、空乏層端からp⁺型基
板１へ至る抵抗は、低濃度の半導体結晶成長層２の厚さ
を最適化することにより、濃度勾配のない均一な低濃度
層のほとんどが空乏化するようにすれば、最小とするこ
とができるし、p⁺型基板１のシート抵抗とp⁺型アイソレ
ーション拡散層４の抵抗は無視できる。従って、p⁺型基
板１からp⁺型アイソレーション拡散層４の間の抵抗は、
フォトダイオード中のかなり大きな直列抵抗成分を形成
することになる。

そこで本発明は、信号処理回路部と共に内蔵されるフ
ォトダイオードの接合容量を低減したものであって、か
つ寄生トランジスタ効果によるラッチアップの発生の防
止と、隣接素子間のパンチスルーの防止と、フォトダイ
オードの直列抵抗の低減とを、同時に達成することので
きる光半導体装置を提供することを目的とする。

また本発明は、上記のような光半導体装置を、簡単な
工程によっても歩留りよく作製することのできる製造方
法を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係る光半導体装置は、少なくとも上面が第１
導電型の比較的高不純物濃度（例えば10¹⁹cm^-3オーダー
程度）の半導体基板と、この上に形成され、かつ第１導
電型の不純物濃度が徐々に低下するように濃度勾配を持
ったオートドープ層が、所定の厚さをもって半導体基板
からの不純物拡散により形成された第１導電型の第１の
半導体結晶成長層と、この第１の半導体結晶成長層上に
形成された第２導電型の第２半導体結晶成長層と、この
第２の半導体結晶成長層のフォトダイオード形成部に、
第２導電型の不純物を高濃度に含んで広面積に形成され
た受光面電極部と、この受光面電極部を囲み、下端がオ
ートドープ層中に延びるように形成され、フォトダイオ
ードの導通路となる第１導電型のアイソレーション領域
と、このアイソレーション領域の外側の第２の半導体結
晶成長層に形成されたバイポーラICなどの信号処理回路
部とを備えることを特徴とする。

さらに、本発明に係る光半導体装置の製造方法は、少
なくとも上面に第１導電型の高濃度不純物を有する第１
導電型の半導体基板上に、第１導電型の第１の半導体結
晶成長層を形成する第１の工程と、第１の半導体結晶成
長層のアイソレーション領域形成部に第１導電型の不純
物を例えば熱拡散法によりドープする第２の工程と、第
１の半導体結晶成長層上に第２導電型の第２の半導体結
晶成長層を形成する第３の工程と、第２の半導体結晶成
長層のアイソレーション領域形成部に第１導電型の不純
物、アイソレーション領域形成部の内側のフォトダイオ
ード形成部に第２導電型の不純物をそれぞれドープする
と共に、アイソレーション領域形成部の外側にバイポー
ラICなどの信号処理回路を形成するための所要の不純物
ドープを行う第４の工程と、第２の半導体結晶成長層上
に必要な絶縁膜、電極及び配線層を形成する第５の工程
とを備え、第１ないし第５の工程における熱処理は、第
１の半導体結晶成長層に半導体基板からの不純物拡散に
よる濃度勾配を持ったオートドープ層が形成され、かつ
アイソレーション領域形成部の第１導電型領域の下端が
オートドープ層の例えば10¹⁹cm^-3オーダーの不純物濃度
の領域中まで延びてフォトダイオード部の導通路となる
ように制御されることを特徴とする。

〔作用〕

本発明の光半導体装置によれば、フォトダイオードと
周辺の信号処理回路部は深く形成されたアイソレーショ
ン領域により分離されるので、空乏層は半導体結晶成長
層中に大きく広がるようにしながら、隣接する領域との
間の寄生トランジスタ効果などをなくすことができ、か
つフォトダイオードの直列抵抗を低減できる。特に、第
２の態様のようにオートドープ層を設け、かつ受光面電
極部を広面積にすれば、内蔵電界を生じさせて空乏層よ
り深い部分で発生したキャリアの素速い移動を可能にし
ながら、フォトダイオードの直列抵抗を更に低減でき
る。

また、本発明の光半導体装置の製造方法によれば、濃
度勾配をもったオートドープ層、フォトダイオードと信
号処理回路部を分離するアイソレーション領域が、一連
の工程中の熱処理を経る中で形成されることになるの
で、空乏層を広くしながら寄生トランジスタ効果をなく
し、かつフォトダイオードの直列抵抗の低減を可能にし
た光半導体装置を、歩留りよく簡単に作製することがで
きる。

〔実施例〕

以下、添付図面の第１図および第２図を参照して、本
発明の一実施例を説明する。なお、図面の説明において
同一要素には同一符号を付し、重複する説明を省略す
る。

第１図は本発明の一実施例に係る光半導体装置の断面
図である。図示の通り、第１導電型の不純物を高濃度に
含むp⁺型の半導体基板10の上面（表面）側にはp^-型の第
１の半導体結晶成長層20が形成され、この上面（表面）
側にはｎ型半導体からなる第２の半導体結晶成長層30が
形成されている。ここで、p⁺型半導体基板10としては、
上面側に導電性のp⁺型層を有するものであれば、例えば
サファイアのような絶縁性基板なども用いることが可能
であるが、ここでは不純物濃度が１×10¹⁹cm^-3程度のシ
リコン（Si）のような半導体基板が用いられているもの
とする。この半導体基板10の表面に形成されたp^-型およ
びｎ型半導体結晶成長層20,30は、例えばエピタキシャ
ル成長法により形成されるもので、その不純物濃度はそ
れぞれ１×10¹⁴cm^-3,1×10¹⁵cm^-3程度となり、厚さはそ
れぞれ20μｍ、８μｍ程度となっている。そして、この
ように形成されるチップは、フォトダイオード形成部10
0と、バイポーラICなどによる信号処理回路部200を含ん
でいる。

p^-型半導体結晶成長層20の裏面側部分には、ｐ型のオ
ートドープ層21が濃度勾配を持って、15μｍ程度の厚さ
で形成される。このオートドープ層21は、p⁺型の半導体
基板10からの不純物の熱拡散によって形成されるもの
で、半導体基板10から離れるにつれて不純物濃度が低く
なっている。p^-型半導体結晶成長層20とｎ型半導体結晶
成長層30の境界部の信号処理回路部200には、n⁺型の埋
込層23が形成され、バイポーラトランジスタのコレクタ
抵抗を下げる役割をなしている。さらに、この埋込層23
の上方のｎ型半導体結晶成長層30中には、npn型のバイ
ポーラトランジスタの一部を構成するｐ型拡散層31およ
びn⁺型拡散層33が形成されている。

一方、ｎ型半導体結晶成長層30のフォトダイオード形
成部100には、フォトダイオードの受光面電極部34をな
すn⁺型拡散層が広い面積で形成され、この受光面電極
（カソード電極）部34はp⁺型半導体基板10による反対面
電極（アノード電極）部とペアになっている。フォトダ
イオード形成部100と信号処理回路部200は、p⁺型のアイ
ソレーション領域40により互いに電気的に分離されてい
る。ここで、p⁺型のアイソレーション領域40の下端部は
ｐ型のオートドープ層21中まで延び、望ましくはオート
ドープ層21の不純物濃度が10¹⁶cm^-3程度の領域まで達し
ており、従ってチップ表面への低抵抗電流通路として働
くようになっている。さらに、ｎ型半導体結晶成長層30
上には二酸化シリコン（SiO₂）などからなる絶縁膜35、
アルミニウム（Al）などからなるオーミック電極36およ
び配線層37などが形成され、全体としてフォトダイオー
ドと信号処理回路部を内蔵する光半導体装置をなしてい
る。

次に、上記実施例に係る光半導体装置の作用を説明す
る。

本実施例の装置は、オーミック電極を経由してなされ
る受光面電極部34および反対面電極（p⁺型半導体基板）
部10へのバイアスの印加により、p⁺型半導体基板10およ
びp^-型半導体結晶成長層20とｎ型半導体結晶成長層30
が、逆バイアスとなった状態で使用される。ここで、p^-
型半導体結晶成長層20の上側部分（オートドープ層21以
外の部分）は低濃度不純物領域（p^-型領域）となってお
り、従ってフォトダイオード形成部100におけるp^-型半
導体結晶成長層20とｎ型半導体結晶成長層30によるpn接
合の空乏層は、このp^-型半導体結晶成長層20中に大きく
広がる。このため、接合容量を低減することができ、高
速応答を可能にできる。

また、空乏層がp^-型半導体結晶成長層20中に広がる分
だけ、受光素子深部で発生したキャリアを効率よく収集
することができ、またその結果、空乏層外で発生するキ
ャリアの割合も減少し、フォトダイオードを高速化する
ことができる。さらに、空乏層よりも深部で発生したキ
ャリアは、オートドープ層21の不純物濃度勾配による内
蔵電界により、空乏層に向ってすみやかに移動するの
で、拡散電流成分の増加による応答波形のすそひきが少
なくなり、全体として高速化される。

上記のような作用は、前述の公報の技術によっても得
られるものであるが、本発明によれば、更に次のような
格別の作用が奏せられる。

まず第１に、第１図の実施例では、p⁺型のアイソレー
ション領域40がp^-型半導体結晶成長層20の下部側のｐ型
オートドープ層21中まで延びているため、p^-型半導体結
晶成長層20中の空乏層がフォトダイオード形成部100か
ら横方向に広がることはなくなる。このため、隣接する
信号処理回路部200などからキャリアが流入することは
なく、応答性を改善できる。これに対して、従来のもの
では空乏層がアイソレーション領域の直下、あるいはこ
れを越えて信号処理回路部まで延びることがあり、従っ
て隣接の分離領域（例えば信号処理回路部）からキャリ
アが流入しやすかった。

また、従来のものでは、空乏層がこのように横方向に
広がらないような弱いバイアスのときでも、低不純物濃
度のp^-型半導体結晶成長層はキャリアの拡散層が長い
（キャリアの寿命が長い）ため、隣接する信号処理回路
部からのキャリアの拡散により、キャリアがアイソレー
ション領域の直下を越えてフォトダイオード形成部100
中に流れ込むことがあった。しかし、本発明では、アイ
ソレーション領域40がp^-型半導体結晶成長層20中まで深
く形成されているので、隣接する分離領域から拡散して
きたキャリアはこのp⁺型のアイソレーション領域40に把
えられ、光生成電流となることはない。

第２に、少数キャリアの寿命の短いp⁺型のアイソレー
ション領域40を、少数キャリアの寿命が長い低濃度のp^-
型半導体結晶成長層20中に深く形成したので、寄生トラ
ンジスタ効果によるラッチアップの発生を抑えることが
できる。更に、分離された領域相互（例えばフォトダイ
オード形成部100と信号処理回路部200相互）の強い逆バ
イアス時、あるいは半導体基板10に対して各分離領域
（例えばフォトダイオード形成部100）が強い逆バイア
スとなっている時に、空乏層が分離された領域相互間で
接することにより生ずるパンチスルーをなくすこともで
きる。

第３に、p⁺型半導体基板10に対する電位を、チップ上
面のコンタクトホールに形成されたオーミック電極36か
ら与える場合にも、フォトダイオードの直列抵抗を著し
く低くできる。すなわち、第３図の従来例では、p⁺型基
板１とp⁺型アイソレーション領域４の間に、低不純物濃
度のp^-型半導体結晶成長層２が介在していたため、直列
抵抗がこの部分で極めて大きくなっていた。本実施例で
は、アイソレーション領域40はp^-型半導体結晶成長層20
の低濃度不純物部分を突き抜け、ｐ型の高不純物濃度の
オートドープ層21中まで延び、このオートドープ層21は
p⁺型半導体基板10に接しているため、直列抵抗が著しく
低くなる。

それに加えて、本実施例のようにn⁺型の受光面電極部
34を広い面積とすれば、n⁺型受光面電極部34とｎ型半導
体結晶成長層30の間の抵抗も低くなり、これらが相加さ
れることにより、フォトダイオードの直列抵抗を更に低
減できる。そして、これにより、高速応答性を更に向上
させることが可能になる。

本発明は上記実施例に限定されるものではなく、種々
の変形した態様が可能である。

本実施例では濃度勾配を持ったｐ型不純物層としての
オートドープ層21を設けることとしているが、これは本
発明に必須のものではない。すなわち、このｐ型不純物
層に濃度勾配がなくても、p^-型半導体結晶成長層20の下
部側にp⁺型層が設けられており、かつアイソレーション
領域40がこのp⁺型層まで延びていれば、寄生トランジス
タ効果の低減、パンチスルーの防止、フォトダイオード
の直列抵抗の低減などの改善が可能である。

p^-型半導体結晶成長層20の厚さなどについても、特に
限定はされないが、高速応答を実現するためには、空乏
層の広がりなどとの関係において所定の厚さにすること
が望ましい。すなわち、空乏層の広がりはp^-型半導体結
晶成長層20の比抵抗と印加バイアスによって定まるが、
この空乏層の下側の高比抵抗（低不純物濃度）の部分が
厚いと、この部分での拡散電流成分が大きくなり、応答
が悪くなってしまう。従って、オートドープ層21が設け
られているときには、この空乏層がオートドープ層21ま
で延びていることが望ましく、オートドープ層21が設け
られていないときには、空乏層の下端がp^-型半導体結晶
成長層20の裏面側の高濃度不純物を含む領域と近接し、
あるいは接していることが望ましい。

信号処理回路部200に設けられる回路はバイポーラIC
に限られず、MOSICであってもよく、用いられる半導体
はシリコンに限らず、ガリウムヒ素（GaAs）やガリウム
リン（GaP）のような化合物半導体であってもよい。

次に、第２図を参照して、第１図に示す光半導体装置
の製造方法を説明する。

第２図は製造工程別の素子断面図である。まず、同図
（ａ）のように、第１導電型の高濃度不純物を含む半導
体基板10として、不純物濃度が１×10¹⁹cm^-3程度のp⁺型
シリコン基板を用意する。そして、このp⁺型半導体基板
10の上面に第１導電型の第１の半導体結晶成長層20とし
て、不純物濃度が１×10¹⁴cm^-3程度のp^-型シリコン層
を、例えば20μｍ程度の厚さでエピタキシャル成長法に
より形成する。

次に、通常のプレーナープロセスに従い、信号処理回
路部200にバイポーラトランジスタの埋込層23となるｎ
型拡散層をアンチモン（Sb）の拡散により形成し、フォ
トダイオード形成部100と信号処理回路部200の境界部に
アイソレーション領域40の下側部分となるp⁺型拡散層41
をホウ素の拡散により形成する。この工程において、拡
散層の形成に熱拡散法を用いたときには、p⁺型半導体基
板10のｐ型不純物がp^-型半導体結晶成長層20中に拡散さ
れていき、オートドープ層21の形成が始まることになる
（第２図（ｂ）図示）。

次に、エピタキシャル成長法を用いてp^-型半導体結晶
成長層20上にｎ型の半導体結晶成長層30を、例えば８μ
ｍ程度の厚さに形成する（第２図（ｃ）図示）。この半
導体結晶成長層30の不純物濃度は10¹⁵cm^-3程度とする。
なお、この工程中においても加熱処理を伴なうので、オ
ートドープ層21の形成は徐々に進行していき、アイソレ
ーション領域40となる拡散層41も徐々に広がっていくこ
とになる。

次に、半導体結晶成長層30のフォトダイオード形成部
100と信号処理回路部200の境界部に、アイソレーション
領域40の上側部分となるp⁺型の拡散層42をホウ素の拡散
により形成する（第２図（ｄ）図示）。しかる後、フォ
トダイオード形成部100の受光面電極部34となるn⁺型の
拡散層をリン（Ｐ）の拡散により形成すると共に、信号
処理回路部200にバイポーラトランジスタの一部をなす
ｎ型拡散層33およびｐ型拡散層31を形成する。そして、
第２図（ｅ）に示すようにスルーホールを有する絶縁膜
35を二酸化シリコンなどにより形成し、更にアルミニウ
ムによってオーミック電極36、配線層37などを第２図
（ｆ）のように形成すると、第１図に示すデバイスが得
られる。

このとき、上記工程中においても、拡散層の形成の過
程で熱処理を伴なうので、オートドープ層21は更に広が
ることになる。一方、拡散層41,42についても熱処理の
過程で更に広がるので、結果的には、第１図のように拡
散層41,42が一体化してp⁺型のアイソレーション領域40
が形成されることになる。なお、このとき、アイソレー
ション領域40の先端は、例えば厚さが15μｍ程度のオー
トドープ層21の不純物濃度が10¹⁶cm^-3程度の領域中まで
延びているものとする。

上記実施例の製造方法についても、種々の変形が可能
である。

例えば、信号処理回路部がMOSICであるときには、当
然にその工程が変更されることになる。また、用いられ
る半導体が化合物半導体であるときには、熱処理の条件
なども適宜に変更されることになる。

〔発明の効果〕

以上、詳細に説明した通り、本発明の光半導体装置に
よれば、フォトダイオードと周辺の信号処理回路部は深
く形成されたアイソレーション領域により分離されるの
で、空乏層は半導体結晶成長層中に大きく広がるように
しながら、寄生トランジスタ効果をなくすことができ、
かつフォトダイオードの直列抵抗を低減できる。特に、
半導体結晶成長層の下側にオートドープ層を設け、かつ
受光面電極部を広面積にすれば、内蔵電界を生じさせて
空乏層より深い部分で発生したキャリアの移動を可能に
しながら、フォトダイオードの直列抵抗を更に低減でき
る。従って、信号処理回路部と共に内蔵されるフォトダ
イオードの高速応答を可能にしながら、寄生トランジス
タ効果によるラップチップの発生の防止と、隣接素子間
のパンチスルーの防止と、フォトダイオードの直列抵抗
の低減による応答性の向上とを、同時に達成することが
できる。

また、本発明の光半導体装置の製造方法によれば、濃
度勾配をもったオートドープ層、フォトダイオードと信
号処理回路部を分離するアイソレーション領域が、一連
の工程中の熱処理を経る中で形成されることになるの
で、上記のような優れた特性を有する光半導体装置を、
簡単な工程によっても歩留りよく作製することができ
る。

【図面の簡単な説明】第１図は本発明に係る光半導体装置の一例の断面図、第
２図は本発明に係る光半導体装置の製造工程を示す工程
別断面図、第３図は従来例の断面図である。 10……p⁺型半導体基板、20……p^-型半導体結晶成長層、
21……オートドープ層、23……埋込層、34……受光面電
極部、30……ｎ型半導体結晶成長層、40……アイソレー
ション領域、100……フォトダイオード形成部、200……
信号処理回路部。

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも上面が第１導電型の比較的高不
純物濃度となった半導体基板と、前記半導体基板上に形成され、かつ第１導電型の不純物
濃度が徐々に低下するように濃度勾配を持ったオートド
ープ層が、所定の厚さをもって前記半導体基板からの不
純物拡散により形成された第１導電型の第１の半導体結
晶成長層と、この第１の半導体結晶成長層上に形成された第２導電型
の第２半導体結晶成長層と、この第２の半導体結晶成長層のフォトダイオード形成部
に、第２導電型の不純物を高濃度に含んで広面積に形成
された受光面電極部と、この受光面電極部を囲み、下端が前記オートドープ層中
に延びるように形成され、前記フォトダイオードの導通
路となる第１導電型のアイソレーション領域と、このアイソレーション領域の外側の前記第２の半導体結
晶成長層に形成された信号処理回路部とを備えることを特徴とする光半導体装置。
【請求項２】前記アイソレーション領域の下端が、前記
オートドープ層中の不純物濃度が10¹⁶cm^-3オーダー以上
の部分にまで延びていることを特徴とする請求項１記載
の光半導体装置。
【請求項３】少なくとも上面に第１導電型の高濃度不純
物を有する第１導電型の半導体基板上に、第１導電型の
第１の半導体結晶成長層を形成する第１の工程と、前記第１の半導体結晶成長層のアイソレーション領域形
成部に第１導電型の不純物をドープする第２の工程と、前記第１の半導体結晶成長層上に第２導電型の第２の半
導体結晶成長層を形成する第３の工程と、前記第２の半導体結晶成長層の前記アイソレーション領
域形成部に第１導電型の不純物、前記アイソレーション
領域形成部の内側のフォトダイオード形成部に第２導電
型の不純物をそれぞれドープすると共に、前記アイソレ
ーション領域形成部の外側に信号処理回路を形成するた
めの所要の不純物ドープを行う第４の工程と、前記第２の半導体結晶成長層上に必要な絶縁膜、電極及
び配線層を形成する第５の工程とを備え、前記第１ないし第５の工程における熱処理は、前記第１
の半導体結晶成長層に前記半導体基板からの不純物拡散
による濃度勾配を持ったオートドープ層が形成され、か
つ前記アイソレーション領域形成部の第１導電型領域の
下端が前記オートドープ層中まで延びてフォトダイオー
ド部の導通路となるように制御されることを特徴とする
光半導体装置の製造方法。