JP3072753B2 - 半導体装置及び製造方法 - Google Patents

半導体装置及び製造方法

Info

Publication number
JP3072753B2
JP3072753B2 JP06197229A JP19722994A JP3072753B2 JP 3072753 B2 JP3072753 B2 JP 3072753B2 JP 06197229 A JP06197229 A JP 06197229A JP 19722994 A JP19722994 A JP 19722994A JP 3072753 B2 JP3072753 B2 JP 3072753B2
Authority
JP
Japan
Prior art keywords
semiconductor region
conductivity type
impurity concentration
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06197229A
Other languages
English (en)
Other versions
JPH0846221A (ja
Inventor
泰男 長谷川
信一 篠原
秀雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP06197229A priority Critical patent/JP3072753B2/ja
Publication of JPH0846221A publication Critical patent/JPH0846221A/ja
Application granted granted Critical
Publication of JP3072753B2 publication Critical patent/JP3072753B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,スイッチング半導体素
子を含む回路に用いるのに最適な低損失のソフトリカバ
リダイオードに関する。
【0002】
【従来の技術】一般にスイッチング電源のスイッチング
半導体素子には図8に示すようにフライホイールダイオ
ードとして逆並列にダイオードが接続されることが多
い。例えばあるスイッチング半導体素子Trがオン状態
からオフ状態に移行するとき、負荷インダタタンスなど
回路に存在するインダクタンスLに蓄積されたエネルギ
を放出するためダイオードDは導通する。次にスイッチ
ング半導体素子Trがオフ状態からオン状態に移行する
とき、導通状態にあるダイオードDは逆バイアス状態に
なるが、ダイオードDに蓄積されていた電荷が吐き出さ
れるまで導通しているので、その逆回復時間中は負荷に
流れる電流に加えて逆回復電流がダイオードDを流れ、
したがってスイッチング半導体素子Trのターンオン初
期には大きな電流が流れる。逆回復電流が減少するとき
の電流の時間変化と回路の浮遊インダクタンスにより電
圧ノイズが発生し、スイッチング半導体素子Trとダイ
オードDには電源電圧に前記電圧ノイズが重畳された高
い電圧が印加される。この電圧は半導体素子の破壊の原
因になったり、回路動作を誤動作させる原因になる。
【0003】このような電圧のノイズをダイオードの特
性によってできるだけ小さな値に抑制するには、逆回復
電流の時間変化を小さく、つまりソフトリカバリにすれ
ば良いことが知られている。しかし単にソフトリカバリ
にするだけでは逆回復時間が長くなるので、損失が大き
くなり好ましくない。したがって、ダイオードの逆回復
時間が短くて、ソフトリカバリであり、かつ逆回復電流
のピーク値が小さければ、ダイオードの逆回復時におけ
る問題を解決できる。次に現在提案されている幾つかの
ソフトリカバリ特性を有するダイオードについて説明を
行う。
【0004】先ず特開昭60−140768号公報に開
示されたソフトリカバリ特性を有する整流素子は、図9
に示すように、n導電型の不純物濃度の低いn半導体
層21、n導電型の不純物濃度の高いn半導体層2
2、n半導体層21とpn接合24を形成するp導電
型の不純物濃度の高いp半導体層23、二つの電極層
25と26、n半導体層21とn半導体層22によ
り囲まれるように形成されるp導電型のp半導体層2
7、及び酸化膜や絶縁樹脂などからなる電気絶縁層28
を備えている。この半導体構造においては、p半導体層
27と電気絶縁層28がn半導体層22に並設され、
p半導体層27がn半導体層22の側面と共にn
導体層21の主面と接合を形成しており、p半導体層2
7とこのp半導体層27直下のn半導体層21部分を
キャリアの蓄積領域に、又はキャリア源として用いてい
る。つまり、電気絶縁層28により電極層25から電気
絶縁されたp半導体層27とこのp半導体層27直下の
半導体層21部分が、整流素子の順方向導通時にp
半導体層23とn半導体層22から注入されたキャ
リアの蓄積領域として作用し、逆方向回復時にはキャリ
ア源としてキャリア消滅時間を長くするよう作用する。
このようにしてソフトリカバリ特性が得られる。
【0005】次に図10は、高耐圧のpnダイオードと
ショットキバリアダイオードの構造をまとめた高速ソフ
トリカバリダイオードを示している。これはn導電型の
不純物濃度の低いn半導体層21、n導電型の不純物
濃度の高いn半導体層22、n半導体層22により
囲まれるように形成される複数のp導電型の不純物濃度
の高いp半導体層23、複数のp半導体層23間の
半導体層21の非常に浅い位置に形成された不純物
濃度の低いp導電型のp半導体層27、及びショットキ
接合を形成するショットキ金属29からなる。このダイ
オードはpn接合付近の正孔濃度が低く、特にショット
キ接合からの注入はほとんど無い。したがって、pn接
合付近の過剰キャリアが少ないことから逆バイアスが加
わり始めるときに生じる逆回復電流は小さくなる。一
方、n/n接合近傍ではpnダイオードと同等な過
剰キャリアが存在するため、逆回復電流はpnダイオー
ドとほぼ同じ時刻まで流れ続ける。つまり、逆回復電流
は小さくなる一方で、流れる時間はpnダイオードとほ
とんど変わらないため、逆回復電流の時間変化率は小さ
くなり、ソフトリカバリ特性となる。
【0006】
【発明が解決しようとする課題】しかし、前者の半導体
装置の場合には、逆回復電流のピーク値は勿論小さくな
らず、逆回復電流の流れる時間を長くして徐々に小さく
するような構造になっているので、ソフトリカバリ特性
とはなるが、逆回復時間が長くなり、動作時間が遅いと
いう大きな欠点が存在する。次に前記後者の半導体装置
は高速でソフトリカバリという点では申し分ないが、し
かしp層27の不純物濃度を低くし、かつその厚みを十
分に薄くする構造であるために、逆耐圧の高いダイオー
ドを得ることが出来ないという問題がある。また、p層
27の不純物濃度を低くするので、順方向ドロップが多
少大きくならざるを得ないと言う問題もある。さらにま
た、低損失・高速ダイオードとして、ライフタイムキラ
ーを拡散せずに、n/nシリコンウエハの上に適度の
ボロンを不純物として含んでいる多結晶p層をエピタ
キシアル法で形成することにより、極めて薄いp層を多
結晶p層とn層との間に形成する構造のものも提案さ
れているが、この構造ではp層が1μmの厚みと極めて
薄いということから数百V以上の耐圧を得るのは難し
く、またソフトリカバリとはならない問題点がある。
【0007】したがって、本発明はこのような従来の半
導体装置の問題点を解決し、簡単な半導体構造で高速ソ
フトリカバリ特性を有し、かつ容易に逆耐圧を高くでき
る構造の半導体装置を提供することを主目的とする。
【0008】
【課題を解決するための手段】このような問題点を解決
するため,第1の発明では,不純物濃度の低い第1の導
電型の第1の半導体領域と該第1の半導体領域に隣接す
る不純物濃度の高い第1の導電型の第2の半導体領域と
からなる第1の導電型の半導体層と、前記第1の半導体
領域とpn接合を形成する不純物濃度の高い第2の導電
型の半導体層とからなり、ライフタイムキラーとして白
金がドープされた高速リカバリの半導体装置において、
前記第2の導電型の半導体層はその表面からほぼ1乃至
15μmの範囲にあり、かつ前記不純物濃度の低い第1
の半導体領域における前記pn接合の近傍の部分の白金
の濃度をその内部よりもが高くすることにより、前記p
n接合の近傍に存在する少数キャリアのライフタイムを
内部側に存在する少数キャリアに比べて短くすることを
特徴とする高速ソフトリカバリ特性をもつ半導体装置を
提供するものである。
【0009】このような問題点を解決するため,第2の
発明では,格子欠陥密度の高い第1の導電型の第1の半
導体領域と、格子欠陥密度の低い第1の導電型の別体の
第1の半導体領域とを接着させて第1の導電型の半導体
層を形成し、しかる後、前記第1の半導体領域に第1の
導電型とは逆の導電型の第2の導電型の不純物を前記第
1の半導体領域にドープして不純物濃度の高い第2の導
電型の半導体層を形成してpn接合を形成すると共に、
前記格子欠陥密度の低い第1の導電型の第1の半導体領
域に第1の導電型の不純物をドープして不純物濃度の高
い第1の導電型の第2の半導体領域を形成した後、白金
をドープすることを特徴とする高耐圧で高速ソフトリカ
バリ特性を有する半導体装置の製造方法を提供するもの
である。
【0010】このような問題点を解決するため,第3の
発明では,格子欠陥密度の高い第1の導電型の第1の半
導体領域に第1の導電型とは逆の導電型の第2の導電型
の不純物を前記第1の半導体領域にドープして不純物濃
度の高い第2の導電型の半導体層を形成してpn接合を
形成すると共に、格子欠陥密度の低い第1の導電型の別
体の第1の半導体領域に第1の導電型の不純物をドープ
して不純物濃度の高い第1の導電型の第2の半導体領域
を形成し、前記第1の半導体領域と第2の半導体領域と
を接着させた後、白金をドープすることを特徴とする高
耐圧で高速ソフトリカバリ特性を有する半導体装置の製
造方法を提供するものである。
【0011】このような問題点を解決するため,第4の
発明では,不純物濃度の低い第1の導電型の第1の半導
体領域とこの第1の半導体領域に隣接する不純物濃度の
高い第1の導電型の第2の半導体領域とからなる第1の
導電型の半導体層と、前記不純物濃度の低い第1の半導
体領域に囲繞され、かつ該半導体領域とpn接合を形成
する不純物濃度の高い第2の導電型の第2の半導体領域
とからなり、ライフタイムキラーとして白金がドープさ
れた高速リカバリのプレーナ形半導体装置の製造方法に
おいて、前記白金は前記不純物濃度の高い第2の導電型
の第2の半導体領域の表面の一部面域からドープされる
ことを特徴とする高速ソフトリカバリ特性をもつ半導体
装置の製造方法を提供するものである。
【0012】
【実施例】図1により本発明の原理について説明する。
図1(A)は不純物濃度の低い第1の導電型の第1の半
導体領域1とこの第1の半導体領域1に隣接する不純物
濃度の高い第1の導電型の第2の半導体領域2とからな
る第1の導電型の半導体層と、第1の半導体領域1にP
導電型不純物を大量に注入して形成された不純物濃度の
高い第2の導電型の半導体層3と、半導体領域1と半導
体層3との間に形成されたpn接合4とを備えたダイオ
ードチップを示す。図1(B)は、図1(A)に示した
ようなダイオードチップを備えたダイオードの逆回復電
流について説明するための図であって、逆回復電流Ir
のピーク値に達するまでの時間をt1とし、その時刻か
ら逆回復電流Irがゼロになるまでの時間をt2とす
る。また、時間t1の少数キャリア量をQ1とし、時間
t2の少数キャリア量をQ2とする。
【0013】順方向に導通しているダイオードに逆バイ
アス電圧を印加すると、図1(B)に示すように順方向
電流Ifはその電流路のインダクタンス等による傾斜で
減少し、やがてゼロに至る。順方向導通時に不純物濃度
の低い第1の導電型の第1の半導体領域1に注入された
少数キャリア(正孔)の内、pn接合4近傍側における
少数キャリア(正孔)とnn接合近傍のキャリア(電
子)が先ず外部へ引き抜かれ、pn接合4近傍の少数キ
ャリア濃度がゼロになるときに逆回復電流Irがピーク
値に達する。ここで、ソフトネスファクタSFは、SF
=t2/t1=Q2/Q1となる。したがって、ソフト
ネスファクタSFを大きくするには、pn接合4の近傍
に存在する少数キャリアよりも内部側に存在する少数キ
ャリアが多いか、あるいは近傍に存在する少数キャリア
が内部側に存在する少数キャリアに比べて再結合が速け
れば、良いことが分かった。
【0014】次に白金のドープについて説明を行う。白
金を一方の主面からシリコン中に熱拡散すると、シリコ
ンの両主面近傍には内部に比べて空孔が多数存在し、格
子間シリコンが少なくなるために、図1(C)に示すよ
うに双方の表面で白金の濃度が最も高く、ほぼ50μm
深さ近辺までほぼ指数関数的に濃度が低くなり、内部で
はほぼ一定の濃度になることが報告されている。熱拡散
温度が異なると、白金の濃度は異なるものの、シリコン
の深さに対する白金の濃度は図1(C)に示すような傾
向を呈する。
【0015】本発明は、上述したようなソフトネスファ
クタSFを大きくするには、pn接合4の近傍に存在す
る少数キャリアよりも内部側に存在する少数キャリアが
多いか、あるいはその近傍に存在する少数キャリアは内
部側に存在する少数キャリアに比べて再結合が速ければ
良いという知見と、上述のような白金のドープ特性につ
いての報告とを組み合わせることにより、高速でソフト
リカバリの特性を持ち、高耐圧にも適する半導体構造お
よびその製造方法を提供するものである。
【0016】図2により本発明の一実施例について説明
を行う。不純物濃度の低いn導電型の第1の半導体領域
1は、7.5×1014原子/cm以下の不純物濃
度、好ましくは3.0×1014原子/cm以下の不
純物濃度を持ち、その厚みは約35μm以上、好ましく
は60μm以上である。n導電型の第2の半導体領域2
はカソード電極5とオーミックコンタクトを形成するの
に必要な高不純物濃度を有し、これら半導体領域1と2
はn導電型の半導体層を形成する。p導電型の半導体層
3は、n半導体領域1にp導電型の不純物をドープす
ることにより形成され、2.0×1016原子/cm
以上の不純物濃度、好ましくは1.0×1018原子/
cm以上の高い不純物濃度を有する。このp導電型の
半導体層3は、pn接合4をその表面からほぼ15μm
より浅く、好ましくは1〜10μmの範囲に形成するた
め、ほぼ15μm、好ましくは1〜10μmの範囲の厚
みを有する。
【0017】ここでp導電型の半導体層3が15μm程
度を越えると、つまりpn接合4が15μm程度以上深
いレベルに位置すると、図1(C)に示すように白金の
拡散深さに対する濃度からpn接合4の表面付近の半導
体領域1における少数キャリアと内部の少数キャリアの
濃度に差が無くなり、これに伴い再結合速度の差がなく
なってくるため、ソフトネスファクタSFが0.7以上
になりにくくなる。p導電型の半導体層3が15μm以
下の厚みの場合には、製造プロセスのバラツキなどを入
れても、好ましいソフトリカバリ特性を得ることができ
る。また、p導電型の半導体層3が1μm程度以下、つ
まりpn接合4が1μm程度よりも浅いレベルに位置す
ると、半導体領域1と半導体層3との不純物濃度の間に
は大きな差があるといっても、半導体領域1を延びる空
乏層に比べて僅かであるが半導体層3内をも空乏層が延
びるため、実際上、数百V程度以上の高耐圧の電力用ダ
イオードを製作するのはかなり難しくなる。特に、電流
容量が数十A以上で、800V以上の高耐圧、高速リカ
バリの電力用ダイオードを得ることは極めて難しい。
【0018】次にこの電力用ダイオードの逆回復時に
は、7.5×1014原子/cm以下の不純物濃度の
n導電型の第1の半導体領域1におけるpn接合4の近
傍、つまりpn接合4表面から数十μm以内に存在する
少数キャリアは白金の濃度が高いためそれよりも深い内
部の少数キャリアに比べてライフタイムが短いので、再
結合によって消滅する少数キャリアの量は多くなる。一
方、図1(C)に示すように内部に存在する少数キャリ
アは、白金の濃度が低いためライフタイムが長いので、
再結合によって消滅する少数キャリアの量は少ない。し
たがって、時間t1おいて再結合により減少するpn接
合4の表面付近の少数キャリア(正孔)の量は多いが、
時間t1おいて再結合により減少する内部に存在する少
数キャリアの量は少ない。こことは、とりもなおさず
ソフトリカバリになることを示している。なお、リカバ
リタイムはn半導体領域内部の注入少数キャリアの分
布と白金の濃度にほぼ依存するので、従来の白金拡散の
ものよりも有効に高速リカバリを呈する。
【0019】図3により本発明の別の一実施例について
説明を行う。不純物濃度の低いn導電型の第1の半導体
領域1は、7.5×1014原子/cm以下の不純物
濃度、好ましくは3.0×1014原子/cm以下の
不純物濃度を持ち、その厚みは約35μm以上、好まし
くは60μm以上である。n導電型の第2の半導体領域
2はカソード電極5とオーミックコンタクトを形成する
のに必要な高不純物濃度を有し、これら半導体領域1と
2はn導電型の半導体層を形成する。p導電型の半導体
層3は、n半導体領域1にp導電型の不純物をドープ
することにより形成され、2.0×1016原子/cm
以上の不純物濃度、好ましくは1.0×1018原子
/cm以上の高不純物濃度を有する。このp導電型の
半導体層3は数十μmの深さを有するが、通常のホトリ
ソグラフィ技術により中央部の厚みがほぼ15μm以
下、好ましくは1〜10μmの範囲になるように凹所3
Aが形成される。したがって、この実施例ではpn接合
4が中央部では表面から10μmよりも浅い位置にある
が、周辺部では数十μmの深さにある。
【0020】しかる後、ホトリソグラフィ時のマスク
(図示せず)を用いて白金を拡散する。この白金の熱拡
散は850乃至900℃で行われる。この実施例におい
ても逆回復時には、図1(C)に示すように中央部のp
n接合4近傍の半導体領域1における少数キャリア、つ
まりpn接合4表面から数十μm以内に存在する少数キ
ャリアは白金の濃度が高いため、前記実施例と同じよう
に高速でソフトなリカバリ特性を呈する。なお、この実
施例では周辺部は従来のダイオードと同様に高速である
がソフトではないリカバリ特性を呈するが、周辺部のパ
ッシベーションに有利な構造であると共に、デバイス全
体としては中央部のソフトリカバリ特性が有効に働い
て、高速でソフトなリカバリ特性を呈することになる。
【0021】図4により本発明の別の一実施例について
説明を行う。不純物濃度の低いn導電型の第1の半導体
領域1は、前記実施例と同様に7.5×1014原子/
cm以下の不純物濃度、好ましくは3.0×1014
原子/cm以下の不純物濃度を持ち、その厚みは約3
5μm以上、好ましくは60μm以上である。n導電型
の第2の半導体領域2はカソード電極5とオーミックコ
ンタクトを形成するのに必要な高不純物濃度を有し、こ
れら半導体領域1と2はn導電型の半導体層を形成す
る。p導電型の半導体層3は、n半導体領域1にp導
電型の不純物をドープすることにより形成され、2.0
×1016原子/cm以上の不純物濃度、好ましくは
1.0×1018原子/cm以上の高不純物濃度を有
する。その後に前記実施例と同様、850乃至900℃
程度の温度で白金の熱拡散を行う。
【0022】この実施例では逆耐圧を大きくするために
側面がベベル構造になっており、その周辺部で数十μm
の深さを有し、中央部ではその厚みがほぼ15μm以
下、好ましくは1〜10μmの範囲になるよう形成し
て、p導電型の半導体層3の周辺部での厚みを確保して
いる。これによってp導電型の半導体層3の周辺部の機
械的強度を増大させている。したがって、この実施例で
はpn接合4が中央部で表面から15μmよりも浅い位
置にあるので、周辺部では数十μmの深さにあるが、前
記実施例と同様な高速でソフトなリカバリ特性を呈す
る。
【0023】図5により本発明の別の一実施例について
説明を行う。不純物濃度の低いn導電型の第1の半導体
領域1は、前記実施例と同様に7.5×1014原子/
cm以下の不純物濃度、好ましくは3.0×1014
原子/cm以下の不純物濃度を持ち、その厚みは約3
5μm以上、好ましくは60μm以上である。n導電型
の第2の半導体領域2はカソード電極5とオーミックコ
ンタクトを形成するのに必要な高不純物濃度を有し、こ
れら半導体領域1と2はn導電型の半導体層を形成す
る。p導電型の半導体層3は、n半導体領域1にp導
電型の不純物をドープすることにより形成され、2.0
×1016原子/cm以上の不純物濃度、好ましくは
1.0×1018原子/cm以上の高不純物濃度を有
する。p導電型の半導体層3は1〜10μmの範囲の厚
みに形成されている。次に前記実施例と同様に、850
乃至900℃程度の温度で白金の熱拡散を行う。この実
施例においても逆回復時には、図1(C)に示すように
中央部のpn接合4近傍の半導体領域1における少数キ
ャリア、つまりpn接合4表面から数十μm以内に存在
する少数キャリアは白金の濃度が高いため、前述理由と
同様にソフトリカバリ特性となる。
【0024】この実施例では、p導電型の半導体層3が
非常に薄いことから、これを機械的強度を補強するため
に、p導電型の不純物濃度の十分に高いp単結晶半導
体板7をアルミニウムを主成分とする硬ろうのようなろ
う材層8によりp導電型の半導体層3に固着させる。こ
のp単結晶半導体板7は、3.0×1018原子/c
以上の高い不純物濃度で、100μm程度の厚みを
有するので、比抵抗が小さい機械的補強板として有効で
ある。次に通常のフォトグラフィ技術を用いて、少なく
ともp単結晶半導体板7の表面に至るまで深く形成さ
れた溝9内にガラス又はポリイミドなどのような電気絶
縁物10が充填されている。この実施例ではp単結晶
半導体板7をp導電型の半導体層3に固着させており、
非常に薄い半導体層3がp単結晶半導体板7の内側に
位置した状態で、それ以後の各種プロセスを行えるの
で、信頼性の高い高耐圧、高速でソフトなリカバリ特性
をもつ半導体装置を得ることができる。なお、通常の製
造工程では、溝の形成、電気絶縁物の充填などのプロセ
スは大面積のウエハの段階で行われ、個々の半導体素子
に分離するための切断は各溝の底部を通過する位置で半
導体素子表面に対して垂直に行われる。また、p単結
晶半導体板の代わりにp導電型の不純物濃度の十分に高
いp多結晶半導体板を用いても良く、溝を形成するこ
となく、ケミカルエッチングした半導体構造のものでも
よい。
【0025】図6により本発明の別の一実施例について
説明を行う。不純物濃度の低いn導電型の半導体領域1
Aは、放射線照射などにより格子欠陥密度の高い、約5
0乃至80μm程度の厚みの第1のシリコンウエハに形
成され、前記実施例と同様に7.5×1014原子/c
以下の不純物濃度、好ましくは3.0×1014
子/cm以下の不純物濃度を持つ。そしてその第1の
シリコンウエハにp導電型の不純物をドープすることに
より不純物濃度の高いp導電型の半導体層3を形成して
pn接合4を形成する。したがって、このp導電型の半
導体層3は格子欠陥密度が高く、前記実施例と同様な不
純物濃度を有し、15乃至数十μmの深さにpn接合4
を形成する。不純物濃度の低いn電型の半導体領域1
Bとn導電型の不純物濃度の高い半導体領域2は、半導
体領域1Aの形成された第1のシリコンウエハとは別に
用意された約200乃至230μm程度の厚みで、格子
欠陥密度が低い第2のシリコンウエハに形成される。こ
れら第1、第2のシリコンウエハは半導体領域1Aと1
Bとの主面を合わせて通常の接着方法により接着され、
半導体領域1Aと1Bは、不純物濃度の低いn半導体
領域1を形成する。
【0026】しかる後、850乃至900℃で予め白金
を拡散する。この場合の白金の拡散濃度は、第1のシリ
コンウエハの格子欠陥密度が高いために、格子欠陥密度
が低い第2のシリコンウエハに比べて高くなる。したが
って、pn接合4を深く形成しても、pn接合4近傍の
白金の拡散濃度は第2のシリコンウエハ、つまり内部の
半導体領域1Bにおける白金の濃度に比べて高濃度
であるから、前記実施例と同様に高速でソフトなリカバ
リ特性を呈する。なお、この実施例では不純物濃度の高
いp導電型の半導体層3をも厚くできるので、特に高耐
圧の高速ソフトリカバリダイオードに適する。この実施
例において、前述のような異なる格子欠陥密度をもつ第
1と第2のシリコンウエハを接着させた後、第1のシリ
コンウエハにp導電型の不純物をドープすることにより
不純物濃度の高いp導電型の半導体層3を形成してpn
接合4を形成し、しかる後に白金の拡散を行っても良
い。
【0027】図7により本発明の別の一実施例であるプ
レナー形ダイオードの製造方法について説明する。前記
実施例と同様に7.5×1014原子/cm以下の不
純物濃度、好ましくは3.0×1014原子/cm
下の不純物濃度を持つn半導体領域1と、カソード電
極5とオーミックコンタクトを形成するのに必要な高不
純物濃度を有するn半導体領域2とからなる半導体基
板を用い、選択的にn半導体領域1へp導電型の不純
物をドープすることにより、2.0×1016原子/c
以上の不純物濃度、好ましくは1.0×1018
子/cm以上の高不純物濃度を有するp導電型の半導
体層3及びp導電型のガードリング領域G1,G2を形
成する。
【0028】しかる後、p導電型の不純物の熱拡散時に
マスクとして用いた酸化膜を用いるとともに、そのとき
形成された酸化膜の一部分をエッチングにより除去して
p導電型の半導体層3の中央の一部表面を露出させ、そ
の露出面から850乃至900℃の温度で白金を熱拡散
する。白金は全方向に拡散するが、その拡散面直下部分
における濃度に比べて周辺部における濃度が少し低くな
るので、中央部のライフタイムに比べて周辺部のライフ
タイムが長くなる。したがって、中央部のリカバリタイ
ムに比べて周辺部のリカバリタイムが少し長くなり、周
辺部がソフトリカバリ特性に寄与する。その後、p導電
型の不純物の熱拡散時に形成された酸化膜を除去し、通
常の方法でカソード電極5とアノード電極6を形成す
る。
【0029】以上述べたようにこの実施例では、p導電
型の半導体層3及びp導電型のガードリング領域G1,
G2は通常の方法で、通常の深さに形成し、その後に白
金の拡散を行っているので、単一のダイオードでライフ
タイムの短い部分と長い部分とを形成できるが、従来の
プレナー形半導体ダイオードの場合には半導体ウエハの
段階で白金を拡散した後に各pn接合を形成し、それぞ
れに分離しているので、厚み方向の同一レベルではいず
れの点も白金の濃度はほぼ一定であり、したがって中央
部も周辺部もリカバリタイムはほぼ一定になる。このよ
うなものの場合には、前記幾つかの実施例のように深さ
方向の白金の濃度差を利用して、pn接合近傍の少数キ
ャリアのライフタイムが内部の少数キャリアのライフタ
イムに比べて短くなるような深さにpn接合を形成すれ
ば良い。なお、このような白金拡散はメサ形の半導体装
置についても全く同様に適用でき、同じ効果が得られ
る。
【0030】
【発明の効果】以上述べたように,この発明によれば、
白金をライフタイムキラーとして拡散してなる高速リカ
バリダイオードにおいて、深さ方向の白金の濃度差を利
用して、pn接合近傍の少数キャリアのライフタイムが
内部の少数キャリアのライフタイムに比べて短くなるよ
うな深さにpn接合を形成することにより、高速リカバ
リ特性を損なうことなく、ソフトリカバリ特性を付与す
ることができる。また、高速リカバリでソフトリカバリ
の高耐圧ダイオードを容易に得ることができる。さら
に、白金の拡散方法により横方向の白金の濃度差を利用
して高速でソフトなリカバリ特性をもつ電力用ダイオー
ドを提供するものである。
【図面の簡単な説明】
【図1】 この発明の原理を説明するための図である。
【図2】 この発明の一実施例を説明するための図であ
る。
【図3】 この発明の他の一実施例を示す図である。
【図4】 この発明の他の一実施例を示す図である。
【図5】 この発明の他の一実施例を示す図である。
【図6】 この発明の他の一実施例を示す図である。
【図7】 この発明の他の一実施例を示す図である。
【図8】 逆回復電流を説明するための回路図である。
【図9】 従来の高速ソフトリカバリダイオードの一例
を説明するための図である。
【図10】 従来の高速ソフトリカバリダイオードの一
例を説明するための図である。
【符号の説明】
1・・・第1の半導体領域 2・・・第2の
半導体領域 3・・・高不純物濃度の半導体層 4・・・pn接
合 5・・・カソード電極 6・・・アノー
ド電極 7・・・p半導体板 9・・・溝 10・・電気絶縁物 G1,G2・・
・ガードリング領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−33875(JP,A) 特開 昭58−131736(JP,A) 特公 昭63−34630(JP,B2) 特表 平6−502277(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 不純物濃度の低い第1の導電型の第1の
    半導体領域と該第1の半導体領域に隣接する不純物濃度
    の高い第1の導電型の第2の半導体領域とからなる第1
    の導電型の半導体層と、前記第1の半導体領域とpn接
    合を形成する不純物濃度の高い第2の導電型の半導体領
    域とからなり、ライフタイムキラーとして白金がドープ
    された高速リカバリの半導体装置において、前記不純物
    濃度の低い第1の半導体領域における前記pn接合の近
    傍の領域の白金の濃度をその内部領域よりも高くして、
    前記pn接合の近傍領域に存在する少数キャリアのライ
    フタイムを内部側領域に存在する少数キャリアに比べて
    短くするために、前記pn接合は前記白金の不純物濃度
    の傾斜が急激に変化する範囲内で、かつ表面からほぼ1
    乃至15μmの範囲にあることを特徴とする高速ソフト
    リカバリ特性をもつ半導体装置。
  2. 【請求項2】 格子欠陥密度の高い第1の導電型の第1
    の半導体領域と格子欠陥密度の低い第1の導電型の第2
    の半導体領域とからなる第1の導電型の半導体層と、前
    記格子欠陥密度の高い第1の半導体領域に第1の導電型
    とは逆の第2の導電型の不純物をドープすることにより
    形成された不純物濃度の高い第2の導電型の半導体領域
    と、該第2の導電型の半導体領域と前記格子欠陥密度の
    高い第1の半導体領域との間に形成されたpn接合と、
    前記格子欠陥密度の低い第1の導電型の第2の半導体領
    域に第1の導電型の不純物をドープすることにより形成
    された不純物濃度の高い第1の導電型の第3の半導体領
    域とを備え、これら半導体領域に白金をドープすること
    を特徴とする高速ソフトリカバリ特性を有する半導体装
    置。
  3. 【請求項3】 格子欠陥密度の高い第1の導電型の第1
    の半導体領域と、格子欠陥密度の低い第1の導電型の別
    体の第2の半導体領域とを接着させて第1の導電型の半
    導体層を形成する工程と、第1の導電型とは逆の第2の
    導電型の不純物を前記格子欠陥密度の高い第1の半導体
    領域にドープして不純物濃度の高い第2の導電型の半導
    体領域を形成してpn接合を形成する工程と、前記格子
    欠陥密度の低い第1の導電型の第2の半導体領域に第1
    の導電型の不純物をドープして不純物濃度の高い第1の
    導電型の第3の半導体領域を形成する工程と、これら半
    導体領域に白金をドープする工程と、からなることを特
    徴とする高速ソフトリカバリ特性を有する半導体装置の
    製造方法。
  4. 【請求項4】 不純物濃度の低い第1の導電型の第1の
    半導体領域とこの第1の半導体領域に隣接する不純物濃
    度の高い第1の導電型の第2の半導体領域とからなる第
    1の導電型の半導体層と、前記不純物濃度の低い第1の
    半導体領域に囲繞され、かつ該第1の半導体領域とpn
    接合を形成する不純物濃度の高い第1の導電型とは逆の
    第2の導電型の半導体領域とからなり、ライフタイムキ
    ラーとして白金がドープされた高速リカバリのプレーナ
    形半導体装置の製造方法において、前記白金は不純物濃
    度の高い第2の導電型の前記半導体領域の表面の一部面
    域からドープされることを特徴とする高速ソフトリカバ
    リ特性をもつ半導体装置の製造方法。
JP06197229A 1994-07-29 1994-07-29 半導体装置及び製造方法 Expired - Lifetime JP3072753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06197229A JP3072753B2 (ja) 1994-07-29 1994-07-29 半導体装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06197229A JP3072753B2 (ja) 1994-07-29 1994-07-29 半導体装置及び製造方法

Publications (2)

Publication Number Publication Date
JPH0846221A JPH0846221A (ja) 1996-02-16
JP3072753B2 true JP3072753B2 (ja) 2000-08-07

Family

ID=16370997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06197229A Expired - Lifetime JP3072753B2 (ja) 1994-07-29 1994-07-29 半導体装置及び製造方法

Country Status (1)

Country Link
JP (1) JP3072753B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400017B2 (en) 2004-04-28 2008-07-15 Mitsubishi Denki Kabushiki Kaisha Reverse conducting semiconductor device and a fabrication method thereof
JP2014138662A (ja) * 2013-01-21 2014-07-31 Nippon Angel Kk ギャッジベッド用シーツ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603189B2 (en) 1997-08-14 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
KR20000066564A (ko) * 1999-04-19 2000-11-15 장용화 다목적 다이오드 센서 및 그 제조 방법
JP5061407B2 (ja) 2001-01-31 2012-10-31 富士電機株式会社 半導体装置およびその製造方法
EP2871679B1 (en) * 2012-07-03 2019-02-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN103700712B (zh) * 2012-09-27 2017-05-03 比亚迪股份有限公司 一种快恢复二极管的结构及其制造方法
CN104701162A (zh) * 2013-12-06 2015-06-10 江苏物联网研究发展中心 半导体器件、pin二极管和igbt的制作方法
CN115799067A (zh) * 2023-02-07 2023-03-14 深圳市威兆半导体股份有限公司 高压快恢复二极管的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833875A (ja) * 1981-08-25 1983-02-28 Toyo Electric Mfg Co Ltd 高速ダイオ−ド
JPS58131736A (ja) * 1982-02-01 1983-08-05 Hitachi Ltd 半導体装置
JPS6334630A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp マウス制御方式
DE4036222A1 (de) * 1990-11-14 1992-05-21 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400017B2 (en) 2004-04-28 2008-07-15 Mitsubishi Denki Kabushiki Kaisha Reverse conducting semiconductor device and a fabrication method thereof
JP2014138662A (ja) * 2013-01-21 2014-07-31 Nippon Angel Kk ギャッジベッド用シーツ

Also Published As

Publication number Publication date
JPH0846221A (ja) 1996-02-16

Similar Documents

Publication Publication Date Title
JP2590284B2 (ja) 半導体装置及びその製造方法
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
WO2011105434A1 (ja) 半導体装置
JP4282972B2 (ja) 高耐圧ダイオード
US9171914B2 (en) Semiconductor device
JPH05347413A (ja) 半導体装置の製造方法
US4286280A (en) Semiconductor integrated circuit device
JP2800827B2 (ja) 光半導体装置およびその製造方法
US4901120A (en) Structure for fast-recovery bipolar devices
JP3072753B2 (ja) 半導体装置及び製造方法
EP0046316B1 (en) Semiconductor devices and their manufacture
JPH023266A (ja) 導電性再結合層を有するバイポーラ半導体デバイス
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
KR100491851B1 (ko) 반도체장치 및 그 제조방법
JP3468571B2 (ja) 半導体装置
JP2934606B2 (ja) 半導体装置
JP3791854B2 (ja) 半導体装置及びその製造方法
JP2000058867A (ja) 半導体装置及びその製造方法
JPH0992828A (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP3947921B2 (ja) ショットキバリアを有する半導体装置
JPH0613654A (ja) 半導体発光素子及びその製造方法
JP5077508B2 (ja) 半導体装置およびその製造方法
JP2581890B2 (ja) 半導体装置
JP2000058873A (ja) ショットキーバリア半導体装置
JP2007134384A (ja) 定電圧ダイオード

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term