JPH0992828A - 絶縁ゲート型バイポーラトランジスタ及びその製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH0992828A JPH0992828A JP24943995A JP24943995A JPH0992828A JP H0992828 A JPH0992828 A JP H0992828A JP 24943995 A JP24943995 A JP 24943995A JP 24943995 A JP24943995 A JP 24943995A JP H0992828 A JPH0992828 A JP H0992828A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- base
- conductivity
- type base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】低オン電圧と低飽和電流の特性を持つＩＧＢＴ
を提供する。 【解決手段】トレンチゲート型ＩＧＢＴにおいて、Ｐ−
ベース１４の領域側に傾斜したテーパー形状の溝を設け
て、ここにトレンチゲート１０を構成する。溝の底面は
開口部よりも広く且つ、ゲート酸化膜１１’と同等の厚
みの酸化膜１１が形成されている。本構造によると、オ
ン状態でエミッタ１２からＰ−ベース１４に形成される
反転層を介してＮ−ベース１５中に流れ込む電子は、コ
レクタ電圧が低い定格電流の動作時は、ゲート酸化膜１
１’や酸化膜１１下に生成されるＮ−ベース１５中の電
子の蓄積層を通して、Ｎ−ベース１５の全域に流れ、ベ
ース１５の抵抗が減少して低オン電圧化を可能にする。
一方、コレクタ電圧が増大して、電子の蓄積層が消滅す
ると、電子の流れは主としてＰ−ベース１４下に限定さ
れ、Ｎ−ベース１５の抵抗が増大して低飽和電流を実現
できる。
を提供する。 【解決手段】トレンチゲート型ＩＧＢＴにおいて、Ｐ−
ベース１４の領域側に傾斜したテーパー形状の溝を設け
て、ここにトレンチゲート１０を構成する。溝の底面は
開口部よりも広く且つ、ゲート酸化膜１１’と同等の厚
みの酸化膜１１が形成されている。本構造によると、オ
ン状態でエミッタ１２からＰ−ベース１４に形成される
反転層を介してＮ−ベース１５中に流れ込む電子は、コ
レクタ電圧が低い定格電流の動作時は、ゲート酸化膜１
１’や酸化膜１１下に生成されるＮ−ベース１５中の電
子の蓄積層を通して、Ｎ−ベース１５の全域に流れ、ベ
ース１５の抵抗が減少して低オン電圧化を可能にする。
一方、コレクタ電圧が増大して、電子の蓄積層が消滅す
ると、電子の流れは主としてＰ−ベース１４下に限定さ
れ、Ｎ−ベース１５の抵抗が増大して低飽和電流を実現
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、インバータ等、電
力変換装置を構成する絶縁ゲート制御バイポーラトラン
ジスタ（Insulated Gate Bipolar Transistor；以下で
は、ＩＧＢＴと略称する）において、低損失と高負荷短
絡耐量を実現する構造及び製造方法に関する。
力変換装置を構成する絶縁ゲート制御バイポーラトラン
ジスタ（Insulated Gate Bipolar Transistor；以下で
は、ＩＧＢＴと略称する）において、低損失と高負荷短
絡耐量を実現する構造及び製造方法に関する。
【０００２】
【従来の技術】ＩＧＢＴは電圧制御のためゲートドライ
ブ回路を簡略化でき、安全動作領域（ＳＯＡ）が広い等
の長所により、その応用範囲を着実に広げている。しか
し、非ラッチアップ型素子であるため、オン電圧の高い
ことが唯一の欠点である。これを改善するために、オン
電圧低減の各種の試みがなされている。
ブ回路を簡略化でき、安全動作領域（ＳＯＡ）が広い等
の長所により、その応用範囲を着実に広げている。しか
し、非ラッチアップ型素子であるため、オン電圧の高い
ことが唯一の欠点である。これを改善するために、オン
電圧低減の各種の試みがなされている。
【０００３】その一つに、負荷短絡時にＩＧＢＴの電流
を制限して短絡耐量を増大する、過電流保護回路内蔵の
ＩＧＢＴが提案されている。
を制限して短絡耐量を増大する、過電流保護回路内蔵の
ＩＧＢＴが提案されている。
【０００４】また、ＩＧＢＴのゲートの構造を従来のプ
レーナ型からトレンチ構造に換えるものがある。トレン
チ構造は１９８６年に、最初の文献（D.Ueda, K. Kitam
ura,H. Takagi, G. Kano, "A New Injection Supressio
n Structure for Conductivity Modulated Power MOSFE
Ts," in SSDM Tech. Dig., 1986,P. 97.）が発表されて
いる。
レーナ型からトレンチ構造に換えるものがある。トレン
チ構造は１９８６年に、最初の文献（D.Ueda, K. Kitam
ura,H. Takagi, G. Kano, "A New Injection Supressio
n Structure for Conductivity Modulated Power MOSFE
Ts," in SSDM Tech. Dig., 1986,P. 97.）が発表されて
いる。
【０００５】図１３に、従来のトレンチ型ＩＧＢＴの構
造を示す。図示のように基板に対して垂直（Ｕ溝）なト
レンチゲート１０を有している。この構造によるメリッ
トは、プレーナ型で問題となる寄生ＪＦＥＴを削減で
き、この効果により電圧降下を低減できることである。
また、単位セル幅を小さくできるので、ＭＯＳチャネル
密度を高くできる。これらの結果として、素子の電圧降
下を小さくしオン電圧Ｖｆを大幅に低減できる。
造を示す。図示のように基板に対して垂直（Ｕ溝）なト
レンチゲート１０を有している。この構造によるメリッ
トは、プレーナ型で問題となる寄生ＪＦＥＴを削減で
き、この効果により電圧降下を低減できることである。
また、単位セル幅を小さくできるので、ＭＯＳチャネル
密度を高くできる。これらの結果として、素子の電圧降
下を小さくしオン電圧Ｖｆを大幅に低減できる。
【０００６】
【発明が解決しようとする課題】ＩＧＢＴはトレンチゲ
ート構造による低オン電圧化により、損失を低減できる
ようになった。しかし、一方で飽和電流が増大して、短
絡耐量の劣化による信頼性の低下が問題となり、製品化
の上で大きな障害になっている。
ート構造による低オン電圧化により、損失を低減できる
ようになった。しかし、一方で飽和電流が増大して、短
絡耐量の劣化による信頼性の低下が問題となり、製品化
の上で大きな障害になっている。
【０００７】そこで、プレーナ型に用いられている過電
流保護回路を、トレンチ型ＩＧＢＴに採用することが考
えられるが、保護回路は発振等の問題があり、現状では
安定動作を確保することが困難である。仮に、保護回路
の動作特性を実用レベルまで改善できるとしても、保護
回路を内蔵することにより、チップ面積が増大してしま
う問題は残る。このため、単位セル幅の縮小によりチッ
プ面積を縮小できることが大きなメリットとなるトレン
チＩＧＢＴにおいて、相反する問題を抱えることにな
る。
流保護回路を、トレンチ型ＩＧＢＴに採用することが考
えられるが、保護回路は発振等の問題があり、現状では
安定動作を確保することが困難である。仮に、保護回路
の動作特性を実用レベルまで改善できるとしても、保護
回路を内蔵することにより、チップ面積が増大してしま
う問題は残る。このため、単位セル幅の縮小によりチッ
プ面積を縮小できることが大きなメリットとなるトレン
チＩＧＢＴにおいて、相反する問題を抱えることにな
る。
【０００８】本発明の目的は、上記した従来のトレンチ
ＩＧＢＴの問題点を克服し、保護回路なしで負荷短絡耐
量を確保でき、低オン電圧と低飽和電流を同時に達成で
きるＩＧＢＴとその製造方法を提供することにある。
ＩＧＢＴの問題点を克服し、保護回路なしで負荷短絡耐
量を確保でき、低オン電圧と低飽和電流を同時に達成で
きるＩＧＢＴとその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の絶縁ゲート型バイポーラトランジスタ
は、エミッタ電極とコレクタ電極との間に第一導電型エ
ミッタ、第二導電型ベース、第一導電型ベース及び第ニ
導電型コレクタの４層を含み、前記エミッタ電極は前記
第二導電型ベースと前記第一導電型エミッタを短絡する
ように設け、前記第二導電型ベースに第一導電型の反転
層を形成して前記第一導電型エミッタから前記第一導電
型ベースに第一導電型のキャリアを注入して素子をオン
できるように、前記第二導電型ベースにゲート電圧を印
加する所定トレンチ構造の絶縁ゲート電極を設け、この
所定トレンチ構造の作用により、コレクタ電圧の増大に
伴う前記第一導電型ベースを流れるコレクタ電流の領域
が減少するようにしたことを特徴とする。
めに、本発明の絶縁ゲート型バイポーラトランジスタ
は、エミッタ電極とコレクタ電極との間に第一導電型エ
ミッタ、第二導電型ベース、第一導電型ベース及び第ニ
導電型コレクタの４層を含み、前記エミッタ電極は前記
第二導電型ベースと前記第一導電型エミッタを短絡する
ように設け、前記第二導電型ベースに第一導電型の反転
層を形成して前記第一導電型エミッタから前記第一導電
型ベースに第一導電型のキャリアを注入して素子をオン
できるように、前記第二導電型ベースにゲート電圧を印
加する所定トレンチ構造の絶縁ゲート電極を設け、この
所定トレンチ構造の作用により、コレクタ電圧の増大に
伴う前記第一導電型ベースを流れるコレクタ電流の領域
が減少するようにしたことを特徴とする。
【００１０】または、コレクタ電圧の増大に伴うコレク
タ電流の増加に対して前記第一導電型ベースに蓄積され
るキャリアの増加の割合が減少するようにしたことを特
徴とする。
タ電流の増加に対して前記第一導電型ベースに蓄積され
るキャリアの増加の割合が減少するようにしたことを特
徴とする。
【００１１】あるいは、コレクタ電圧の増大に伴って前
記第一導電型ベース中の第一導電型の蓄積層と前記第二
導電型ベース中の前記第一導電型の反転層を合わせた長
さが増加するようにしたことを特徴とする。
記第一導電型ベース中の第一導電型の蓄積層と前記第二
導電型ベース中の前記第一導電型の反転層を合わせた長
さが増加するようにしたことを特徴とする。
【００１２】上記の所定トレンチ構造は、前記第一導電
型エミッタ及び前記第二導電型ベースを貫通して前記第
一導電型ベースに達する溝を設けてなり、該溝の開口部
よりも前記第一導電型ベース領域側の底部を広くするよ
うに、テーパー形状としたことを特徴とする。
型エミッタ及び前記第二導電型ベースを貫通して前記第
一導電型ベースに達する溝を設けてなり、該溝の開口部
よりも前記第一導電型ベース領域側の底部を広くするよ
うに、テーパー形状としたことを特徴とする。
【００１３】そのため、前記テーパー形状は、基板の深
さ方向から前記第一導電型エミッタ領域側へ傾斜するこ
とを特徴とする。
さ方向から前記第一導電型エミッタ領域側へ傾斜するこ
とを特徴とする。
【００１４】さらに、前記溝の底部の表面に絶縁ゲート
の酸化膜と同程度の厚さの酸化膜を形成したことを特徴
とする。
の酸化膜と同程度の厚さの酸化膜を形成したことを特徴
とする。
【００１５】上記した本発明の構成による作用は、トレ
ンチ構造を上記のようにテーパー溝造としたことによ
り、コレクタ電圧の低圧領域、すなわち定格電流領域で
は、従来のＵ溝に比べて前記第一導電型ベースにキャリ
アが効率よく蓄積され、コレクタ電圧が増大するに従っ
て蓄積されずらくなる。この結果、定格電流領域では第
一導電型ベース層の抵抗を小さくして低オン電圧、コレ
クタ電圧が増大するに従ってベース抵抗が増大して、飽
和領域での低飽和電流化を実現する。
ンチ構造を上記のようにテーパー溝造としたことによ
り、コレクタ電圧の低圧領域、すなわち定格電流領域で
は、従来のＵ溝に比べて前記第一導電型ベースにキャリ
アが効率よく蓄積され、コレクタ電圧が増大するに従っ
て蓄積されずらくなる。この結果、定格電流領域では第
一導電型ベース層の抵抗を小さくして低オン電圧、コレ
クタ電圧が増大するに従ってベース抵抗が増大して、飽
和領域での低飽和電流化を実現する。
【００１６】また、溝の底部にゲート酸化膜と同程度の
厚さの酸化膜を形成したことにより、コレクタ電圧の低
いときのみ、第一導電型ベースとの間にキャリアの蓄積
層が形成されて、オン電圧をより低下させるとともにコ
レクタ電圧の変化に応じた素子抵抗の変化が顕著とな
り、飽和電流抑制の性能を向上する。
厚さの酸化膜を形成したことにより、コレクタ電圧の低
いときのみ、第一導電型ベースとの間にキャリアの蓄積
層が形成されて、オン電圧をより低下させるとともにコ
レクタ電圧の変化に応じた素子抵抗の変化が顕著とな
り、飽和電流抑制の性能を向上する。
【００１７】このように、本発明のＩＧＢＴは定格の低
圧領域では低抵抗となって低オン電圧、高圧の飽和領域
では高抵抗となって低飽和電流をそれぞれ実現できるの
で、低損失と短絡耐量の大きなＩＧＢＴを保護回路なし
に実現できる。
圧領域では低抵抗となって低オン電圧、高圧の飽和領域
では高抵抗となって低飽和電流をそれぞれ実現できるの
で、低損失と短絡耐量の大きなＩＧＢＴを保護回路なし
に実現できる。
【００１８】さらに、上記した本発明の目的は、エミッ
タ電極とコレクタ電極との間に第一導電型エミッタ、第
二導電型ベース、第一導電型ベース及び第二導電型コレ
クタの４層を含み、前記エミッタ電極は前記第二導電型
ベースと前記第一導電型エミッタを短絡して設けると共
に、前記第一導電型エミッタ及び前記第二導電型ベース
を貫通して前記第一導電型ベースに達する溝を形成して
絶縁ゲートを設けるバイポーラトランジスタの製造方法
において、第一導電型の半導体基板に、開口部幅よりも
底部幅が狭いテーパ型溝を成形する工程１、第一導電型
の第一の半導体基板と、前記テーパ型溝が形成された第
二の半導体基板で前記溝が形成された面を圧接する工程
２、工程２で製造された半導体基板を前記第二の半導体
基板の表面から研磨して、開口部幅よりも底部幅が広い
テーパ型溝を露出させる工程３、工程３で形成されたテ
ーパ型溝に酸化膜を形成する工程４、前記酸化膜が形成
されたテーパ型溝に多結晶Ｓｉを埋め込む工程５、前記
多結晶Ｓｉを半導体基板表面まで平坦化する工程６を含
むことにより達成される。
タ電極とコレクタ電極との間に第一導電型エミッタ、第
二導電型ベース、第一導電型ベース及び第二導電型コレ
クタの４層を含み、前記エミッタ電極は前記第二導電型
ベースと前記第一導電型エミッタを短絡して設けると共
に、前記第一導電型エミッタ及び前記第二導電型ベース
を貫通して前記第一導電型ベースに達する溝を形成して
絶縁ゲートを設けるバイポーラトランジスタの製造方法
において、第一導電型の半導体基板に、開口部幅よりも
底部幅が狭いテーパ型溝を成形する工程１、第一導電型
の第一の半導体基板と、前記テーパ型溝が形成された第
二の半導体基板で前記溝が形成された面を圧接する工程
２、工程２で製造された半導体基板を前記第二の半導体
基板の表面から研磨して、開口部幅よりも底部幅が広い
テーパ型溝を露出させる工程３、工程３で形成されたテ
ーパ型溝に酸化膜を形成する工程４、前記酸化膜が形成
されたテーパ型溝に多結晶Ｓｉを埋め込む工程５、前記
多結晶Ｓｉを半導体基板表面まで平坦化する工程６を含
むことにより達成される。
【００１９】これによれば、エッチングでテーパー形状
の溝を形成し、溝側面と他の基板との圧接後に、溝側面
の反対側の表面から研磨して開口部よりも底部の広い所
望のテーパー形状を、高精度且つ容易に形成できる。ま
た、ゲート酸化膜と溝底部の酸化膜を一工程で処理でき
るので、ほぼ同等の薄い膜厚を容易に形成できる。
の溝を形成し、溝側面と他の基板との圧接後に、溝側面
の反対側の表面から研磨して開口部よりも底部の広い所
望のテーパー形状を、高精度且つ容易に形成できる。ま
た、ゲート酸化膜と溝底部の酸化膜を一工程で処理でき
るので、ほぼ同等の薄い膜厚を容易に形成できる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図を
用いて詳細に説明する。
用いて詳細に説明する。
【００２１】図１は、本発明の一実施形態によるＩＧＢ
Ｔの構造を示す断面図である。このＩＧＢＴはエミッタ
電極１９からコレクタ電極１８に向けて、第一導電型
（Ｎ）エミッタ１２、第二導電型（Ｐ）ベース１４、第
一導電型（Ｎ）ベース１５、第ニ導電型（Ｐ）コレクタ
１７を含む４層構成からなる。エミッタ電極１９は第一
導電型エミッタ１２とＰ＋層１３を短絡して設けてい
る。絶縁ゲート電極１０のトレンチ形状は、開口部より
底面が広い逆テーパ型とし、トレンチ底面に酸化膜１１
を設け、その厚さをゲート酸化膜１１’と同程度にして
いる。
Ｔの構造を示す断面図である。このＩＧＢＴはエミッタ
電極１９からコレクタ電極１８に向けて、第一導電型
（Ｎ）エミッタ１２、第二導電型（Ｐ）ベース１４、第
一導電型（Ｎ）ベース１５、第ニ導電型（Ｐ）コレクタ
１７を含む４層構成からなる。エミッタ電極１９は第一
導電型エミッタ１２とＰ＋層１３を短絡して設けてい
る。絶縁ゲート電極１０のトレンチ形状は、開口部より
底面が広い逆テーパ型とし、トレンチ底面に酸化膜１１
を設け、その厚さをゲート酸化膜１１’と同程度にして
いる。
【００２２】ここで、Ｐ＋層１３はＰベース１４の表面
を高濃度にして、エミッタ電極１９のコンタクト抵抗を
小さくするための層、Ｎ＋バッファ層１６はＰ＋コレク
タ１７からのホールの注入量を調節するための層で、と
もに存在しなくても本ＩＧＢＴの基本的な動作には何ら
影響がない。
を高濃度にして、エミッタ電極１９のコンタクト抵抗を
小さくするための層、Ｎ＋バッファ層１６はＰ＋コレク
タ１７からのホールの注入量を調節するための層で、と
もに存在しなくても本ＩＧＢＴの基本的な動作には何ら
影響がない。
【００２３】絶縁ゲート１０に電圧を印加して第二導電
型ベース１４に第一導電型（Ｎ）の反転層を形成し、第
一導電型エミッタ１２から第一導電型ベース１５に第一
導電型のキャリア（電子）を注入することにより素子を
オンする。本構造によれば、コレクタ電圧が低い定格電
流の動作時は素子抵抗が低く維持され、コレクタ電圧が
増大するに従い、第一導電型ベース１５に流れる電流領
域を狭くして素子抵抗が高くなる。
型ベース１４に第一導電型（Ｎ）の反転層を形成し、第
一導電型エミッタ１２から第一導電型ベース１５に第一
導電型のキャリア（電子）を注入することにより素子を
オンする。本構造によれば、コレクタ電圧が低い定格電
流の動作時は素子抵抗が低く維持され、コレクタ電圧が
増大するに従い、第一導電型ベース１５に流れる電流領
域を狭くして素子抵抗が高くなる。
【００２４】図２に定格電流密度における電流流線の模
式図、図３に飽和領域における電流流線の模式図をそれ
ぞれ示し、本実施形態によるＩＧＢＴの動作のメカニズ
ムを説明する 図２に示すように、逆テーパ型に加工されたトレンチゲ
ート１０は、コレクタ電圧が低い（例えば、オン電圧
１．４Ｖ）定格電流の動作条件では、従来のＵ溝に比べ
てＮ−ベース１５にホールが効率よく蓄積され、コレク
タ電圧が増大するとホールが蓄積されずらくなる。この
ことは、コレクタ電圧に応じてＮ−ベース１５の抵抗が
定格では低い値、飽和領域では高い値に遷移することを
意味し、低オン電圧と低飽和電流を同時に達成できる特
性を実現している。
式図、図３に飽和領域における電流流線の模式図をそれ
ぞれ示し、本実施形態によるＩＧＢＴの動作のメカニズ
ムを説明する 図２に示すように、逆テーパ型に加工されたトレンチゲ
ート１０は、コレクタ電圧が低い（例えば、オン電圧
１．４Ｖ）定格電流の動作条件では、従来のＵ溝に比べ
てＮ−ベース１５にホールが効率よく蓄積され、コレク
タ電圧が増大するとホールが蓄積されずらくなる。この
ことは、コレクタ電圧に応じてＮ−ベース１５の抵抗が
定格では低い値、飽和領域では高い値に遷移することを
意味し、低オン電圧と低飽和電流を同時に達成できる特
性を実現している。
【００２５】さらに、酸化膜１１の下部の第一導電型ベ
ース１５に、電子の蓄積層３１が形成される。これによ
って、電子電流は第二導電型ベース１４の下面のみなら
ず、蓄積層３１を通して第一導電型ベース１５のほぼ全
域に、電流流線３２のように流れる。一方、図３に示す
ように、コレクタ電圧が高い（例えば、２０Ｖ）飽和領
域の動作条件では、図２の電子層３１が消滅し、電子電
流は第二導電型ベース１４の領域に流れて電流流線３２
を偏在させる。
ース１５に、電子の蓄積層３１が形成される。これによ
って、電子電流は第二導電型ベース１４の下面のみなら
ず、蓄積層３１を通して第一導電型ベース１５のほぼ全
域に、電流流線３２のように流れる。一方、図３に示す
ように、コレクタ電圧が高い（例えば、２０Ｖ）飽和領
域の動作条件では、図２の電子層３１が消滅し、電子電
流は第二導電型ベース１４の領域に流れて電流流線３２
を偏在させる。
【００２６】低オン電圧化のＩＧＢＴのメカニズムによ
れば、第一導電型ベース１５に電子が注入すると第二導
電型コレクタ１７からホールが注入し、ベース１５が導
電率変調を起こして低抵抗化する。従って、図３のよう
に、電子電流の流れる領域が制限されると、ベース１５
の導電率変調を起こす領域も制限される。この結果、素
子の抵抗が高くなって低飽和電流を実現できる。
れば、第一導電型ベース１５に電子が注入すると第二導
電型コレクタ１７からホールが注入し、ベース１５が導
電率変調を起こして低抵抗化する。従って、図３のよう
に、電子電流の流れる領域が制限されると、ベース１５
の導電率変調を起こす領域も制限される。この結果、素
子の抵抗が高くなって低飽和電流を実現できる。
【００２７】本実施形態のＩＧＢＴにとって、トレンチ
ゲート１０の底部に設けた酸化膜１１は、その膜厚をゲ
ート酸化膜１１’と同程度にすることが重要である。も
し、トレンチゲート下面の酸化膜が厚すぎる場合は、コ
レクタ電圧が低い場合にも電子の蓄積層３１が形成され
ない。従って、コレクタ電圧に応じて蓄積層が生成また
は消滅して、電流領域を顕著に可変する本実施例の作用
は期待できない。
ゲート１０の底部に設けた酸化膜１１は、その膜厚をゲ
ート酸化膜１１’と同程度にすることが重要である。も
し、トレンチゲート下面の酸化膜が厚すぎる場合は、コ
レクタ電圧が低い場合にも電子の蓄積層３１が形成され
ない。従って、コレクタ電圧に応じて蓄積層が生成また
は消滅して、電流領域を顕著に可変する本実施例の作用
は期待できない。
【００２８】ところで、図１のＩＧＢＴのトレンチゲー
ト１０のテーパー構造は、底部に酸化膜１１がない構成
においても、低オン電圧と低飽和電流の作用をもたら
す。すなわち、第二導電型ベース１４と第一導電型ベー
ス１５によるＰＮ接合に形成される空乏層幅は、コレク
タ電圧が増大するとトレンチ構造がＵ溝の場合に比べて
増大する。
ト１０のテーパー構造は、底部に酸化膜１１がない構成
においても、低オン電圧と低飽和電流の作用をもたら
す。すなわち、第二導電型ベース１４と第一導電型ベー
ス１５によるＰＮ接合に形成される空乏層幅は、コレク
タ電圧が増大するとトレンチ構造がＵ溝の場合に比べて
増大する。
【００２９】これは、ベース１４とベース１５がベベル
構造を構成していることによる。このため、テーパー型
溝のＩＧＢＴはＵ溝の場合に比べて、コレクタ電流の流
れる領域がコレクタ電圧が上昇するのに従って狭くな
り、ＩＧＢＴの素子抵抗が高くなる。もちろん、低オン
電圧化と低飽和電流化の効果は、底部に酸化膜１１を設
けた方がより顕著となることは言うまでもない。
構造を構成していることによる。このため、テーパー型
溝のＩＧＢＴはＵ溝の場合に比べて、コレクタ電流の流
れる領域がコレクタ電圧が上昇するのに従って狭くな
り、ＩＧＢＴの素子抵抗が高くなる。もちろん、低オン
電圧化と低飽和電流化の効果は、底部に酸化膜１１を設
けた方がより顕著となることは言うまでもない。
【００３０】図４は、コレクタ電圧に応じてコレクタ電
流の通電領域の変化の様子を示す模式図である。図示
で、電流の広がる角度を４５0と仮定している。電子の
蓄積層が形成される低コレクタ電圧では、コレクタ電流
は主な通電領域５０を流れる。一方、蓄積層が消滅する
高コレクタ電圧では、コレクタ電流の流れは通電領域５
１となり、トレンチのテーパー角θだけ減少する。この
ことから、θ＝０°のＵ溝の場合は低飽和電流化が実現
できないことが分かる。
流の通電領域の変化の様子を示す模式図である。図示
で、電流の広がる角度を４５0と仮定している。電子の
蓄積層が形成される低コレクタ電圧では、コレクタ電流
は主な通電領域５０を流れる。一方、蓄積層が消滅する
高コレクタ電圧では、コレクタ電流の流れは通電領域５
１となり、トレンチのテーパー角θだけ減少する。この
ことから、θ＝０°のＵ溝の場合は低飽和電流化が実現
できないことが分かる。
【００３１】次に、上記したトレンチ構造ＩＧＢＴの製
造方法の一実施形態を説明する。
造方法の一実施形態を説明する。
【００３２】図９、図１０、図１１は、一実施形態によ
るＩＧＢＴの製造方法を示すプロセス図である。以下、
各図を通し（ａ）〜（ｍ）の工程をプロセス順に説明す
る。
るＩＧＢＴの製造方法を示すプロセス図である。以下、
各図を通し（ａ）〜（ｍ）の工程をプロセス順に説明す
る。
【００３３】（ａ）Ｎ−ベース１５の濃度にドーピング
されたＳｉ基板に、テーパー型溝（Ｖ型溝）を形成する
ため、マスク材となる酸化膜（ＳｉＯ2）１１０をパタ
ニングする。
されたＳｉ基板に、テーパー型溝（Ｖ型溝）を形成する
ため、マスク材となる酸化膜（ＳｉＯ2）１１０をパタ
ニングする。
【００３４】（ｂ）エッチング液（ＫＯＨ）により、開
口部より底部が狭いテーパー型溝（Ｖ型溝）を形成す
る。
口部より底部が狭いテーパー型溝（Ｖ型溝）を形成す
る。
【００３５】（ｃ）Ｐ＋コレクタ１７、Ｎ−バッファ１
６及びＮ−ベース１５が積層されたＳｉ基板２００と、
工程２でテーパー型溝が形成されたＳｉウエハ１００の
溝側の面を圧接する。
６及びＮ−ベース１５が積層されたＳｉ基板２００と、
工程２でテーパー型溝が形成されたＳｉウエハ１００の
溝側の面を圧接する。
【００３６】（ｄ）圧接されたウエハ１００の表面から
研磨して、開口部より底部が広い逆テーパー型溝（テー
パー型溝が逆転）を露出させる。
研磨して、開口部より底部が広い逆テーパー型溝（テー
パー型溝が逆転）を露出させる。
【００３７】（ｅ）逆テーパー型溝の全表面にゲート酸
化膜（ＳｉＯ2）１１０を形成する。
化膜（ＳｉＯ2）１１０を形成する。
【００３８】（ｆ）逆テーパー型溝が埋まるようにＰｏ
ｌｙ−Ｓｉ１１１を堆積する。
ｌｙ−Ｓｉ１１１を堆積する。
【００３９】（ｇ）その上に、レジスト１１２を堆積す
る。
る。
【００４０】（ｈ）レジスト１１２とＰｏｌｙ−Ｓｉ１
１１の等速エッチングによりＰｏｌｙ−Ｓｉ１１１を平
坦化エッチバックする。
１１の等速エッチングによりＰｏｌｙ−Ｓｉ１１１を平
坦化エッチバックする。
【００４１】（ｉ）Ｐ−ベース１４を形成する。
【００４２】（ｊ）Ｎ＋エミッタ１２を形成する。
【００４３】（ｋ）ＰＳＧ１１３を堆積してコンタクト
ホールを形成する． （ｌ）Ｐ＋層１３を形成する。
ホールを形成する． （ｌ）Ｐ＋層１３を形成する。
【００４４】（ｍ）電極となるＡｌを堆積する。
【００４５】これによれば、ＫＯＨのエッチングでまず
テーパー形状の溝を形成し、このＳｉ基板１００の溝の
開口側の面と他のＳｉ基板２００を圧接後に、基板１０
０側の表面から研磨して逆テーパーの所望の形状を形成
するので、容易に且つ高精度に所望のテーパー溝を形成
できる。また、ゲート酸化膜とトレンチ底面下の酸化膜
は一工程（ｅ）で処理できるので、膜厚のほぼ均一な薄
い膜を底面まで容易に形成できる。
テーパー形状の溝を形成し、このＳｉ基板１００の溝の
開口側の面と他のＳｉ基板２００を圧接後に、基板１０
０側の表面から研磨して逆テーパーの所望の形状を形成
するので、容易に且つ高精度に所望のテーパー溝を形成
できる。また、ゲート酸化膜とトレンチ底面下の酸化膜
は一工程（ｅ）で処理できるので、膜厚のほぼ均一な薄
い膜を底面まで容易に形成できる。
【００４６】
【実施例】本発明の一実施例を図５〜９を用いて説明す
る。
る。
【００４７】図５は、本発明によるＩＧＢＴの効果を確
認するために実施した、デバイスシミュレーションの断
面構造を示している。素子幅７．５μｍ、トレンチ開口
部幅５μｍ、エミッタコンタクト領域幅２．５μｍ、ト
レンチ深さ５．５μｍ、Ｐ−ベース深さ２．３μｍ、エ
ミッタ深さ０．３μｍ、Ｎ−バッファ幅１８μｍ、Ｐ＋
コレクタ幅２０μｍである。
認するために実施した、デバイスシミュレーションの断
面構造を示している。素子幅７．５μｍ、トレンチ開口
部幅５μｍ、エミッタコンタクト領域幅２．５μｍ、ト
レンチ深さ５．５μｍ、Ｐ−ベース深さ２．３μｍ、エ
ミッタ深さ０．３μｍ、Ｎ−バッファ幅１８μｍ、Ｐ＋
コレクタ幅２０μｍである。
【００４８】また、エミッタ濃度２×１０２０ｃｍ~3、
Ｐ−ベース濃度５×１０１７ｃｍ~3、Ｎ−ベース濃度
１．３×１０１４ｃｍ~3、Ｎ−バッファ濃度１．２×１
０１７ｃｍ~3、Ｐ＋コレクタ濃度７．５×１０１８ｃｍ
~3である。さらに、ゲート酸化膜厚及び、トレンチゲー
ト下の酸化膜厚は共に７０ｎｍである。
Ｐ−ベース濃度５×１０１７ｃｍ~3、Ｎ−ベース濃度
１．３×１０１４ｃｍ~3、Ｎ−バッファ濃度１．２×１
０１７ｃｍ~3、Ｐ＋コレクタ濃度７．５×１０１８ｃｍ
~3である。さらに、ゲート酸化膜厚及び、トレンチゲー
ト下の酸化膜厚は共に７０ｎｍである。
【００４９】本構造の効果を確認するために、θが負の
逆テーパ構造からθが正の順テーパ構造までシミュレー
ションした。トレンチゲートのテーパ角θは、図示のよ
うにトレンチが垂直のとき０0で、反時計周り方向を正
とした。
逆テーパ構造からθが正の順テーパ構造までシミュレー
ションした。トレンチゲートのテーパ角θは、図示のよ
うにトレンチが垂直のとき０0で、反時計周り方向を正
とした。
【００５０】図６に、テーパー角θをパラメータとした
オン電圧Ｖｆ及びコレクタ飽和電流ＩＣｓａｔのシミュ
レーション結果を示す。図示より、オン電圧Ｖｆはθ＝
０0のとき（垂直溝）最小で、θが正に増大するととも
にＶｆは急増する。しかし、θが負に増大する場合のＶ
ｆの変化は小さい。ちなみに、θ＝０0のＶｆ＝１．３
５Ｖに対し、θ＝１５0では約０．１Ｖ増加するが、θ
＝−１５0ではわずかに０．０１Ｖしか増加しない。
オン電圧Ｖｆ及びコレクタ飽和電流ＩＣｓａｔのシミュ
レーション結果を示す。図示より、オン電圧Ｖｆはθ＝
０0のとき（垂直溝）最小で、θが正に増大するととも
にＶｆは急増する。しかし、θが負に増大する場合のＶ
ｆの変化は小さい。ちなみに、θ＝０0のＶｆ＝１．３
５Ｖに対し、θ＝１５0では約０．１Ｖ増加するが、θ
＝−１５0ではわずかに０．０１Ｖしか増加しない。
【００５１】一方、コレクタ飽和電流ＩＣｓａｔはθ＝
０0で最大となり、θが正、負どちらの場合にもほぼ同
様な傾向で減少する。ここで注目すべきはθが負の場合
である。たとえば、θ＝−１５0のＩＣｓａｔはθ＝０0
から約１０００Ａ／ｃｍ2も減少している。しかも、オ
ン電圧Ｖｆの変化は小さな値に止まっている。
０0で最大となり、θが正、負どちらの場合にもほぼ同
様な傾向で減少する。ここで注目すべきはθが負の場合
である。たとえば、θ＝−１５0のＩＣｓａｔはθ＝０0
から約１０００Ａ／ｃｍ2も減少している。しかも、オ
ン電圧Ｖｆの変化は小さな値に止まっている。
【００５２】図７に、上述のシミュレーション結果をオ
ン電圧と飽和電流の関係によって示す。Ｕ溝（θ＝
０0）とθが正の場合の結果で決まるトレードオフ曲線
よりも、θ＝−１５0の場合は低飽和電流となることが
わかる。これより、実用的なテーパー角θは−１５0以
下程度となる。
ン電圧と飽和電流の関係によって示す。Ｕ溝（θ＝
０0）とθが正の場合の結果で決まるトレードオフ曲線
よりも、θ＝−１５0の場合は低飽和電流となることが
わかる。これより、実用的なテーパー角θは−１５0以
下程度となる。
【００５３】次に、トレンチゲート下の酸化膜厚の影響
を調べるために、トレンチゲート下の酸化膜厚を７００
ｎｍとしたデバイスシミュレーションを実施した。その
結果、θ＝０0、−１５0いずれの場合にもＶｆ＝１．５
Ｖ、ＩＣｓａｔ＝１５００Ａ／ｃｍ2となり、テーパ角
依存特性は現れなかった。これより、トレンチゲート下
の設ける酸化膜が、コレクタ電圧が低い場合に電子の蓄
積層を形成する薄い膜厚とすることが必要であることを
確認できた。
を調べるために、トレンチゲート下の酸化膜厚を７００
ｎｍとしたデバイスシミュレーションを実施した。その
結果、θ＝０0、−１５0いずれの場合にもＶｆ＝１．５
Ｖ、ＩＣｓａｔ＝１５００Ａ／ｃｍ2となり、テーパ角
依存特性は現れなかった。これより、トレンチゲート下
の設ける酸化膜が、コレクタ電圧が低い場合に電子の蓄
積層を形成する薄い膜厚とすることが必要であることを
確認できた。
【００５４】図８に、図５のＸ−Ｘ’断面のホール密度
の分布を示す。同図（ａ）は、コレクタ電圧ＶC＝２Ｖ
の場合である。Ｕ溝（θ＝０0）に比べて、θ＝−１５0
のトレンチ構造のホール濃度は約１．５倍大きく、その
分低抵抗化している。これが本実施例のＩＧＢＴで、Ｖ
ｆの増大しない原因である。同図（ｂ）は、飽和領域で
あるＶC＝２０Ｖの場合である。ホール濃度の大小関係
はＶC＝２Ｖの場合とは逆転し、θ＝−１５0の方が高抵
抗化し、これによって低飽和電流化を達成している。
の分布を示す。同図（ａ）は、コレクタ電圧ＶC＝２Ｖ
の場合である。Ｕ溝（θ＝０0）に比べて、θ＝−１５0
のトレンチ構造のホール濃度は約１．５倍大きく、その
分低抵抗化している。これが本実施例のＩＧＢＴで、Ｖ
ｆの増大しない原因である。同図（ｂ）は、飽和領域で
あるＶC＝２０Ｖの場合である。ホール濃度の大小関係
はＶC＝２Ｖの場合とは逆転し、θ＝−１５0の方が高抵
抗化し、これによって低飽和電流化を達成している。
【００５５】以上の結果より、本実施例のトレンチ構造
ＩＧＢＴは、コレクタ電圧の変化に応じた素子抵抗の変
化が顕著であり、定格電圧の低圧領域では低抵抗となっ
て低オン電圧、高圧の飽和領域では高抵抗となって低飽
和電流となる特性を有し、低損失で短絡耐量の大きなＩ
ＧＢＴを実現していることが認められる。
ＩＧＢＴは、コレクタ電圧の変化に応じた素子抵抗の変
化が顕著であり、定格電圧の低圧領域では低抵抗となっ
て低オン電圧、高圧の飽和領域では高抵抗となって低飽
和電流となる特性を有し、低損失で短絡耐量の大きなＩ
ＧＢＴを実現していることが認められる。
【００５６】本実施例に示したＩＧＢＴを、上記の実施
形態に示した製造方法に従って製造した結果、定格電流
密度２００Ａ／ｃｍ2におけるオン電圧＝１．４Ｖと、
飽和電流＝１０００Ａ／ｃｍ2を実現し、従来のプレー
ナＩＧＢＴやトレンチＩＧＢＴでは不可能な低オン電圧
・飽和電流ＩＧＢＴを達成できた。
形態に示した製造方法に従って製造した結果、定格電流
密度２００Ａ／ｃｍ2におけるオン電圧＝１．４Ｖと、
飽和電流＝１０００Ａ／ｃｍ2を実現し、従来のプレー
ナＩＧＢＴやトレンチＩＧＢＴでは不可能な低オン電圧
・飽和電流ＩＧＢＴを達成できた。
【００５７】図１２に、他の実施例によるＩＧＢＴの構
造を示す。図１の構造との相違点は、トレンチ形状がＰ
−ベース１４までは垂直で、Ｎ−ベース１５に達した
後、逆テーパになることが特徴である。本構造によれ
ば、図１に示した逆テーパ型と比べチャネル長が短くで
きるので、より低いオン電圧Ｖｆを実現できる。
造を示す。図１の構造との相違点は、トレンチ形状がＰ
−ベース１４までは垂直で、Ｎ−ベース１５に達した
後、逆テーパになることが特徴である。本構造によれ
ば、図１に示した逆テーパ型と比べチャネル長が短くで
きるので、より低いオン電圧Ｖｆを実現できる。
【００５８】
【発明の効果】本発明のＩＧＢＴによれば、テーパー形
状のトレンチゲートを設けているので、低オン電圧と低
飽和電流の特性を持たせることができ、さらに、トレン
チ底部にゲートと同程度の酸化膜を形成して前記特性を
より高めることができるので、保護回路なしに低損失と
高短絡耐量を実現できる効果がある。
状のトレンチゲートを設けているので、低オン電圧と低
飽和電流の特性を持たせることができ、さらに、トレン
チ底部にゲートと同程度の酸化膜を形成して前記特性を
より高めることができるので、保護回路なしに低損失と
高短絡耐量を実現できる効果がある。
【図１】本発明の一実施形態によるＩＧＢＴの構造を示
す断面模式図。
す断面模式図。
【図２】定格電流密度におけるＩＧＢＴ内部の電流流線
を示す模式図。
を示す模式図。
【図３】飽和電流領域におけるＩＧＢＴ内部の電流流線
を示す模式図。
を示す模式図。
【図４】コレクタ電圧に応じたＩＧＢＴ内部の電流領域
の変化を説明する模式図。
の変化を説明する模式図。
【図５】一実施例のＩＧＢＴの寸法や角度を示す断面模
式図。
式図。
【図６】テーパー角に応じたオン電圧、飽和電流の変化
を示す特性図。
を示す特性図。
【図７】オン電圧、飽和電流の関係を示す特性図。
【図８】図５のＸ−Ｘ’断面深さとホール濃度の関係を
示す特性図。
示す特性図。
【図９】本発明の一実施形態によるＩＧＢＴの製造工程
の一部をプロセス図。
の一部をプロセス図。
【図１０】図９の続きの製造工程を示すプロセス図。
【図１１】図１０の続きの製造工程を示すプロセス図。
【図１２】本発明の他の実施例によるＩＧＢＴの構造を
示す断面模式図。
示す断面模式図。
【図１３】従来のトレンチ型（Ｕ溝）ＩＧＢＴの構造を
示す断面模式図。
示す断面模式図。
１０…ゲート電極（Ｐｏｌｙ−Ｓｉ）、１１…酸化膜
（ＳｉＯ2）、１１’…ゲート酸化膜、１２…第一導電
型エミッタ（Ｎ＋エミッタ）、１３…Ｐ＋層、１４…第
二導電型ベース（Ｐ−ベース）、１５…第一導電型ベー
ス（Ｎ−ベース）、１６…Ｎ−バッファ、１７…第二導
電型コレクタ（Ｐ＋コレクタ）、１８…コレクタ電極、
１９…エミッタ電極、３１…蓄積層、３２…電流流線、
５０…主な通電領域（低コレクタ電圧）、５１…主な通
電領域（高コレクタ電圧）、１００…Ｓｉウエハ、１１
０…酸化膜（ＳｉＯ2）、１１１…Ｐｏｌｙ−Ｓｉ、１
１２…レジスト、１１３…ＰＳＧ、２００…Ｓｉ基板。
（ＳｉＯ2）、１１’…ゲート酸化膜、１２…第一導電
型エミッタ（Ｎ＋エミッタ）、１３…Ｐ＋層、１４…第
二導電型ベース（Ｐ−ベース）、１５…第一導電型ベー
ス（Ｎ−ベース）、１６…Ｎ−バッファ、１７…第二導
電型コレクタ（Ｐ＋コレクタ）、１８…コレクタ電極、
１９…エミッタ電極、３１…蓄積層、３２…電流流線、
５０…主な通電領域（低コレクタ電圧）、５１…主な通
電領域（高コレクタ電圧）、１００…Ｓｉウエハ、１１
０…酸化膜（ＳｉＯ2）、１１１…Ｐｏｌｙ−Ｓｉ、１
１２…レジスト、１１３…ＰＳＧ、２００…Ｓｉ基板。
Claims (9)
- 【請求項１】 エミッタ電極とコレクタ電極との間に第
一導電型エミッタ、第二導電型ベース、第一導電型ベー
ス及び第ニ導電型コレクタの４層を含み、前記エミッタ
電極は前記第二導電型ベースと前記第一導電型エミッタ
を短絡するように設け、前記第二導電型ベースに第一導
電型の反転層を形成して前記第一導電型エミッタから前
記第一導電型ベースに第一導電型のキャリアを注入して
素子をオンできるように、前記第二導電型ベースにゲー
ト電圧を印加する所定トレンチ構造の絶縁ゲート電極を
設け、この所定トレンチ構造の作用により、コレクタ電
圧の増大に伴う前記第一導電型ベースを流れるコレクタ
電流の領域が減少するようにしたことを特徴とする絶縁
ゲート型バイポーラトランジスタ。 - 【請求項２】 エミッタ電極とコレクタ電極との間に第
一導電型エミッタ、第二導電型ベース、第一導電型ベー
ス及び第ニ導電型コレクタの４層を含み、前記エミッタ
電極は前記第二導電型ベースと前記第一導電型エミッタ
を短絡するように設け、前記第二導電型ベースに第一導
電型の反転層を形成して前記第一導電型エミッタから前
記第一導電型ベースに第一導電型のキャリアを注入して
素子をオンできるように、前記第二導電型ベースにゲー
ト電圧を印加する所定トレンチ構造の絶縁ゲート電極を
設け、この所定トレンチ構造の作用により、コレクタ電
圧の増大に伴うコレクタ電流の増加に対して前記第一導
電型ベースに蓄積されるキャリアの増加の割合が減少す
るようにしたことを特徴とする絶縁ゲート型バイポーラ
トランジスタ。 - 【請求項３】 エミッタ電極とコレクタ電極との間に第
一導電型エミッタ、第二導電型ベース、第一導電型ベー
ス及び第ニ導電型コレクタの４層を含み、前記エミッタ
電極は前記第二導電型ベースと前記第一導電型エミッタ
を短絡するように設け、前記第二導電型ベースに第一導
電型の反転層を形成して前記第一導電型エミッタから前
記第一導電型ベースに第一導電型のキャリアを注入して
素子をオンできるように、前記第二導電型ベースにゲー
ト電圧を印加する所定トレンチ構造の絶縁ゲート電極を
設け、この所定トレンチ構造の作用により、コレクタ電
圧の増大に伴って前記第一導電型ベース中の第一導電型
の蓄積層と前記第二導電型ベース中の前記第一導電型の
反転層を合わせた長さが増加するようにしたことを特徴
とする絶縁ゲート型バイポーラトランジスタ。 - 【請求項４】 請求項１、２または３において、 前記所定トレンチ構造は、前記第一導電型エミッタ及び
前記第二導電型ベースを貫通して前記第一導電型ベース
に達する溝を設けてなり、該溝の開口部よりも前記第一
導電型ベース領域側の底部を広くするように、テーパー
形状としたことを特徴とする絶縁ゲート型バイポーラト
ランジスタ。 - 【請求項５】 請求項４において、 前記テーパー形状は、基板の深さ方向から前記第一導電
型エミッタ領域側へ傾斜することを特徴とする絶縁ゲー
ト型バイポーラトランジスタ。 - 【請求項６】 請求項５おいて、 前記傾斜の角度は、１５度以上とすることを特徴とする
絶縁ゲート型バイポーラトランジスタ。 - 【請求項７】 請求項４、５または６において、 前記溝の底部の表面に絶縁ゲートの酸化膜と同程度の厚
さの酸化膜を形成したことを特徴とする絶縁ゲート型バ
イポーラトランジスタ。 - 【請求項８】 請求項１〜請求項７のいずれか１項にお
いて、 前記第一導電型はＮ型、前記第二導電型はＰ型であるこ
とを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 【請求項９】 エミッタ電極とコレクタ電極との間に第
一導電型エミッタ、第二導電型ベース、第一導電型ベー
ス及び第ニ導電型コレクタの４層を含み、前記エミッタ
電極は前記第二導電型ベースと前記第一導電型エミッタ
を短絡して設けると共に、前記第一導電型エミッタ及び
前記第二導電型ベースを貫通して前記第一導電型ベース
に達する溝を形成して絶縁ゲートを設けるバイポーラト
ランジスタの製造方法において、 第一導電型の半導体基板に、開口部幅よりも底部幅が狭
いテーパ型溝を成形する工程１、 第一導電型の第一の半導体基板と、前記テーパ型溝が形
成された第二の半導体基板で前記溝が形成された面を圧
接する工程２、 工程２で製造された半導体基板を前記第二の半導体基板
の表面から研磨して、開口部幅よりも底部幅が広いテー
パ型溝を露出させる工程３、 工程３で形成されたテーパ型溝に酸化膜を形成する工程
４、 前記酸化膜が形成されたテーパ型溝に多結晶Ｓｉを埋め
込む工程５、 前記多結晶Ｓｉを半導体基板表面まで平坦化する工程
６、を含むことを特徴とする絶縁ゲート型バイポーラト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24943995A JPH0992828A (ja) | 1995-09-27 | 1995-09-27 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24943995A JPH0992828A (ja) | 1995-09-27 | 1995-09-27 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992828A true JPH0992828A (ja) | 1997-04-04 |
Family
ID=17192992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24943995A Pending JPH0992828A (ja) | 1995-09-27 | 1995-09-27 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992828A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349284A (ja) * | 1999-06-04 | 2000-12-15 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
| JP2006324488A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2008060138A (ja) * | 2006-08-29 | 2008-03-13 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
| CN102569367A (zh) * | 2010-12-22 | 2012-07-11 | 株式会社电装 | 碳化硅半导体器件及其制造方法 |
| CN106257627A (zh) * | 2015-06-18 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽栅igbt制作方法、沟槽栅igbt及电子装置 |
| US11715778B2 (en) | 2019-07-04 | 2023-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN117410322A (zh) * | 2023-12-15 | 2024-01-16 | 深圳天狼芯半导体有限公司 | 一种沟槽型超结硅mosfet及制备方法 |
-
1995
- 1995-09-27 JP JP24943995A patent/JPH0992828A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349284A (ja) * | 1999-06-04 | 2000-12-15 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
| JP4696327B2 (ja) * | 1999-06-04 | 2011-06-08 | 株式会社豊田中央研究所 | 絶縁ゲート形半導体素子 |
| JP2006324488A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2008060138A (ja) * | 2006-08-29 | 2008-03-13 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
| US7791134B2 (en) | 2006-08-29 | 2010-09-07 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method therefor |
| US7846799B2 (en) | 2006-08-29 | 2010-12-07 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method therefor |
| CN102569367A (zh) * | 2010-12-22 | 2012-07-11 | 株式会社电装 | 碳化硅半导体器件及其制造方法 |
| JP2012134376A (ja) * | 2010-12-22 | 2012-07-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN106257627A (zh) * | 2015-06-18 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽栅igbt制作方法、沟槽栅igbt及电子装置 |
| US11715778B2 (en) | 2019-07-04 | 2023-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN117410322A (zh) * | 2023-12-15 | 2024-01-16 | 深圳天狼芯半导体有限公司 | 一种沟槽型超结硅mosfet及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2663679B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH1197715A (ja) | 半導体装置 | |
| JP2002305304A (ja) | 電力用半導体装置 | |
| EP0634796B1 (en) | Insulated gate bipolar transistor | |
| JP2001308327A (ja) | 絶縁ゲート型半導体装置 | |
| KR0134794B1 (ko) | 전도도 변조형 반도체 장치 및 그 제조방법 | |
| EP0979531B1 (en) | Silicon carbide field conrolled bipolar switch | |
| US5773851A (en) | Semiconductor device and manufacturing method thereof | |
| US20180158939A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4460741B2 (ja) | 電力用半導体素子及びその製造方法 | |
| US5270230A (en) | Method for making a conductivity modulation MOSFET | |
| CN112201690A (zh) | Mosfet晶体管 | |
| JP2003303965A (ja) | 半導体素子及びその製造方法 | |
| TWI536559B (zh) | 電荷庫igbt頂端結構及製備方法 | |
| US5264378A (en) | Method for making a conductivity modulation MOSFET | |
| JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
| JP2738528B2 (ja) | ハイブリッドショットキー注入電界効果トランジスタ | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| CN104078494B (zh) | 功率半导体设备及其制作方法 | |
| JPH0992828A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2000058819A (ja) | 電力用半導体装置 | |
| JPH0846221A (ja) | 半導体装置及びその製造方法 | |
| CN210379054U (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件 | |
| JPH0888357A (ja) | 横型ｉｇｂｔ |