CN110277439B - 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 - Google Patents
一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN110277439B CN110277439B CN201910458107.3A CN201910458107A CN110277439B CN 110277439 B CN110277439 B CN 110277439B CN 201910458107 A CN201910458107 A CN 201910458107A CN 110277439 B CN110277439 B CN 110277439B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- masking layer
- gate dielectric
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000873 masking effect Effects 0.000 title claims abstract description 76
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000005684 electric field Effects 0.000 abstract description 14
- 238000009826 distribution Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种碳化硅倒T形掩蔽层结构的MOSFET器件及其制备方法，该MOSFET器件包括：栅介质层；基区，位于所述栅介质层的两侧；掩蔽层，位于所述栅介质层的下表面；漂移层，位于所述基区和所述掩蔽层的下表面；衬底层，位于所述漂移层的下表面；漏极，位于所述衬底层的表面；多晶硅层，位于所述栅介质层的内表面；栅极，位于所述多晶硅层的上表面。第一源区，位于所述基区的部分区域的上表面；第二源区，位于所述基区的其余区域的上表面；源极，位于所述第一源区和所述第二源区的上表面。本发明的这种MOSFET器件，通过槽栅底部的P+型掩蔽层，改变了栅介质层拐角处的电场分布，降低了器件拐角处的电场集中，提高了器件的击穿电压，提高器件的可靠性。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种碳化硅倒T形掩蔽层结构的MOSFET器件及其制备方法。
背景技术
宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温，高压，大功率，抗辐照的半导体器件。在功率电子领域中，功率MOSFET器件已被广泛应用，它具有栅极驱动简单，开关时间短等特点。
在传统的槽栅结构MOSFET中，栅介质层拐角处电场集中导致栅介质层击穿，使得器件在低于额定击穿电压下发生击穿，严重影响到器件的正向阻断特性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种碳化硅倒T形掩蔽层结构的MOSFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个实施例提供了一种碳化硅倒T形掩蔽层结构的MOSFET器件，包括：
栅介质层；
基区，位于所述栅介质层的两侧；
掩蔽层，位于所述栅介质层的下表面；
漂移层，位于所述基区和所述掩蔽层的下表面；
衬底层，位于所述漂移层的下表面；
漏极，位于所述衬底层的表面；
多晶硅层，位于所述栅介质层的内表面；
栅极，位于所述多晶硅层的上表面。
第一源区，位于所述基区的部分区域的上表面；
第二源区，位于所述基区的其余区域的上表面；
源极，位于所述第一源区和所述第二源区的上表面。
在本发明的一个实施例中，所述衬底层为N型掺杂的SiC衬底。
在本发明的一个实施例中，所述衬底层的掺杂浓度为5×1018～1×1020/cm3。
在本发明的一个实施例中，所述掩蔽层为截面为倒T形的P型掩蔽层。
在本发明的一个实施例中，所述掩蔽层的掺杂元素为B元素或Al元素。
在本发明的一个实施例中，所述B元素或者所述Al元素的掺杂浓度均为1×1018～5×1018/cm3。
在本发明的一个实施例中，所述第一源区的掺杂元素为B元素或者Al元素。
在本发明的一个实施例中，所述第二源区的掺杂元素为P元素或者N元素。
在本发明的一个实施例中，所述多晶硅层的掺杂元素为B元素或者Al元素，所述B元素或者所述Al元素的掺杂浓度均为1×1019～1×1020/cm3。
本发明的另一个实施例提出了一种碳化硅倒T形掩蔽层结构的MOSFET器件的制备方法，包括：
在衬底层的上表面生长漂移层；
在所述漂移层的上表面生长基区；
在所述基区的预设区域生长第一源区；
在所述基区的其余区域生长第二源区；
刻蚀所述第二源区，直到所述漂移层中，形成沟槽；
在所述沟槽的预设区域内生长掩蔽层，并对所述掩蔽层上表面的拐角进行刻蚀，刻蚀后，淀积与漂移层掺杂浓度形同的碳化硅，形成倒T形掩蔽层；
在所述沟槽的其余区域的内表面氧化形成栅介质层；
在所述栅介质层内生长多晶硅层；
在所述多晶硅层的上表面制备形成栅极；在所述第一源区和所述第二源区的上表面制备形成源极；在所述衬底层的下表面制备形成漏极。
与现有技术相比，本发明的有益效果：
1、本发明通过改变掩蔽层的结构，减小了栅漏之间的电容，增大了器件的开关速度，减小了能量损耗，降低了器件的高频工作下的散热要求；
2、本发明通过槽栅底部的P+型掩蔽层，改变了栅介质层拐角处的电场分布，降低了器件拐角处的电场集中，提高了器件的击穿电压，提高器件的可靠性；
3、本发明通过减小槽栅底部表面处P+型掩蔽层的厚度，可以减小P+型掩蔽层与P型基区之间的JFET效应。
附图说明
图1为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的截面结构示意图；
图2为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的制备方法的流程示意图；
图3为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的漂移层的截面结构示意图；
图4为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的基区的截面结构示意图；
图5为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的第一源区和第二源区的截面结构示意图；
图6为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的沟槽的截面结构示意图；
图7为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的掩蔽层的截面结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
需要说明的是，本实施例中提到的“上”“下”为该MOSFET器件结构处于图示状态时的位置关系，“长”为该MOSFET器件结构处于图示状态时的横向尺寸，“厚”为该MOSFET器件结构处于图示状态时的纵向尺寸。
实施例一
请参见图1，图1为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的截面结构示意图。
一种碳化硅倒T形掩蔽层103结构的MOSFET器件，包括：
栅介质层101；
基区102，位于所述栅介质层101的两侧；
掩蔽层103，位于所述栅介质层101的下表面；
漂移层104，位于所述基区102和所述掩蔽层103的下表面；
衬底层105，位于所述漂移层104的下表面；
漏极106，位于所述衬底层105的表面；
多晶硅层107，位于所述栅介质层101的内表面；
栅极108，位于所述多晶硅层107的上表面。
第一源区109，位于所述基区102的部分区域的上表面；
第二源区110，位于所述基区102的其余区域的上表面；
源极111，位于所述第一源区109和所述第二源区110的上表面。
进一步地，该衬底层105为N-型的SiC衬底，该衬底层105的掺杂元素为P元素或者N元素，P元素或者N元素的掺杂浓度均为5×1018～1×1020/cm3，高掺杂的衬底层105可以减少MOSFET器件的导通电阻，从而改善MOSFET器件的性能。
在一个具体实施例中，衬底层105的厚度为1～6μm。
进一步地，漂移层104为N-型的SiC漂移层104，掺杂元素为P元素或者N元素，N型漂移层104掺杂P元素或者N元素的掺杂浓度均为1×1015～1×1016/cm3。该漂移层104主要是为了反向截至工作下承担漏极106电压，防止器件被击穿，且掺杂浓度过高，会导致器件的导通电阻减小，击穿电压降低，掺杂浓度过低，会导致器件的导通电阻变大，击穿电压增大，因此，掺杂浓度在1×1015～1×1016/cm3的范围内，可以使器件保持正常的导通电阻和击穿电压，从而防止器件被击穿。
在一个具体实施例中，该漂移层104的厚度为8～10μm，8～10μm的厚度可以增大器件的导通电阻和击穿电压，使得器件的耐压性能增强。
进一步地，掩蔽层103为截面为倒T形的P+型掩蔽层103，该P+型掩蔽层103的掺杂元素为B元素或者Al元素，P+型掩蔽层103掺杂B元素或者Al元素的掺杂浓度均为1×1018～5×1018/cm3。该P+型掩蔽层103位于槽栅结构(也就是栅介质层101和多晶硅组成的结构)的下表面，从而改变了槽栅拐角处的电场分布，降低了器件槽栅拐角处的电场集中，提高了器件的击穿电压，提高了器件的可靠性。
当MOSFET器件不存在P+型掩蔽层103时，且MOSFET器件处于正向阻断工作模式下，由于栅介质层101拐角处电场聚集使得器件在小于理想击穿电压下击穿，为了提高器件的击穿电压，增加了P+型掩蔽层103这一结构，P+型掩蔽层103与N-型漂移层104之间会形成PN结耗尽区，MOSFET器件正向阻断时，漏极106压降降落于PN结处，改变了MOSFET器件的电场分布，减小了槽栅拐角处的电场强度，提高了器件的击穿电压，并且，由于P+型掩蔽层103的存在，减小了器件的栅极108与漏极106的交叠面积，缓解了栅漏之间的电容耦合，减小了栅漏电容，使得开关过程中给栅漏电容充电电荷量减少，增大了器件的开关速度，同时也减少了器件的开关功耗。
进一步地，掩蔽层103的“T”形以T字结构的中间交点为基准，分为上半部分和下半部分，其中，上半部分的厚度为0.5～1μm，下半部分的长度与栅极108长度相同，厚度为0.5～1μm，由于P+型掩蔽层103与N-型漂移层104之间会形成PN结耗尽区，耗尽区会占用漂移层104，从而会减小电流的导电路径宽度，增大了器件的导通电阻，产生JFET效应，因此，掩蔽层103上半部分的厚度范围在0.5～1μm，下半部分的厚度范围在0.5～1μm之间，可以减小这种JFET效应，从而减小器件的导通电阻。
进一步地，基区102为P型SiC基区102，该P型基区102的掺杂元素为B元素或者Al元素。
在一个具体实施例中，P型基区102掺杂B元素或者Al元素的掺杂浓度为1×1017～3×1017/cm3，掺杂浓度过高，器件阈值电压会增高，栅充电速度降低，对器件栅极108驱动电路要求增大，掺杂浓度过低，器件阈值电压会偏低，容易导致器件栅极108驱动电路误开启，因此，在掺杂浓度为5×1018～1×1020/cm3内的浓度，会使器件阈值电压保持在正常的范围内，不会造成不必要的麻烦。
在一个具体实施例中，该P型基区102的长度为1～1.5μm，厚度为0.5～2μm，在如图1所述的截面图中，该MOSFET器件的P型基区102有两个，分别位于栅介质层101的两侧，该P型基区102将漏极106与源极111隔离并在栅极108开启时形成导电沟道。
进一步地，第一源区109为P+型源区，该P+型源区的材料为SiC，该P+型源区的掺杂元素为B元素或者Al元素，掺杂浓度为1×1019～1×1020/cm3。
在一个具体实施例中，该第一源区109的长度为0.25～1μm，厚度为0.25～1μm，该第一源区109用于将P型基区102连接至源极111，并且高掺杂可以降低源极111接触。
进一步地，第二源区110为N+源区，该N+源区的材料为SiC，该N+源区的掺杂元素为P元素或者N元素，掺杂浓度为1×1019～1×1020/cm3。
在一个具体实施例中，该第二源区110的长度为0.25～1μm，厚度为0.25～1μm。该第二源区110用于收集电流并传导至源极111。
进一步地，栅介质层101的截面为U形，该栅介质层101的材料为SiC，其厚度为0.05～0.06μm，该栅介质层101用于形成导电沟道。
进一步地，在栅介质层101的U型区域的内表面制备多晶硅层107，该多晶硅层107充满整个U型栅介质层101的U型区域，该多晶硅为P型掺杂，掺杂元素为B元素或者Al元素，掺杂浓度为1×1019～1×1020/cm3。
进一步地，源极111和漏极106的材料均为Ni/Ti/Ni/Ag叠层金属材料；栅极108的材料为Al，用于形成欧姆接触。
请参见图2，图2为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的制备方法的流程示意图；本发明的另一个实施例还提出了一种碳化硅倒T形掩蔽层结构的MOSFET器件的制备方法，该方法包括以下步骤：
步骤1：选取SiC衬底层105，在衬底层105的上表面生长漂移层104。
请参见图3，图3为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的漂移层的截面结构示意图；利用外延生长工艺，在衬底层104的上表面外延生长N-型漂移层104，该漂移层104的厚度为8～10μm，掺杂元素为P元素或者N元素，N-型漂移层104掺杂P元素或者N元素的掺杂浓度均为1×1015～1×1016/cm3。
步骤2：在漂移层104的上表面生长基区102。
请参见图4，图4为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的基区的截面结构示意图；利用外延生长工艺，在漂移层104的上表面外延生长P型基区102，该P型基区102的厚度为1～1.5μm，掺杂元素为B元素或者Al元素，掺杂浓度为1×1017～3×1017/cm3。
步骤3：在基区102的预设区域生长第一源区109。
请参见图5，图5为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的第一源区和第二源区的截面结构示意图；利用外延生长工艺或例子注入工艺，在P型基区102的预设区域生长P+型源区109，该P+型源区109的掺杂元素为B元素或者Al元素，掺杂浓度为1×1019～1×1020/cm3。
步骤4：在基区102的其余区域生长第二源区110。
利用外延生长工艺或者离子注入工艺，在P型基区的其余区域生长N+型源区110，该N+型源区的掺杂元素为P元素或者N元素，掺杂浓度为1×1019～1×1020/cm3。
步骤5：刻蚀第二源区110，直到漂移层104中，形成沟槽。
请参见图6，图6为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的沟槽的截面结构示意图；向下刻蚀第二源区110，一直刻蚀到漂移层104中，形成沟槽，该沟槽的长度为1～4μm，深度为2～5μm。
步骤6：在沟槽的预设区域内生长掩蔽层103，并对掩蔽层103上表面的拐角进行刻蚀，刻蚀后，在被刻蚀掉的区域淀积与漂移层104掺杂浓度相同的碳化硅材料，形成倒T形掩蔽层103。
请参见图7，图7为本发明实施例提供的一种碳化硅倒T形掩蔽层结构的MOSFET器件的掩蔽层的截面结构示意图；该预设区域的厚度为1～3μm，其中对拐角进行刻蚀的深度为0.5～1μm，该T形掩蔽层103为P+型掩蔽层103，掺杂元素为B元素或者Al元素，掺杂浓度均为1×1018～5×1018/cm3，刻蚀完成后，被刻蚀掉的区域用与N-型漂移层104掺杂浓度相同的碳化硅材料进行填充。
步骤7：在沟槽的其余区域的内表面氧化形成栅介质层101。
利用干氧氧化和湿氧氧化工艺，通过对沟槽其余区域四周的SiC进行氧化，形成一层厚度为0.05～0.06μm的SiO2栅介质层109，该栅介质层109的截面形状为U形。
步骤8：在栅介质层101内生长多晶硅层107。
在栅介质层109的U形区域内淀积形成B元素或者Al元素掺杂的P型多晶硅层107，B元素或者Al元素的掺杂浓度为1×1019～1×1020/cm3。
步骤9：在多晶硅层107的上表面制备形成栅极108；在第一源区109和第二源区110的上表面制备形成源极111；在衬底层105的下表面制备形成漏极106。
分别在多晶硅层107的上表面淀积厚度为1～5μm的Al，形成栅极108；在第一源区109和第二源区110的上表面先淀积一层厚度为100～500nm的Ni金属，在Ni金属的上表面淀积厚度为2～5μm的Ti/Ni/Ag叠层金属，形成源极111；在衬底层105的下表面先淀积一层厚度为100～500nm的Ni金属，在Ni金属的下表面淀积厚度为2～5μm的Ti/Ni/Ag叠层金属，形成漏极106。
本发明实施例制备的MOSFET器件，通过改变掩蔽层的结构，减小了栅漏之间的电容，，增大了器件的开关速度，减小了能量损耗，降低了器件的高频工作下的散热要求。
此外，本发明实施例通过槽栅底部的P+型掩蔽层，改变了栅介质层拐角处的电场分布，降低了器件拐角处的电场集中，提高了器件的击穿电压，提高器件的可靠性。
此外，本发明实施例通过减小槽栅底部表面处P+型掩蔽层的厚度，可以减小P+型掩蔽层与P型基区之间的JFET效应。
此外，本发明通过在槽栅结构下方形成倒T型P+掩蔽层区，通过P+掩蔽层区电场耦合起到了保护槽栅拐角的作用，并且与传统的槽栅MOSFET结构相比，没有增加额外的面积，提高了器件的可靠性并降低了器件设计的复杂性和成本。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (6)
1.一种碳化硅倒T形掩蔽层结构的MOSFET器件，其特征在于，包括：
栅介质层，所述栅介质层的截面为U形；
两个基区，所述两个基区分别位于所述栅介质层的两侧，所述基区的下表面位于所述栅介质层的下表面的上方；
掩蔽层，位于所述栅介质层的下表面，所述掩蔽层为截面为倒T形的P+型掩蔽层，所述P+型掩蔽层以T字结构的中间交点为基准，分为上半部分和下半部分，所述上半部分和所述下半部分的掺杂浓度相同，为1×1018～5×1018/cm3，所述上半部分的长度小于所述下半部分的长度，所述上半部分的厚度为0.5～1μm，所述下半部分的厚度为0.5～1μm；
漂移层，位于所述基区和所述掩蔽层的下表面，所述漂移层为N-型的SiC漂移层，所述漂移层的掺杂浓度均为1×1015～1×1016/cm3，所述P+型掩蔽层与N-型漂移层之间形成PN结耗尽区；
衬底层，位于所述漂移层的下表面；
漏极，位于所述衬底层的表面；
多晶硅层，位于所述栅介质层的内表面，充满所述栅介质层的U型区域；
栅极，位于所述多晶硅层的上表面，所述下半部分的长度与所述栅极的长度相同；
两个第一源区，分别位于两个所述基区的部分区域的上表面；
两个第二源区，分别位于两个所述基区的其余区域的上表面，且所述两个第二源区位于所述两个第一源区之间；
两个源极，每个所述源极同时位于同一侧的所述第一源区和所述第二源区的上表面，一个所述源极、所述栅极、另一个所述源极依次间隔设置。
2.根据权利要求1所述的碳化硅倒T形掩蔽层结构的MOSFET器件，其特征在于，所述衬底层为N型掺杂的SiC衬底。
3.根据权利要求2所述的碳化硅倒T形掩蔽层结构的MOSFET器件，其特征在于，所述衬底层的掺杂浓度为5×1018～1×1020/cm3。
4.根据权利要求1所述的碳化硅倒T形掩蔽层结构的MOSFET器件，其特征在于，所述第一源区的掺杂元素为B元素或Al元素。
5.根据权利要求1所述的碳化硅倒T形掩蔽层结构的MOSFET器件，其特征在于，所述第二源区的掺杂元素为P元素或N元素。
6.一种碳化硅倒T形掩蔽层结构的MOSFET器件的制备方法，其特征在于，用于制备权利要求1至5任一项所述的MOSFET器件，所述制备方法包括：
在衬底层的上表面生长漂移层；
在所述漂移层的上表面生长基区；
在所述基区的预设区域生长第一源区；
在所述基区的其余区域生长第二源区；
刻蚀所述第二源区，直到所述漂移层中，形成沟槽；
在所述沟槽的预设区域内生长掩蔽层，并对所述掩蔽层上表面的拐角进行刻蚀，刻蚀后，淀积与漂移层掺杂浓度相同的碳化硅，形成倒T形掩蔽层；
在所述沟槽的其余区域的内表面氧化形成栅介质层；
在所述栅介质层内生长多晶硅层；
在所述多晶硅层的上表面制备形成栅极；在所述第一源区和所述第二源区的上表面制备形成源极；在所述衬底层的下表面制备形成漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458107.3A CN110277439B (zh) | 2019-05-29 | 2019-05-29 | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458107.3A CN110277439B (zh) | 2019-05-29 | 2019-05-29 | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110277439A CN110277439A (zh) | 2019-09-24 |
| CN110277439B true CN110277439B (zh) | 2024-06-04 |
Family
ID=67960502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910458107.3A Active CN110277439B (zh) | 2019-05-29 | 2019-05-29 | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110277439B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113745316A (zh) * | 2021-08-31 | 2021-12-03 | 深圳市威兆半导体有限公司 | 屏蔽栅mosfet器件、芯片和终端设备 |
| CN114420745B (zh) * | 2022-03-30 | 2022-06-28 | 深圳芯能半导体技术有限公司 | 一种碳化硅mosfet及其制备方法 |
| CN117393585B (zh) * | 2023-12-07 | 2024-04-05 | 深圳市冠禹半导体有限公司 | 一种高驱动能力的mosfet器件及其驱动电路 |
| CN117525154B (zh) * | 2024-01-05 | 2024-03-22 | 南京第三代半导体技术创新中心有限公司 | 双沟槽碳化硅mosfet器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179223A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | トレンチゲート型半導体装置およびその製造方法 |
| CN107431091A (zh) * | 2015-03-30 | 2017-12-01 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN210379054U (zh) * | 2019-05-29 | 2020-04-21 | 陕西半导体先导技术中心有限公司 | 一种碳化硅倒t形掩蔽层结构的mosfet器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6640691B2 (ja) * | 2016-09-21 | 2020-02-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10468509B2 (en) * | 2017-06-07 | 2019-11-05 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
2019
- 2019-05-29 CN CN201910458107.3A patent/CN110277439B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179223A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | トレンチゲート型半導体装置およびその製造方法 |
| CN107431091A (zh) * | 2015-03-30 | 2017-12-01 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN210379054U (zh) * | 2019-05-29 | 2020-04-21 | 陕西半导体先导技术中心有限公司 | 一种碳化硅倒t形掩蔽层结构的mosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110277439A (zh) | 2019-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110277439B (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| TWI544648B (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| JPWO2011136272A1 (ja) | 半導体装置 | |
| CN116525681B (zh) | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN110212020A (zh) | 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法 | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| JP4049095B2 (ja) | 半導体装置及びその製造方法 | |
| EP3637474B1 (en) | Silicon carbide switch device and manufacturing method therefor | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN210379054U (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN213459746U (zh) | Mosfet晶体管 | |
| CN113066866B (zh) | 碳化硅mosfet器件及其工艺方法 | |
| CN109065638B (zh) | 一种功率二极管器件 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 | |
| CN117352557B (zh) | 一种集成式sgt mosfet及其制备工艺 | |
| CN114784109B (zh) | 一种平面栅SiC MOSFET及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |