CN113745316A - 屏蔽栅mosfet器件、芯片和终端设备 - Google Patents

屏蔽栅mosfet器件、芯片和终端设备 Download PDF

Info

Publication number
CN113745316A
CN113745316A CN202111017743.6A CN202111017743A CN113745316A CN 113745316 A CN113745316 A CN 113745316A CN 202111017743 A CN202111017743 A CN 202111017743A CN 113745316 A CN113745316 A CN 113745316A
Authority
CN
China
Prior art keywords
region
isolation layer
mosfet device
conductive type
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111017743.6A
Other languages
English (en)
Inventor
李伟聪
姜春亮
林泳浩
雷秀芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard Semiconductor Co Ltd
Original Assignee
Vanguard Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Semiconductor Co Ltd filed Critical Vanguard Semiconductor Co Ltd
Priority to CN202111017743.6A priority Critical patent/CN113745316A/zh
Publication of CN113745316A publication Critical patent/CN113745316A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及屏蔽栅MOSFET器件、芯片和设备终端，该屏蔽栅MOSFET器件中的元胞结构体包括第一导电类型漂移区，第一导电类型漂移区的第一上表面设置屏蔽栅，屏蔽栅的上方设置控制栅，第一导电类型漂移区和控制栅各自与屏蔽栅之间设置第一隔离层，第一导电类型漂移区的第二上表面设置第二导电类型基区，第二导电类型基区的上方设置第一导电类型源区，第一导电类型源区中靠近控制栅的第三上表面设置第二隔离层，第二隔离层的部分上表面与第一导电类型源区中远离控制栅的第四上表面设有源极金属层，第二上表面与所述第一上表面各自所在区域的漂移层厚度之差大于屏蔽栅与第一隔离层的厚度之和。上述屏蔽栅MOSFET器件降低了栅源电容。

Description

屏蔽栅MOSFET器件、芯片和终端设备
技术领域
本申请涉及技术领域，具体涉及一种屏蔽栅MOSFET器件、芯片和终端设备。
背景技术
屏蔽栅MOSFET器件具有导通损耗低、栅极电荷低、开关速度快、器件发热小以及能效高的优点，产品可广泛用于个人电脑、笔记本电脑、手机、照明产品、电视机(液晶或等离子电视机)和游戏机等高端消费电子产品的电源或适配器。
其中，屏蔽栅MOSFET器件在控制栅之下引入了屏蔽栅，避免了控制栅和漂移区的直接接触，因而大大减小了栅漏电容。但是，由于屏蔽栅连接栅极电位，控制栅和屏蔽栅之间会产生一个新的栅源电容，因此造成了栅源电容的增大，进而会影响器件的频率特性和开关损耗。
发明内容
鉴于此，本申请提供一种屏蔽栅MOSFET器件、芯片和终端设备，以解决上述屏蔽栅MOSFET器件的栅源电容增大而影响器件的频率特性和开关损耗的技术问题。
一种屏蔽栅MOSFET器件，包括元胞结构体，元胞结构体包括第一导电类型漂移区，第一导电类型漂移区的第一上表面设置有屏蔽栅；
屏蔽栅的上方设置有控制栅，第一导电类型漂移区和控制栅各自与屏蔽栅之间设置有第一隔离层；
第一导电类型漂移区的第二上表面设置有第二导电类型基区，第二导电类型基区的上方设置有第一导电类型源区，第一导电类型源区中靠近控制栅的第三上表面设置有第二隔离层，第二隔离层的部分上表面与第一导电类型源区中远离控制栅的第四上表面设有源极金属层，第二隔离层的一侧面与控制栅连接且另一侧面与第一导电类型源区连接；
其中，第四上表面所对应的第二导电类型基区的厚度大于第三上表面所对应的第二导电类型基区的厚度；
控制栅的上表面设置有第三隔离层以对控制栅与源极金属层进行隔离；
第一导电类型源区与第二导电类型基区中各自靠近控制栅的侧面与控制栅之间设置有第四隔离层；
其中，第二上表面与第一上表面各自所在区域的漂移层厚度之差大于屏蔽栅与第一隔离层的厚度之和。
在一个实施例中，第四隔离层的厚度小于第二隔离层在控制栅与第一导电类型源区之间的厚度。
在一个实施例中，第四隔离层的厚度小于第一隔离层的厚度。
在一个实施例中，第一隔离层、第二隔离层、第三隔离层和第四隔离层均为绝缘氧化层。
在一个实施例中，屏蔽栅MOSFET器件还包括元胞外围结构体，元胞外围结构体与元胞结构体共用第一导电类型漂移区、屏蔽栅、第二导电类型基区和源极金属层；
其中，屏蔽栅的上方与源极金属层欧姆接触，第一导电类型漂移区和第二导电类型基区各自与屏蔽栅之间设置有第五隔离层；
第二导电类型基区中靠近控制栅的第五上表面与源极金属层之间设置有第五隔离层，第二导电类型基区中远离控制栅的第六上表面设置有第二导电类型体区，第二导电类型体区与源极金属层欧姆接触。
在一个实施例中，第四上表面与源极金属层欧姆接触。
在一个实施例中，屏蔽栅MOSFET器件还包括第一导电类型衬底，第一导电类型衬底上方设置第一导电类型漂移区，第一导电类型衬底的下方设置有漏极金属层。
在一个实施例中，第一导电类型衬底为第一预设掺杂浓度的N型多晶硅区，第一导电类型漂移区为第二预设掺杂浓度的N型多晶硅区，第一导电类型源区为第三预设掺杂浓度的N型多晶硅区，第二导电类型基区为P型多晶硅区，第一预设掺杂浓度和第三预设掺杂浓度均大于第二预设掺杂浓度。
在一个实施例中，第一导电类型衬底为第一预设掺杂浓度的P型多晶硅区，第一导电类型漂移区为第二预设掺杂浓度的P型多晶硅区，第一导电类型源区为第三预设掺杂浓度的P型多晶硅区，第二导电类型基区为N型多晶硅区，第一预设掺杂浓度和第三预设掺杂浓度均大于第二预设掺杂浓度。
此外，还提供一种芯片，包括上述屏蔽栅MOSFET器件。
此外，还提供一种终端设备，包括上述屏蔽栅MOSFET器件。
上述屏蔽栅MOSFET器件，包括元胞结构体，元胞结构体包括第一导电类型漂移区，第一导电类型漂移区的第一上表面设置有屏蔽栅，屏蔽栅的上方设置有控制栅，第一导电类型漂移区的第二上表面设置有第二导电类型基区，第二导电类型基区的上方设置有第一导电类型源区，第一导电类型源区中靠近控制栅的第三上表面设置有第二隔离层，第二隔离层的部分上表面与第一导电类型源区中远离控制栅的第四上表面设有源极金属层，第二隔离层的一侧面与控制栅连接且另一侧面与第一导电类型源区连接，第四上表面所对应的第二导电类型基区的厚度大于第三上表面所对应的第二导电类型基区的厚度，第一导电类型源区与第二导电类型基区中各自靠近控制栅的侧面与控制栅之间设置有第四隔离层，上述屏蔽栅MOSFET器件工作时，在第二导电类型基区中靠近控制栅的侧面区域形成导通沟道，通过该导电沟道，第一导电类型源区和第一导电类型漂移区之间产生电流，上述屏蔽栅MOSFET器件通过在第一导电类型源区中靠近控制栅的第三上表面设置有第二隔离层，且在第一导电类型源区中远离控制栅的第四上表面设有源极金属层(第四上表面所对应的第二导电类型基区的厚度大于第三上表面所对应的第二导电类型基区的厚度)，减小了第一导电类型源区和控制栅之间的交叠区域，从而降低了栅源电容，进一步降低了对屏蔽栅MOSFET器件的频率特性和开关损耗的影响；同时，由于元胞结构体中没有包含将第二导电类型基区与源极金属层连接的区域，元胞结构体的横向尺寸变小，相同面积下可以制作更多的元胞结构体，提高了沟道密度，降低了整个屏蔽栅MOSFET器件的导通电阻；此外，由于上述第二隔离层的存在，第二隔离层的正下方的第一导电类型源区变薄，相当于引入了一源极电阻，使得第一导电类型源区的电位抬升，进而使得在非钳位感性负载开关过程中，第一导电类型源区和第二导电类型基区之间构成的PN结不易正偏，寄生三极管不易开启，提升了整个屏蔽栅MOSFET器件的雪崩耐量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种屏蔽栅MOSFET器件中元胞结构体的结构示意图；
图2是本申请一实施例提供的一种屏蔽栅MOSFET器件中元胞外围结构体的结构示意图；
图3是本申请一实施例提供的一种屏蔽栅MOSFET器件的结构框图；
图4是本申请一实施例提供的一种屏蔽栅MOSFET器件中元胞结构体的另一结构示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
如图1所示，提供一种屏蔽栅MOSFET器件10，包括元胞结构体20，元胞结构体20包括第一导电类型漂移区100，第一导电类型漂移区100的第一上表面设置有屏蔽栅101。
屏蔽栅101的上方设置有控制栅102，第一导电类型漂移区100和控制栅102各自与屏蔽栅101之间设置有第一隔离层103，第一隔离层103用于隔离第一导电类型漂移区100与屏蔽栅101，以及隔离控制栅102与屏蔽栅101。
第一导电类型漂移区100的第二上表面设置有第二导电类型基区104，第二导电类型基区104的上方设置有第一导电类型源区105，第一导电类型源区105中靠近控制栅102的第三上表面设置有第二隔离层106，第二隔离层106的部分上表面与第一导电类型源区105中远离控制栅102的第四上表面设有源极金属层107，第二隔离层106的一侧面与控制栅102连接且另一侧面与第一导电类型源区105连接。
其中，第四上表面所对应的第一导电类型源区105的厚度大于第三上表面所对应的第一导电类型源区105的厚度，换言之，第一导电类型源区105的形状为“L”形状，减小了第一导电类型源区105和控制栅102之间的交叠区域，从而降低了栅源电容，进一步降低了对屏蔽栅MOSFET器件10的频率特性和开关损耗的影响。
控制栅102的上表面设置有第三隔离层108以对控制栅102与源极金属层107进行隔离；
第一导电类型源区105与第二导电类型基区104中各自靠近控制栅102的侧面与控制栅102之间设置有第四隔离层109；
其中，第一导电类型漂移区100包括N型多晶硅区或P型多晶硅区，这取决于屏蔽栅MOSFET器件10的类型，屏蔽栅MOSFET器件10可为N型屏蔽栅MOSFET器件10或P型屏蔽栅MOSFET器件10。
其中，第二导电类型基区104与第一导电类型漂移区100的导电类型相反，若第一导电类型漂移区100为N型多晶硅区，则第二导电类型基区104为P型多晶硅区，反之亦然。
其中，第二上表面与第一上表面各自所在区域的漂移层厚度之差大于屏蔽栅101与第一隔离层103各自的厚度之和。这是因为，上述屏蔽栅MOSFET器件10工作时，当控制栅102接高电位或者低电位时，在第二导电类型基区104靠近控制栅102的一侧区域就会积累电子或者电荷，进而形成导电沟道，这就要求第二导电类型基区104靠近控制栅102的一侧面与控制栅102的侧面相互交叠，且第二导电类型基区104靠近控制栅102的一侧面应该完全在控制栅102的侧面所对应的区域内。换言之，第二上表面与第一上表面各自所在区域的漂移层厚度之差大于屏蔽栅101与第一隔离层103各自的厚度之和，这样就保证了第二导电类型基区104靠近控制栅102的一侧面始终完全在控制栅102所影响的范围内，从而在控制栅102接高电位或者低电位时，第二导电类型基区104靠近控制栅102的一侧区域始终会形成导电沟道。
上述屏蔽栅MOSFET器件10工作时，在第二导电类型基区104中靠近控制栅102的侧面区域形成导通沟道，通过该导电沟道，第一导电类型源区105和第一导电类型漂移区100之间产生电流，上述屏蔽栅MOSFET器件10通过在第一导电类型源区105中靠近控制栅102的第三上表面设置有第二隔离层106，且在第一导电类型源区105中远离控制栅102的第四上表面设有源极金属层107(第四上表面所对应的第一导电类型源区105的厚度大于第三上表面所对应的第一导电类型源区105的厚度)，减小了第一导电类型源区105和控制栅102之间的交叠区域，从而降低了栅源电容，降低了对器件的频率特性和开关损耗的影响。
同时，由于元胞结构体20中没有包含将第二导电类型基区104与源极金属层107连接的区域，元胞结构体20的横向尺寸变小，相同面积下可以制作更多的元胞结构体20，提高了沟道密度，降低了整个屏蔽栅MOSFET器件10的导通电阻。
此外，由于上述第二隔离层106的存在，第二隔离层106的正下方的第一导电类型源区105变薄，相当于引入了一源极电阻，使得第一导电类型源区105的电位抬升，进而使得在非钳位感性负载开关过程中，第一导电类型源区105和第二导电类型基区104之间构成的PN结不易正偏，寄生三极管不易开启，提升了整个屏蔽栅MOSFET器件10的雪崩耐量。
在一个实施例中，第四隔离层109的厚度小于第二隔离层106在控制栅102与第一导电类型源区105之间的厚度。
其中，当控制栅102接高电位或者低电位时，在第二导电类型基区104靠近控制栅102的一侧区域由于电位的影响，就会积累电子或者电荷，这就要求第四隔离层109的厚度较小，且通常小于第二隔离层106在控制栅102与第一导电类型源区105之间的厚度，否则会降低第二导电类型基区104靠近控制栅102的一侧区域积累电子或电荷的能力。
在一个实施例中，第四隔离层109的厚度小于第一隔离层103的厚度。
由于第一隔离层103通常是用于隔离第一导电类型漂移区100与屏蔽栅101，以及隔离控制栅102与屏蔽栅101，为避免第一导电类型漂移区100与屏蔽栅101之间，以及控制栅102与屏蔽栅101之间相互影响，第一隔离层103的厚度通常大于第四隔离层109的厚度。
在一个实施例中，第一隔离层103、第二隔离层106、源极金属层108和第四隔离层109均为绝缘氧化层。
其中，该绝缘氧化层通常采用SiO2绝缘氧化层。
在一个实施例中，如图2所示，屏蔽栅MOSFET器件10还包括元胞外围结构体30，元胞外围结构体30与元胞结构体20共用第一导电类型漂移区100、屏蔽栅101、第二导电类型基区104和源极金属层107。
其中，屏蔽栅101的上方与源极金属层107欧姆接触，第一导电类型漂移区100和第二导电类型基区104各自与屏蔽栅101之间设置有第五隔离层110。
第二导电类型基区104中靠近控制栅102的第五上表面与源极金属层107之间设置有第五隔离层110，第二导电类型基区104中远离控制栅102的第六上表面设置有第二导电类型体区111，第二导电类型体区111与源极金属层107欧姆接触。
其中，由于在元胞结构体20中没有包含将第二导电类型基区104与源极金属层107连接的区域，因而需要在元胞外围结构体30中设置第二导电类型体区111以将第二导电类型基区104与源极金属层107进行连接。
其中，在元胞外围结构体30中，将控制栅102去掉，将对应的屏蔽栅101延伸并与源极金属层107欧姆接触。
本实施例中，将第二导电类型体区111设置在元胞外围结构体30中，由于元胞结构体20中没有包含将第二导电类型基区104与源极金属层107连接的区域，元胞结构体20的横向尺寸变小，相同面积下可以制作更多的元胞结构体20，提高了沟道密度，降低了整个屏蔽栅MOSFET器件10的导通电阻。
其中，如图3所示，屏蔽栅MOSFET器件10包括元胞区11和元胞外围区12，元胞区11包括多个元胞结构体20，元胞外围区12包括多个元胞外围结构体30，为明确显示元胞区11和元胞外围区12各自的结构，均以元胞区11和元胞外围区12各自的剖面结构进行解释，即图1中元胞结构体20显示的是元胞区11的剖面结构，图3中元胞外围结构体30显示的是元胞外围区12的剖面结构图。
其中，图3为屏蔽栅MOSFET器件10的结构示意图，屏蔽栅MOSFET器件10中的元胞区11包括多个元胞结构体20(图3中仅示意画出一个)，元胞外围区12包括多个元胞外围结构体30(图3中仅示意画出一个)。
在一个实施例中，第四上表面与源极金属层107欧姆接触。
在一个实施例中，如图1所示，屏蔽栅MOSFET器件10还包括第一导电类型衬底112，第一导电类型衬底112上方设置第一导电类型漂移区100，第一导电类型衬底112的下方设置有漏极金属层113。
在一个实施例中，第一导电类型衬底112为第一预设掺杂浓度的N型多晶硅区，第一导电类型漂移区100为第二预设掺杂浓度的N型多晶硅区，第一导电类型源区105为第三预设掺杂浓度的N型多晶硅区，第二导电类型基区104为P型多晶硅区，第一预设掺杂浓度和第三预设掺杂浓度均大于第二预设掺杂浓度。
其中，第三预设掺杂浓度大于第二预设掺杂浓度，只有这样，才能在第一导电类型源区105与第一导电类型漂移区100之间形成电子的移动以形成电流。
其中，第一预设掺杂浓度大于第二预设掺杂浓度，这是为了使得漏极金属层113与第一导电类型衬底112形成欧姆接触，避免第一导电类型漂移区100与漏极金属层113形成肖特基连接。
如图4所示，第一导电类型衬底112为第一预设掺杂浓度的N型多晶硅区(N+Sub)，第一导电类型漂移区100为第二预设掺杂浓度的N型多晶硅区(N-epi)，第一导电类型源区105为第三预设掺杂浓度的N型多晶硅区(N+)，第二导电类型基区104为P型多晶硅区(P-body)，第一预设掺杂浓度和第三预设掺杂浓度均大于第二预设掺杂浓度。
其中，第一隔离层103、第二隔离层106、源极金属层108、第四隔离层109和第五隔离层110均为SiO2绝缘氧化层。
本实施例中，屏蔽栅MOSFET器件10为N型屏蔽栅MOSFET，控制栅102接高电位，源极金属层107接地，漏极金属层113接高电位，电流方向依次流经漏极金属层113、第一导电类型衬底112、第一导电类型漂移区100、第二导电类型基区104中的导电沟道、第一导电类型源区105和源极金属层107。
本实施例中，第四上表面所对应的第一导电类型源区105的厚度大于第三上表面所对应的第一导电类型源区105的厚度，第一导电类型源区105呈“L”型结构，第二隔离层106正下方的N型源区较薄，相当于引入了一源极电阻，使得第二隔离层正下方的第一导电类型源区105的电位抬升，进而使得在非钳位感性负载开关过程中，第一导电类型源区105和第二导电类型基区104之间构成的PN结不易正偏，寄生三极管不易开启，提升了整个屏蔽栅MOSFET器件的雪崩耐量。
在一个实施例中，第一导电类型衬底112为第一预设掺杂浓度的P型多晶硅区，第一导电类型漂移区100为第二预设掺杂浓度的P型多晶硅区，第一导电类型源区105为第三预设掺杂浓度的P型多晶硅区，第二导电类型基区104为N型多晶硅区，第一预设掺杂浓度和第三预设掺杂浓度均大于第二预设掺杂浓度。
本实施例中，屏蔽栅MOSFET器件10为P型屏蔽栅MOSFET。
此外，还提供一种芯片，该芯片包括上述屏蔽栅MOSFET器件10。
此外，还提供一种终端设备，该设备终端包括上述屏蔽栅MOSFET器件10。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
另外，在本申请的描述中，需要理解的是，术语“宽度”、“深度”、“厚度”、“上”、“下”、“左”、“右”、“顶”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。
应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (11)

1.一种屏蔽栅MOSFET器件，其特征在于，包括元胞结构体，所述元胞结构体包括第一导电类型漂移区，所述第一导电类型漂移区的第一上表面设置有屏蔽栅；
所述屏蔽栅的上方设置有控制栅，所述第一导电类型漂移区和所述控制栅各自与所述屏蔽栅之间设置有第一隔离层；
所述第一导电类型漂移区的第二上表面设置有第二导电类型基区，所述第二导电类型基区的上方设置有第一导电类型源区，所述第一导电类型源区中靠近所述控制栅的第三上表面设置有第二隔离层，所述第二隔离层的部分上表面与所述第一导电类型源区中远离所述控制栅的第四上表面设有源极金属层，所述第二隔离层的一侧面与所述控制栅连接且另一侧面与所述第一导电类型源区连接；
其中，所述第四上表面所对应的第一导电类型源区的厚度大于所述第三上表面所对应的第一导电类型源区的厚度；
所述控制栅的上表面设置有第三隔离层以对所述控制栅与所述源极金属层进行隔离；
所述第一导电类型源区与所述第二导电类型基区中各自靠近所述控制栅的侧面与所述控制栅之间设置有第四隔离层；
其中，所述第二上表面与所述第一上表面各自所在区域的漂移层厚度之差大于所述屏蔽栅与所述第一隔离层的厚度之和。
2.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第四隔离层的厚度小于所述第二隔离层在所述控制栅与所述第一导电类型源区之间的厚度。
3.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第四隔离层的厚度小于所述第一隔离层的厚度。
4.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第一隔离层、所述第二隔离层、所述第三隔离层和所述第四隔离层均为绝缘氧化层。
5.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述屏蔽栅MOSFET器件还包括元胞外围结构体，所述元胞外围结构体与所述元胞结构体共用所述第一导电类型漂移区、所述屏蔽栅、所述第二导电类型基区和所述源极金属层；
其中，所述屏蔽栅的上方与所述源极金属层欧姆接触，所述第一导电类型漂移区和所述第二导电类型基区各自与所述屏蔽栅之间设置有所述第五隔离层；
所述第二导电类型基区中靠近所述控制栅的第五上表面与所述源极金属层之间设置有所述第五隔离层，所述第二导电类型基区中远离所述控制栅的第六上表面设置有第二导电类型体区，所述第二导电类型体区与所述源极金属层欧姆接触。
6.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第四上表面与所述源极金属层欧姆接触。
7.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述屏蔽栅MOSFET器件还包括第一导电类型衬底，所述第一导电类型衬底上方设置所述第一导电类型漂移区，所述第一导电类型衬底的下方设置有漏极金属层。
8.根据权利要求7所述的屏蔽栅MOSFET器件，其特征在于，所述第一导电类型衬底为第一预设掺杂浓度的N型多晶硅区，所述第一导电类型漂移区为第二预设掺杂浓度的N型多晶硅区，所述第一导电类型源区为第三预设掺杂浓度的N型多晶硅区，所述第二导电类型基区为P型多晶硅区，所述第一预设掺杂浓度和所述第三预设掺杂浓度均大于所述第二预设掺杂浓度。
9.根据权利要求7所述的屏蔽栅MOSFET器件，其特征在于，所述第一导电类型衬底为第一预设掺杂浓度的P型多晶硅区，所述第一导电类型漂移区为第二预设掺杂浓度的P型多晶硅区，所述第一导电类型源区为第三预设掺杂浓度的P型多晶硅区，所述第二导电类型基区为N型多晶硅区，所述第一预设掺杂浓度和所述第三预设掺杂浓度均大于所述第二预设掺杂浓度。
10.一种芯片，其特征在于，包括如权利要求1至9中任一项所述的屏蔽栅MOSFET器件。
11.一种终端设备，其特征在于，包括如权利要求1至9中任一项所述的屏蔽栅MOSFET器件。
CN202111017743.6A 2021-08-31 2021-08-31 屏蔽栅mosfet器件、芯片和终端设备 Pending CN113745316A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111017743.6A CN113745316A (zh) 2021-08-31 2021-08-31 屏蔽栅mosfet器件、芯片和终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111017743.6A CN113745316A (zh) 2021-08-31 2021-08-31 屏蔽栅mosfet器件、芯片和终端设备

Publications (1)

Publication Number Publication Date
CN113745316A true CN113745316A (zh) 2021-12-03

Family

ID=78734490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111017743.6A Pending CN113745316A (zh) 2021-08-31 2021-08-31 屏蔽栅mosfet器件、芯片和终端设备

Country Status (1)

Country Link
CN (1) CN113745316A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140026A1 (en) * 2001-03-30 2002-10-03 Eiji Ishikawa Semiconductor device and method for manufacturing semiconductor device
CN204497236U (zh) * 2015-03-31 2015-07-22 无锡新洁能股份有限公司 利用电荷耦合实现耐压的功率mos器件
CN205900553U (zh) * 2016-07-26 2017-01-18 无锡同方微电子有限公司 能降低栅极电容的分离栅mosfet器件结构
CN107546270A (zh) * 2016-06-23 2018-01-05 瑞萨电子株式会社 半导体器件及其制造方法
CN107799602A (zh) * 2017-10-24 2018-03-13 贵州芯长征科技有限公司 能节省终端面积的屏蔽栅mosfet器件及其制备方法
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
CN110277439A (zh) * 2019-05-29 2019-09-24 陕西半导体先导技术中心有限公司 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法
CN216288472U (zh) * 2021-08-31 2022-04-12 深圳市威兆半导体有限公司 屏蔽栅mosfet器件和芯片

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140026A1 (en) * 2001-03-30 2002-10-03 Eiji Ishikawa Semiconductor device and method for manufacturing semiconductor device
CN204497236U (zh) * 2015-03-31 2015-07-22 无锡新洁能股份有限公司 利用电荷耦合实现耐压的功率mos器件
CN107546270A (zh) * 2016-06-23 2018-01-05 瑞萨电子株式会社 半导体器件及其制造方法
CN205900553U (zh) * 2016-07-26 2017-01-18 无锡同方微电子有限公司 能降低栅极电容的分离栅mosfet器件结构
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
CN107799602A (zh) * 2017-10-24 2018-03-13 贵州芯长征科技有限公司 能节省终端面积的屏蔽栅mosfet器件及其制备方法
CN110277439A (zh) * 2019-05-29 2019-09-24 陕西半导体先导技术中心有限公司 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法
CN216288472U (zh) * 2021-08-31 2022-04-12 深圳市威兆半导体有限公司 屏蔽栅mosfet器件和芯片

Similar Documents

Publication Publication Date Title
US7655975B2 (en) Power trench transistor
CN105280711B (zh) 电荷补偿结构及用于其的制造
US8564057B1 (en) Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
CN105448961B (zh) 超结器件的终端保护结构
CN104701357A (zh) 金属带保护环沟槽短接本体区以缩小端接区的结构
CN101950759A (zh) 一种Super Junction VDMOS器件
US20130240955A1 (en) Vertical transistor having edge termination structure
CN102723363B (zh) 一种vdmos器件及其制作方法
WO2022088925A1 (zh) 一种npn三明治栅结构的沟槽mosfet器件
CN114823910B (zh) 短沟道沟槽型碳化硅晶体管及其制造方法
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
CN216288472U (zh) 屏蔽栅mosfet器件和芯片
CN117174756B (zh) 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法
US11894458B2 (en) Lateral double-diffused metal oxide semiconductor field effect transistor
US20160240615A1 (en) Semiconductor Device and a Method for Forming a Semiconductor Device
US9640551B2 (en) Passive device and radio frequency module formed on high resistivity substrate
CN114843346B (zh) 低阻沟槽型碳化硅晶体管及其制造方法
CN104253154A (zh) 一种具有内置二极管的igbt及其制造方法
CN109994546B (zh) 一种横向双扩散金属氧化物半导体器件、电子装置
CN113745316A (zh) 屏蔽栅mosfet器件、芯片和终端设备
Deng et al. A 100‐V trench power MOSFET with taper‐shielded gate and non‐uniform drift region doping profile
US9711636B2 (en) Super-junction semiconductor device
CN110534575B (zh) 一种vdmos器件
CN109192777B (zh) 一种深槽半超结结构功率器件及制造方法
CN116581149B (zh) 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211203