CN114823910B - 短沟道沟槽型碳化硅晶体管及其制造方法 - Google Patents

短沟道沟槽型碳化硅晶体管及其制造方法 Download PDF

Info

Publication number
CN114823910B
CN114823910B CN202210745832.0A CN202210745832A CN114823910B CN 114823910 B CN114823910 B CN 114823910B CN 202210745832 A CN202210745832 A CN 202210745832A CN 114823910 B CN114823910 B CN 114823910B
Authority
CN
China
Prior art keywords
well region
silicon carbide
doping
trench
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210745832.0A
Other languages
English (en)
Other versions
CN114823910A (zh
Inventor
崔京京
章剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ruineng Weilan Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202210745832.0A priority Critical patent/CN114823910B/zh
Publication of CN114823910A publication Critical patent/CN114823910A/zh
Application granted granted Critical
Publication of CN114823910B publication Critical patent/CN114823910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种短沟道沟槽型碳化硅晶体管及其制造方法，涉及半导体器件领域。该晶体管包括：第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；设置在外延层远离第一表面的表面上的源极金属层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构；设置在栅极沟槽结构的角部处的导电结构；设置在栅极沟槽结构靠近顶部的侧面外围区域的第一掺杂类型的第一掺杂区；设置在源极金属层下方的部分阱区内的第二掺杂类型的第二掺杂区；第二掺杂区与栅极沟槽结构之间存在间隔；第一掺杂类型与第二掺杂类型相反。根据本申请实施例，能够提升沟槽型碳化硅晶体管的可靠性和正向导通性能。

Description

短沟道沟槽型碳化硅晶体管及其制造方法
技术领域
本申请属于半导体器件领域，尤其涉及一种短沟道沟槽型碳化硅晶体管及其制造方法。
背景技术
常见晶体管结构一般为金属氧化物半导体场效应管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）或者绝缘栅双极型晶体管（InsulatedGate Bipolar Transistor，IGBT），由于其属于电压控制型器件，易于驱动，因而广泛应用于各种电力电子电路中。根据栅极的布局方向不同，此类晶体管又分为平面型结构和沟槽型结构。而沟槽型结构由于更高的元胞密度，在导通性能方面具有更明显的优势。但对于沟槽型碳化硅晶体管来说，最大的挑战是沟槽角部的栅极氧化层极易承受巨大的电场强度，影响器件的可靠性。
现有的沟槽型碳化硅晶体管制造技术，主要依靠引入深P阱区，通过深P阱区包围栅极底部氧化层或者通过深P阱区的耗尽区屏蔽栅极底部氧化层，来降低其所承受的电场强度。但是上述方法都牺牲了沟槽型碳化硅晶体管的正向导通性能。
发明内容
本申请实施例提供一种短沟道沟槽型碳化硅晶体管及其制造方法，能够提升沟槽型碳化硅晶体管的可靠性和正向导通性能。
第一方面，本申请实施例提供一种短沟道沟槽型碳化硅晶体管，包括：
第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；
设置在外延层远离第一表面的表面上的源极金属层；
设置在外延层内的第二掺杂类型的阱区；
设置在阱区内的栅极沟槽结构；
设置在栅极沟槽结构的角部处的导电结构；
设置在栅极沟槽结构靠近顶部的侧面外围区域的第一掺杂类型的第一掺杂区；
设置在源极金属层下方的部分阱区内的第二掺杂类型的第二掺杂区；第二掺杂区与栅极沟槽结构之间存在间隔；
第一掺杂类型与第二掺杂类型相反。
在一些可选的实施方式中，导电结构包括金属结构。
在一些可选的实施方式中，导电结构包括第一掺杂类型的第三掺杂区。
在一些可选的实施方式中，第三掺杂区的上表面高于栅极沟槽结构的底部的栅极氧化层的上表面，第三掺杂区的下表面低于栅极沟槽结构的底部的栅极氧化层的下表面。
在一些可选的实施方式中，阱区包括第一阱区和第二阱区，第一阱区的掺杂浓度大于或等于第二阱区的掺杂浓度，第一阱区与第二阱区的分界线位于第一投影和第二投影之间，第一投影为短沟道沟槽型碳化硅晶体管的垂直沟道在垂直于碳化硅衬底方向上的投影，第二投影为短沟道沟槽型碳化硅晶体管的水平沟道在垂直于碳化硅衬底方向上的投影。
在一些可选的实施方式中，阱区还包括第三阱区，第三阱区位于第一阱区和第二阱区之间，第三阱区的掺杂浓度大于第二阱区的掺杂浓度，且第三阱区的掺杂浓度大于或等于第一阱区的掺杂浓度。
在一些可选的实施方式中，碳化硅衬底还包括与第一表面相对的第二表面，第二表面设置有漏极结构。
第二方面，本申请实施例提供了一种短沟道沟槽型碳化硅晶体管制造方法，方法包括：
提供第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；
在外延层远离第一表面的表面上形成第二掺杂类型的阱区；
在外延层远离第一表面的表面形成埋置在阱区内部的第一掺杂类型的第一掺杂区以及第二掺杂类型的第二掺杂区；
在外延层形成沟槽结构；
在沟槽结构的角部处形成导电结构；
在沟槽结构内形成栅极沟槽结构，以及在外延层的表面形成源极金属层。
在一些可选的实施方式中，在沟槽结构的角部处形成导电结构，包括：
在沟槽结构的角部处形成金属结构。
在一些可选的实施方式中，在沟槽结构的角部处形成导电结构，包括：
在沟槽结构的角部处形成第一掺杂类型的第三掺杂区。
本申请实施例提供一种短沟道沟槽型碳化硅晶体管，短沟道沟槽型碳化硅晶体管包括：内置于外延层内的阱区、栅极沟槽结构和导电结构、第一掺杂区以及第二掺杂区。通过在靠近栅极沟槽结构角部处形成导电结构，在阻断模式下，由于被阱区完全包围，栅极沟槽结构的角部承受的电场强度得到有效屏蔽；在导通模式下，角部导电结构连接了垂直沟道以及水平沟道，并可以有效减少垂直沟道和水平沟道的有效长度，降低导通电阻，从而提升沟槽型碳化硅晶体管的可靠性和正向导通性能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的短沟道沟槽型碳化硅晶体管的实施例的一种结构示意图；
图2是本申请提供的碳化硅沟槽栅晶体管制造方法的实施例的流程示意图；
图3是本申请提供的碳化硅衬底的截面结构示意图；
图4是本申请提供的形成阱区的截面结构示意图；
图5是本申请提供的形成第一掺杂区和第二掺杂区的截面结构示意图；
图6是本申请提供的形成沟槽结构的截面结构示意图；
图7是本申请提供的形成导电结构的截面结构示意图；
图8是本申请提供的形成栅极沟槽结构和源极金属层的截面结构示意图；
图9是本申请提供的形成的导电结构为金属结构的截面结构示意图；
图10是本申请提供的形成的导电结构为第三掺杂区的截面结构示意图；
图11是本申请提供的形成漏极结构的截面结构示意图。
附图元件符号说明：
1：碳化硅衬底；11：第一表面；12：第二表面。
2：外延层；21：源极金属层；22：阱区；221：第一阱区；222：第二阱区；223：第三阱区；23：栅极沟槽结构；231：栅极层；232：栅极氧化层；24：导电结构；241：金属结构；242：第三掺杂区；25：第一掺杂区；26：第二掺杂区；27：沟槽结构。
3：漏极结构。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
经发明人研究发现，现有的沟槽型碳化硅晶体管制造技术，主要依靠引入深P阱区，通过深P阱区包围栅极底部氧化层或者通过深P阱区的耗尽区屏蔽栅极底部氧化层，来降低其所承受的电场强度。但是上述方法要么减少了有效沟道数量，要么引入了JFET区电阻，都牺牲了沟槽型碳化硅晶体管的正向导通性能。
为了解决现有技术问题，本申请实施例提供了一种短沟道沟槽型碳化硅晶体管及其制造方法。下面首先对本申请实施例所提供的短沟道沟槽型碳化硅晶体管进行介绍。
图1示出了本申请提供的短沟道沟槽型碳化硅晶体管的实施例的一种结构示意图。
如图1所示，本申请实施例提供的短沟道沟槽型碳化硅晶体管包括：
第一掺杂类型的碳化硅衬底1，碳化硅衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2；
设置在外延层2远离第一表面11的表面上的源极金属层21；
设置在外延层2内的第二掺杂类型的阱区22；
设置在阱区22内的栅极沟槽结构23；
设置在栅极沟槽结构23的角部处的导电结构24；
设置在栅极沟槽结构23靠近顶部的侧面外围区域的第一掺杂类型的第一掺杂区25；
设置在源极金属层21下方的部分阱区22内的第二掺杂类型的第二掺杂区26；第二掺杂区26与栅极沟槽结构23之间存在间隔；
第一掺杂类型与第二掺杂类型相反。
本申请实施例提供一种短沟道沟槽型碳化硅晶体管，短沟道沟槽型碳化硅晶体管包括：内置于外延层内的阱区、栅极沟槽结构和导电结构、第一掺杂区以及第二掺杂区。通过在靠近栅极沟槽结构角部处形成导电结构，在阻断模式下，由于被阱区完全包围，栅极沟槽结构的角部承受的电场强度得到有效屏蔽；在导通模式下，角部导电结构连接了垂直沟道以及水平沟道，并可以有效减少垂直沟道和水平沟道的有效长度，降低导通电阻，从而提升沟槽型碳化硅晶体管的可靠性和正向导通性能。
在本实施例中，第一掺杂类型可以为N型，第二掺杂类型可以为P型。第一掺杂类型的碳化硅衬底1可以为N型的碳化硅衬底；第一掺杂类型的外延层2可以为N型的外延层；第二掺杂类型的阱区22可以为P型的阱区；第一掺杂类型的第一掺杂区25可以为N型的第一掺杂区；第二掺杂类型的第二掺杂区26可以为P型的第二掺杂区。
外延层2可以为至少一个外延层。外延层2可以由碳化硅等至少一种半导体材料形成。本实施例以外延层2为碳化硅外延层为例，碳化硅具有比硅宽的带隙，因此与硅相比在高温下也能保持稳定性；另外，因为碳化硅的击穿电场高于硅的击穿电场，因此碳化硅与硅相比在高压下也可以稳定地操作。
在一些可选的实施方式中，碳化硅衬底1还可以包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构。
在一种可选的实施方式中，导电结构24可以包括金属结构241。
在本实施例中，金属结构241包括第一金属结构（图未示）和第二金属结构（图未示），第一金属结构位于垂直于碳化硅衬底1方向上的栅极沟槽结构23的角部处，第二金属结构位于平行于碳化硅衬底1方向上的栅极沟槽结构23的角部处。
在本实施方式中，在导通模式下，电子的流通路径可以为第一掺杂区25→垂直沟道（图未示）→第一金属结构→第二金属结构→水平沟道（图未示）→外延层2→漏极结构。也就是说，金属结构241连接了垂直沟道以及水平沟道，可以有效减少垂直沟道和水平沟道的有效长度，降低导通电阻。
在一些可选的实施方式中，导电结构24可以包括第一掺杂类型的第三掺杂区。
本实施例中，导电结构24可以为N型的第三掺杂区。
作为一个示例，第三掺杂区的上表面高于栅极沟槽结构23的底部的栅极氧化层232的上表面；第三掺杂区的下表面低于栅极沟槽结构23的底部的栅极氧化层232的下表面。
由于在第三掺杂区的上表面低于栅极沟槽结构23的底部的栅极氧化层232的上表面的情况下，短沟道沟槽型碳化硅晶体管的垂直沟道的开启电压会发生变化，甚至会导致沟道中断。因此，第三掺杂区的上表面高于栅极沟槽结构23的底部的栅极氧化层232的上表面。
由于在第三掺杂区的下表面高于栅极沟槽结构23底部的栅极氧化层232的下表面的情况下，短沟道沟槽型碳化硅晶体管的水平沟道的开启电压会发生变化，甚至会导致沟道中断，因此，第三掺杂区的下表面低于栅极沟槽结构23的底部的栅极氧化层232的下表面。
在本实施方式中，在导通模式下，电子的流通路径可以为第一掺杂区25→垂直沟道→第三掺杂区→水平沟道→外延层2→漏极结构。也就是说，第三掺杂区连接了垂直沟道以及水平沟道，可以有效减少垂直沟道和水平沟道的有效长度，降低导通电阻。
在一些可选的实施方式中，阱区22包括第一阱区221和第二阱区222，第一阱区221的掺杂浓度大于或等于第二阱区222的掺杂浓度，第一阱区221与第二阱区222的分界线位于第一投影和第二投影之间，第一投影为短沟道沟槽型碳化硅晶体管的垂直沟道在垂直于碳化硅衬底1方向上的投影，第二投影为短沟道沟槽型碳化硅晶体管的水平沟道在垂直于碳化硅衬底1方向上的投影。
在本实施方式中，短沟道沟槽型碳化硅晶体管的垂直沟道位于第一阱区221内，短沟道沟槽型碳化硅晶体管的水平沟道位于第二阱区222内。
可以理解的是，电子在垂直沟道上的迁移速率大于在水平沟道上的迁移速率，因此，可以增大第一阱区221内的开启电压，减少第二阱区222内的开启电压，即，将增大第一阱区221的掺杂浓度，减少第二阱区222的掺杂浓度，以实现第一阱区221的掺杂浓度大于或等于第二阱区222的掺杂浓度。
在一些可选的实施方式中，阱区22还包括第三阱区223，第三阱区223位于第一阱区221和第二阱区222之间，第三阱区223的掺杂浓度大于第二阱区222的掺杂浓度，且第三阱区223的掺杂浓度大于或等于第一阱区221的掺杂浓度。
由于第三阱区223的掺杂浓度设置的较高，第一阱区221的掺杂浓度的设置灵活性更高。即使第一阱区221的掺杂浓度设置得较低，在阻断模式时，由于高掺杂浓度的第三阱区223可以让电场快速截止，第一阱区221因此无电场穿通（Punch Through）的风险。由于第一阱区221的开启电压与栅极沟槽结构23的栅极氧化层232的厚度成正相关。在第一阱区221的开启电压一定的情况下，第一阱区221的掺杂浓度越低，栅极氧化层232的厚度越高，短沟道沟槽型碳化硅晶体管栅极耐击穿能力越强。因此，设置较高浓度的第三阱区223，可以增大栅极氧化层232的厚度，以提高短沟道沟槽型碳化硅晶体管栅极耐击穿能力。
作为一个示例，第三阱区223可以位于第一投影和第二投影之间的平面上。
作为一个示例，在栅极沟槽结构23上加高压时，第一阱区221与栅极沟槽结构23的接触的表面，以及第二阱区222与栅极沟槽结构23的接触的表面会形成一个第一掺杂类型的第四掺杂区（图未示），第四掺杂区的掺杂浓度可以等于第三掺杂区242的掺杂浓度。在栅极沟槽结构23上停止加高压时，第四掺杂区会消失。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，碳化硅衬底1不限于N型，也可以为P型。当碳化硅衬底1为P型时，相应地，外延层2、阱区22、第一掺杂区25和第二掺杂区26等结构的导电类型也要发生变化。
作为一个示例，N型的掺杂离子可以为氮离子和磷离子；P型的掺杂离子可以为硼离子和铝离子。
同时值得注意的是，本申请实施例以一种短沟道沟槽型碳化晶体管为例，具体为MOSFET晶体管结构，但在实际实施时，也同样适用于沟槽型碳化硅IGBT晶体管，唯一区别为碳化硅衬底为第二掺杂类型。
基于上述实施例提供的短沟道沟槽型碳化硅晶体管，本申请还提供了短沟道沟槽型碳化硅晶体管制造方法。以下将对短沟道沟槽型碳化硅晶体管制造方法进行说明。
图2示出了本申请提供的短沟道沟槽型碳化硅晶体管制造方法的实施例的流程示意图。
如图2所示，短沟道沟槽型碳化硅晶体管制造方法包括步骤S210至S260。请一并参阅图1、图3至图11。图3至图11是本申请提供的短沟道沟槽型碳化硅晶体管制造方法一系列制程对应的截面结构示意图。
S210、提供第一掺杂类型的碳化硅衬底1，碳化硅衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2。
在本实施例中，第一掺杂类型的碳化硅衬底1为N型的碳化硅衬底1。
如图3所示，在一些可选的实施方式中，首先提供N型的碳化硅衬底1，然后在碳化硅衬底1上进行外延，形成N型的外延层2。
S220、在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22。
在本实施例中，第二掺杂类型的阱区22为P型的阱区。
如图4所示，在一些可选的实施方式中，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22，可以包括：
在外延层2远离第一表面11的表面上进行P型的离子掺杂，形成P型的阱区22。
在另一些可选的实施方式中，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22，可以包括：
在外延层2远离第一表面11的表面上进行外延，形成P型的阱区22。
在一些可选的实施方式中，阱区22包括第一阱区221和第二阱区222，第一阱区221的掺杂浓度大于或等于第二阱区222的掺杂浓度，第一阱区221与第二阱区222的分界线位于第一投影和第二投影之间，第一投影为短沟道沟槽型碳化硅晶体管的垂直沟道在垂直于碳化硅衬底1方向上的投影，第二投影为短沟道沟槽型碳化硅晶体管的水平沟道在垂直于碳化硅衬底1方向上的投影。
在一些可选的实施方式中，阱区22还包括第三阱区223，第三阱区223位于第一阱区221和第二阱区222之间，第三阱区223的掺杂浓度大于第二阱区222的掺杂浓度，且第三阱区223的掺杂浓度大于或等于第一阱区221的掺杂浓度。
S230、在外延层2远离第一表面11的表面形成埋置在阱区22内部的第一掺杂类型的第一掺杂区25以及第二掺杂类型的第二掺杂区26。
在本实施例中，第一掺杂类型的第一掺杂区25可以为N型掺杂区，第二掺杂类型的第二掺杂区26可以为P型掺杂区。
如图5所示，在外延层2远离第一表面11的表面形成埋置在阱区22内部的第一掺杂类型的第一掺杂区25以及第二掺杂类型的第二掺杂区26可以包括：
在外延层2远离第一表面11的表面上进行第一掺杂类型的离子掺杂，形成埋置在阱区22内部的第一掺杂区25；
在外延层2远离第一表面11的表面上进行第二掺杂类型的离子掺杂，形成埋置在阱区22内部的第二掺杂区26。
S240、在外延层2形成沟槽结构27。
如图6所示，在外延层2形成沟槽结构27，可以包括：
利用掩模板在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2形成沟槽结构27。
在一些可选的实施方式中，在外延层2形成沟槽结构27之后，还可以包括：
在外延层2的表面和沟槽结构27中填入氧化材料，并进行回刻。其中，氧化材料可以包括氧化硅等。
S250、在沟槽结构27的角部处形成导电结构24。
如图7所示，在沟槽结构27的角部处形成导电结构24。
在一些可选的实施方式中，如图9所示，在沟槽结构27的角部处形成导电结构24，可以包括：
在沟槽结构27的底部进行氧化，形成氧化层，氧化层在平行于碳化硅衬底1方向上的长度小于沟槽结构27的底部的长度；
在具有氧化层的沟槽结构27中淀积金属材料；
合金化退火，在金属材料和碳化硅表面形成金属结构241；
去除未形成金属结构241的金属材料和氧化层。
在另一些可选的实施方式中，如图10所示，在沟槽结构27的角部处形成导电结构24，可以包括：
向沟槽结构27的角部处进行第一掺杂类型的离子掺杂，在沟槽结构27的角部处形成第三掺杂区242。
在一些可选的实施方式中，第三掺杂区242的上表面高于栅极沟槽结构23的底部的栅极氧化层232的上表面；第三掺杂区242的下表面低于栅极沟槽结构的底部的栅极氧化层232的下表面。
S260、在沟槽结构27内形成栅极沟槽结构23，以及在外延层2的表面形成源极金属层21。
如图8所示，在沟槽结构27内形成栅极沟槽结构23，以及在外延层2的表面形成源极金属层21，可以包括：
在沟槽结构27内形成栅极氧化层232和栅极层231，以形成栅极沟槽结构23；
在外延层2的表面填充金属材料，以形成源极金属层21。
在一些可选的实施方式中，如图11所示，碳化硅衬底1还包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构3。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，碳化硅衬底1不限于N型，也可以为P型。当碳化硅衬底1为P型时，相应地，外延层2、阱区22、第一掺杂区25和第二掺杂区26等结构的导电类型也要发生变化。
同时值得注意的是，本实施例以一种短沟道沟槽型碳化硅晶体管为例，具体为MOSFET晶体管结构，但在实际实施时，也同样适用于沟槽型碳化硅IGBT晶体管，唯一区别为碳化硅衬底为第二掺杂类型。
关于上述实施例中的短沟道沟槽型碳化硅晶体管制造方法，其中各个结构以及有益效果已经在有关该短沟道沟槽型碳化硅晶体管的实施例中进行了详细描述，此处将不做详细阐述说明。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (8)

1.一种短沟道沟槽型碳化硅晶体管，其特征在于，包括：
第一掺杂类型的碳化硅衬底，所述碳化硅衬底包括第一表面，所述第一表面上设置有第一掺杂类型的外延层；
设置在所述外延层远离所述第一表面的表面上的源极金属层；
设置在所述外延层内的第二掺杂类型的阱区；
设置在所述阱区内的栅极沟槽结构；
设置在所述栅极沟槽结构的角部处的导电结构；
设置在所述栅极沟槽结构靠近顶部的侧面外围区域的第一掺杂类型的第一掺杂区；
设置在所述源极金属层下方的部分所述阱区内的第二掺杂类型的第二掺杂区；所述第二掺杂区与所述栅极沟槽结构之间存在间隔；
所述第一掺杂类型与所述第二掺杂类型相反；
所述导电结构包括金属结构。
2.根据权利要求1所述的短沟道沟槽型碳化硅晶体管，其特征在于，所述导电结构包括所述第一掺杂类型的第三掺杂区。
3.根据权利要求2所述的短沟道沟槽型碳化硅晶体管，其特征在于，所述第三掺杂区的上表面高于所述栅极沟槽结构的底部的栅极氧化层的上表面，所述第三掺杂区的下表面低于所述栅极沟槽结构的底部的栅极氧化层的下表面。
4.根据权利要求1所述的短沟道沟槽型碳化硅晶体管，其特征在于，所述阱区包括第一阱区和第二阱区，所述第一阱区的掺杂浓度大于或等于所述第二阱区的掺杂浓度，所述第一阱区与所述第二阱区的分界线位于第一投影和第二投影之间，所述第一投影为所述短沟道沟槽型碳化硅晶体管的垂直沟道在垂直于所述碳化硅衬底方向上的投影，所述第二投影为所述短沟道沟槽型碳化硅晶体管的水平沟道在垂直于所述碳化硅衬底方向上的投影。
5.根据权利要求4所述的短沟道沟槽型碳化硅晶体管，其特征在于，所述阱区还包括第三阱区，所述第三阱区位于所述第一阱区和所述第二阱区之间，所述第三阱区的掺杂浓度大于所述第二阱区的掺杂浓度，且所述第三阱区的掺杂浓度大于或等于所述第一阱区的掺杂浓度。
6.根据权利要求1-5中任一项所述的短沟道沟槽型碳化硅晶体管，其特征在于，所述碳化硅衬底还包括与所述第一表面相对的第二表面，所述第二表面设置有漏极结构。
7.一种短沟道沟槽型碳化硅晶体管制造方法，其特征在于，包括：
提供第一掺杂类型的碳化硅衬底，所述碳化硅衬底包括第一表面，所述第一表面上设置有第一掺杂类型的外延层；
在所述外延层远离所述第一表面的表面上形成第二掺杂类型的阱区；
在所述外延层远离所述第一表面的表面形成埋置在所述阱区内部的所述第一掺杂类型的第一掺杂区以及所述第二掺杂类型的第二掺杂区；
在外延层形成沟槽结构；
在所述沟槽结构的角部处形成导电结构；
在所述沟槽结构内形成栅极沟槽结构，以及在所述外延层的表面形成源极金属层；
所述在所述沟槽结构的角部处形成导电结构，包括：
在所述沟槽结构的角部处形成金属结构。
8.根据权利要求7所述的短沟道沟槽型碳化硅晶体管制造方法，其特征在于，所述在所述沟槽结构的角部处形成导电结构，包括：
在所述沟槽结构的角部处形成所述第一掺杂类型的第三掺杂区。
CN202210745832.0A 2022-06-29 2022-06-29 短沟道沟槽型碳化硅晶体管及其制造方法 Active CN114823910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210745832.0A CN114823910B (zh) 2022-06-29 2022-06-29 短沟道沟槽型碳化硅晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210745832.0A CN114823910B (zh) 2022-06-29 2022-06-29 短沟道沟槽型碳化硅晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN114823910A CN114823910A (zh) 2022-07-29
CN114823910B true CN114823910B (zh) 2022-09-20

Family

ID=82523215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210745832.0A Active CN114823910B (zh) 2022-06-29 2022-06-29 短沟道沟槽型碳化硅晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN114823910B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238971A (zh) * 2023-11-13 2023-12-15 珠海格力电子元器件有限公司 半导体器件及其制作方法
CN117672865B (zh) * 2024-01-30 2024-05-17 爱特微(张家港)半导体技术有限公司 一种碳化硅沟槽型mosfet器件及其制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
CN110366782A (zh) * 2017-03-06 2019-10-22 三菱电机株式会社 碳化硅半导体装置、电力变换装置、碳化硅半导体装置的制造方法以及电力变换装置的制造方法
CN114464680A (zh) * 2022-01-04 2022-05-10 湖北九峰山实验室 碳化硅mosfet器件及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110366782A (zh) * 2017-03-06 2019-10-22 三菱电机株式会社 碳化硅半导体装置、电力变换装置、碳化硅半导体装置的制造方法以及电力变换装置的制造方法
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
CN114464680A (zh) * 2022-01-04 2022-05-10 湖北九峰山实验室 碳化硅mosfet器件及其制作方法

Also Published As

Publication number Publication date
CN114823910A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US8237195B2 (en) Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
US5838042A (en) DMOS device structure, and related manufacturing process
CN114823910B (zh) 短沟道沟槽型碳化硅晶体管及其制造方法
US9496382B2 (en) Field effect transistor, termination structure and associated method for manufacturing
US20050001264A1 (en) Semiconductor device having verical MOS gate structure and method of manufacturing the same
US12057482B2 (en) MOSFET with distributed doped P-shield zones under trenches
CN114843346B (zh) 低阻沟槽型碳化硅晶体管及其制造方法
US7253459B2 (en) Semiconductor devices and methods of manufacture thereof
US20150162430A1 (en) Planar vertical dmos transistor with a conductive spacer structure as gate
US20240274707A1 (en) Manufacturing method of semiconductor device
US20120098056A1 (en) Trench device structure and fabrication
CN118099191A (zh) 沟槽型分栅碳化硅场效应晶体管及其制备方法
CN116598347B (zh) 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法
CN113990935A (zh) 一种沟槽碳化硅mosfet器件及其制备方法
CN116581149B (zh) 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法
CN105047716A (zh) 射频ldmos器件及其制造方法
JP7106896B2 (ja) 半導体装置
CN114725219B (zh) 碳化硅沟槽栅晶体管及其制造方法
US20070126057A1 (en) Lateral DMOS device insensitive to oxide corner loss
CN118522768B (zh) 半导体场效应晶体管及其制备方法
CN118136677B (zh) 平面栅型功率金属-氧化物场效应晶体管以及功率器件
CN218123412U (zh) 沟槽型碳化硅晶体管
US20240047563A1 (en) Semiconductor device
CN108305898B (zh) 改善临界电压下滑的金属氧化物半导体元件及其制造方法
WO2024097110A1 (en) Semiconductor devices with additional mesa structures for reduced surface roughness

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240830

Address after: 200032 area a, 2nd floor, 420 Fenglin Road, Xuhui District, Shanghai

Patentee after: Shanghai Ruineng Weilan Semiconductor Technology Co.,Ltd.

Country or region after: China

Address before: 330052 North first floor, building 16, No. 346, xiaolanzhong Avenue, Xiaolan Economic Development Zone, Nanchang County, Nanchang City, Jiangxi Province

Patentee before: Ruineng Semiconductor Technology Co.,Ltd.

Country or region before: China