CN218123412U - 沟槽型碳化硅晶体管 - Google Patents
沟槽型碳化硅晶体管 Download PDFInfo
- Publication number
- CN218123412U CN218123412U CN202222309961.3U CN202222309961U CN218123412U CN 218123412 U CN218123412 U CN 218123412U CN 202222309961 U CN202222309961 U CN 202222309961U CN 218123412 U CN218123412 U CN 218123412U
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- type
- carbide substrate
- length
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本申请公开了一种沟槽型碳化硅晶体管,涉及半导体器件技术领域。沟槽型碳化硅晶体管包括:第一掺杂类型的碳化硅衬底,碳化硅衬底包括第一表面,第一表面上设置有第一掺杂类型的外延层;设置在外延层内的第二掺杂类型的阱区;设置在阱区内的栅极沟槽结构,栅极沟槽结构包括覆盖于栅极沟槽结构的表面的栅极氧化层,以及位于栅极沟槽结构的底部的栅极氧化层之上的栅极和PN结结构;设置在栅极沟槽结构的一侧,且与栅极沟槽结构接触的第一掺杂类型的第一掺杂区;设置在栅极沟槽结构的另一侧,且与栅极沟槽结构间隔的第二掺杂类型的第二掺杂区。根据本申请实施例,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。
Description
技术领域
本申请属于半导体器件领域,尤其涉及一种沟槽型碳化硅晶体管。
背景技术
随着电力电子的快速发展,用户对碳化硅(SiC)金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)的要求越来越高,使得碳化硅金属氧化物半导体场效应晶体管受到业界越来越多的关注。
碳化硅金属氧化物半导体场效应晶体管具有工作频率高、低开关损耗和功率密度大等优点。但现有的碳化硅金属氧化物半导体场效应晶体管不能检测自身的温度。
实用新型内容
本申请实施例提供一种沟槽型碳化硅晶体管,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。
一方面,本申请实施例提供一种沟槽型碳化硅晶体管,包括:
第一掺杂类型的碳化硅衬底,碳化硅衬底包括第一表面,第一表面上设置有第一掺杂类型的外延层;
设置在外延层内的第二掺杂类型的阱区;
设置在阱区内的栅极沟槽结构,栅极沟槽结构包括覆盖于栅极沟槽结构的表面的栅极氧化层,以及位于栅极沟槽结构的底部的栅极氧化层之上的栅极和PN结结构,栅极和PN结结构之间相互绝缘;
设置在栅极沟槽结构的一侧,且与栅极沟槽结构接触的第一掺杂类型的第一掺杂区;
设置在栅极沟槽结构的另一侧,且与栅极沟槽结构间隔的第二掺杂类型的第二掺杂区;
第一掺杂类型与第二掺杂类型相反。
在一些可选的实施方式中,栅极在平行于碳化硅衬底方向上的长度与PN结结构在平行于碳化硅衬底方向上的长度相等,且栅极在垂直于碳化硅衬底方向上的长度与PN结结构在垂直于碳化硅衬底方向上的长度相等。
在一些可选的实施方式中,栅极在平行于碳化硅衬底方向上的长度与PN结结构在平行于碳化硅衬底方向上的长度不相等,和/或,栅极在垂直于碳化硅衬底方向上的长度与PN结结构在垂直于碳化硅衬底方向上的长度不相等。
在一些可选的实施方式中,PN结结构包括:
设置在栅极沟槽结构的底部的栅极氧化层之上的第一结构和第二结构,第一结构和第二结构之间的接触面平行于第一表面;
第一结构的掺杂类型与第二结构的掺杂类型相反。
在一些可选的实施方式中,PN结结构包括:
设置在栅极沟槽结构的底部的栅极氧化层之上的第一结构和第二结构,第一结构和第二结构之间的接触面垂直于第一表面;
第一结构的掺杂类型与第二结构的掺杂类型相反。
在一些可选的实施方式中,第一结构在平行于碳化硅衬底方向上的长度与第二结构在平行于碳化硅衬底方向上的长度相等,且第一结构在垂直于碳化硅衬底方向上的长度与第二结构在垂直于碳化硅衬底方向上的长度相等。
在一些可选的实施方式中,第一结构在平行于碳化硅衬底方向上的长度与第二结构在平行于碳化硅衬底方向上的长度不相等,和/或,第一结构在垂直于碳化硅衬底方向上的长度与第二结构在垂直于碳化硅衬底方向上的长度相等。
在一些可选的实施方式中,阱区在垂直于碳化硅衬底方向上的投影与栅极在垂直于碳化硅衬底方向上的投影不交叠。
在一些可选的实施方式中,碳化硅衬底还包括与第一表面相对的第二表面,第二表面设置有漏极结构。
在一些可选的实施方式中,第一掺杂类型为N型或P型中的一者,第二掺杂类型为N型或P型中的另一者。
本申请实施例提供的一种沟槽型碳化硅晶体管,该沟槽型碳化硅晶体管包括设置在外延层内的阱区、栅极沟槽结构、第一掺杂区和第二掺杂区,其中,栅极沟槽结构包括覆盖于栅极沟槽结构的表面的栅极氧化层,以及位于栅极沟槽结构的底部的栅极氧化层之上的栅极和PN结结构。通过在栅极沟槽结构的底部的栅极氧化层之上设置PN结结构,利用在一定电流模式下,PN结结构的正向电压与温度之间具有线性关系,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。此外,一方面,由于PN结结构均匀分布在碳化硅金属氧化物半导体场效应晶体管内,能够提高碳化硅金属氧化物半导体场效应晶体管自身温度检测的准确性;另一方面,由于PN结结构在碳化硅金属氧化物半导体场效应晶体管内的电阻足够大,进而能够放大温度检测信号。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单的介绍,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请提供的沟槽型碳化硅晶体管的实施例的一种结构示意图;
图2是本申请提供的沟槽型碳化硅晶体管的实施例的另一种结构示意图;
图3是本申请提供的沟槽型碳化硅晶体管的实施例的又一种结构示意图;
图4是本申请提供的沟槽型碳化硅晶体管中的温度检测二极管的芯片布局的结构示意图;
图5是本申请提供的沟槽型碳化硅晶体管制造方法的实施例的流程示意图;
图6是本申请提供的碳化硅衬底的截面结构示意图;
图7是本申请提供的形成阱区的截面结构示意图;
图8是本申请提供的形成第一掺杂区和第二掺杂区的截面结构示意图;
图9是本申请提供的形成沟槽结构的截面结构示意图;
图10是本申请提供的形成栅极氧化层的截面结构示意图;
图11是本申请提供的形成栅极和第三结构的截面结构示意图;
图12是本申请提供的形成栅极和PN结结构的一种截面结构示意图;
图13是本申请提供的形成栅极和PN结结构的另一种截面结构示意图;
图14是本申请提供的形成漏极结构的截面结构示意图。
附图元件符号说明:
1:碳化硅衬底;11:第一表面;12:第二表面;
2:外延层;21:阱区;22:栅极沟槽结构;221:栅极氧化层;222:栅极;223:PN结结构;2231:第一结构;2232:第二结构;23:第一掺杂区;24:第二掺杂区;25-层间介质;26:TSD阳极;27:TSD阴极;28:沟槽结构;29:第三结构;
3:漏极结构。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例,为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本申请进行进一步详细描述。应理解,此处所描述的具体实施例仅意在解释本申请,而不是限定本申请。对于本领域技术人员来说,本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了解决现有技术问题,本申请实施例提供了一种沟槽型碳化硅晶体管。下面首先对本申请实施例所提供的沟槽型碳化硅晶体管进行介绍。
图1示出了本申请一个实施例提供的沟槽型碳化硅晶体管的实施例的一种结构示意图。
如图1所示,本申请实施例提供的沟槽型碳化硅晶体管,可以包括:
第一掺杂类型的碳化硅衬底1,碳化硅衬底包括第一表面11,第一表面11上设置有第一掺杂类型的外延层2;
设置在外延层2内的第二掺杂类型的阱区21;
设置在阱区21内的栅极沟槽结构22,栅极沟槽结构22可以包括覆盖于栅极沟槽结构22的表面的栅极氧化层221,以及位于栅极沟槽结构22的底部的栅极氧化层221之上的栅极222和PN结结构223,栅极222和PN结结构223之间相互绝缘;
设置在栅极沟槽结构22的一侧,且与栅极沟槽结构22接触的第一掺杂类型的第一掺杂区23;
设置在栅极沟槽结构22的另一侧,且与栅极沟槽结构22间隔的第二掺杂类型的第二掺杂区24;
第一掺杂类型与第二掺杂类型相反。
本申请实施例提供的一种沟槽型碳化硅晶体管,该沟槽型碳化硅晶体管包括设置在外延层内的阱区、栅极沟槽结构、第一掺杂区和第二掺杂区,其中,栅极沟槽结构包括覆盖于栅极沟槽结构的表面的栅极氧化层,以及位于栅极沟槽结构的底部的栅极氧化层之上的栅极和PN结结构。通过在栅极沟槽结构的底部的栅极氧化层之上设置PN结结构,利用在一定电流模式下,PN结结构的正向电压与温度之间具有线性关系,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。此外,一方面,由于PN结结构均匀分布在碳化硅金属氧化物半导体场效应晶体管内,能够提高碳化硅金属氧化物半导体场效应晶体管自身温度检测的准确性;另一方面,由于PN结结构在碳化硅金属氧化物半导体场效应晶体管内的电阻足够大,进而能够放大温度检测信号。
第一掺杂类型为N型或P型中的一者,第二掺杂类型为N型或P型中的另一者。
在本实施例中,第一掺杂类型可以为N型,第二掺杂类型可以为P型。第一掺杂类型的碳化硅衬底1可以为N型的碳化硅衬底;第一掺杂类型的外延层2可以为N型的外延层;第二掺杂类型的阱区21可以为P型的阱区;第一掺杂类型的第一掺杂区23可以为N型的第一掺杂区;第二掺杂类型的第二掺杂区24可以为P型的第二掺杂区。
外延层2可以为至少一个外延层。外延层2可以由碳化硅等至少一种半导体材料形成。本实施例以外延层2为碳化硅外延层为例,碳化硅可以具有比硅宽的带隙,因此与硅相比在高温下也能保持稳定性;另外,因为碳化硅的击穿电场高于硅的击穿电场,因此碳化硅与硅相比在高压下也可以稳定地操作。
可选的,栅极222和PN结结构223之间设置有层间介质25(interlayerDielectric,ILD),通过设置层间介质25实现栅极和PN结结构之间相互绝缘。层间介质25的组成材料可以和栅极氧化层221的组成材料相同,也可以和栅极氧化层221的组成材料不同,在此不作限定。
具体的,整个沟槽型碳化硅晶体管中栅极222和PN结结构223之间相互绝缘,栅极222起到沟槽的作用,栅极沟槽结构22外加正电压时,与栅极222接触的阱区21中形成反型电子层,即第一掺杂类型的电子层。阱区21和外延层2形成的PN结在源极结构(图未示)和漏极结构(图未示)施加反向电压时承受耐压。PN结结构223可以理解为集成在沟槽型碳化硅晶体管中的温度检测二极管(Temperature Sensitive Diode,TSD)。
在一些可选的实施方式中,栅极222在平行于碳化硅衬底1方向上的长度与PN结结构223在平行于碳化硅衬底1方向上的长度可以相等,且栅极222在垂直于碳化硅衬底1方向上的长度与PN结结构223在垂直于碳化硅衬底1方向上的长度可以相等。可以理解为,在图1所示的截面结构示意图上,栅极222的截面面积和PN结结构223的截面面积可以相等。
在本实施方式中,栅极在平行于碳化硅衬底方向上的长度与PN结结构在平行于碳化硅衬底方向上的长度相等,且栅极在垂直与碳化硅衬底方向上的长度与PN结结构在垂直与碳化硅衬底方向上的长度相等,能够降低工艺制作难度。
在另一些可选的实施方式中,栅极222在平行于碳化硅衬底1方向上的长度与PN结结构223在平行于碳化硅衬底1方向上的长度可以不相等,和/或,栅极222在垂直与碳化硅衬底1方向上的长度与PN结结构223在垂直于碳化硅衬底1方向上的长度可以不相等。
作为一个示例,栅极222在平行于碳化硅衬底1方向上的长度可以大于与PN结结构223在平行于碳化硅衬底1方向上的长度,和/或,栅极222在垂直与碳化硅衬底1方向上的长度可以大于与PN结结构223在垂直于碳化硅衬底1方向上的长度。
如图2所示,在一些可选的实施方式中,PN结结构223可以包括:
设置在栅极沟槽结构22的底部的栅极氧化层221之上的第一结构2231和第二结构2232,第一结构2231和第二结构2232之间的接触面平行于第一表面11;
第一结构2231的掺杂类型与第二结构2232的掺杂类型相反。
在本实施例中,以第一结构2231的掺杂类型为P型,第二结构2232的掺杂类型为N型,且第一结构2231设置在远离栅极沟槽结构22的底部的一侧,第二结构2232设置在靠近栅极沟槽结构22的底部的另一侧为例。相应的,第二结构2232也可以设置在远离栅极沟槽结构22的底部的一侧,第一结构2231也可以设置在靠近栅极沟槽结构22的底部的另一侧。
由于在一定电流模式下,PN结结构223的正向电压与温度之间具有线性关系,因此,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。
如图3所示,在另一些可选的实施方式中,PN结结构223可以包括:
设置在栅极沟槽结构22的底部的栅极氧化层221之上的第一结构2231和第二结构2232,第一结构2231和第二结构2232之间的接触面垂直于第一表面11;
第一结构2231的掺杂类型与第二结构2232的掺杂类型相反。
在本实施例中,以第一结构2231的掺杂类型为P型,第二结构2232的掺杂类型为N型,且第一结构2231设置在靠近栅极222的一侧,第二结构2232设置在远离栅极222的另一侧为例。相应的,第二结构2232也可以设置在靠近栅极222的一侧,第一结构2231也可以设置在远离栅极222的另一侧。
由于在一定电流模式下,PN结结构223的正向电压与温度之间具有线性关系,因此,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。
在一些可选的实施方式中,第一结构2231在平行于碳化硅衬底1方向上的长度与第二结构2232在平行于碳化硅衬底1方向上的长度相等,且第一结构2231在垂直于碳化硅衬底1方向上的长度与第二结构2232在垂直于碳化硅衬底1方向上的长度相等。
在本实施方式中,第一结构在平行于碳化硅衬底方向上的长度与第二结构在平行于碳化硅衬底方向上的长度相等,且第一结构在垂直于碳化硅衬底方向上的长度与第二结构在垂直于碳化硅衬底方向上的长度相等,也即是,第一结构的截面面积与第二结构的截面面积相等,能够降低工艺制作难度。
在另一些可选的实施方式中,第一结构2231在平行于碳化硅衬底1方向上的长度与第二结构2232在平行于碳化硅衬底1方向上的长度可以不相等,和/或,第一结构2231在垂直于碳化硅衬底1方向上的长度与第二结构2232在垂直于碳化硅衬底1方向上的长度可以不相等。
作为一个示例,第一结构2231在平行于碳化硅衬底1方向上的长度可以小于与第二结构2232在平行于碳化硅衬底1方向上的长度,和/或,第一结构2231在垂直于碳化硅衬底1方向上的长度可以小于与第二结构2232在垂直于碳化硅衬底1方向上的长度。
在一些可选的实施方式中,阱区21在垂直于碳化硅衬底1方向上的投影与栅极222在垂直于碳化硅衬底1方向上的投影不交叠。
仍请参照图3,阱区21可以包括底部阱区211和侧部阱区212。其中,底部阱区211与栅极沟槽结构22的底部部分接触,侧部阱区212与栅极沟槽结构22的侧部部分部分接触。
具体的,阱区21在垂直于碳化硅衬底1方向上的投影与栅极222在垂直于碳化硅衬底1方向上的投影不交叠,可以理解为,底部阱区211与栅极222在平行于碳化硅衬底1方向上的距离大于或等于0。
可以理解的是,在阱区21在垂直于碳化硅衬底1方向上的投影与栅极222在垂直于碳化硅衬底1方向上的投影交叠的情况下,栅极沟槽结构22外加正电压时,底部阱区211也会形成反型电子层,即第一掺杂类型的电子层。因此,为了防止底部阱区211在栅极沟槽结构22外加正电压时形成反型电子层,阱区21在垂直于碳化硅衬底1方向上的投影与栅极222在垂直于碳化硅衬底1方向上的投影不交叠。
在一些可选的实施方式中,碳化硅衬底1还可以包括与第一表面11相对的第二表面12,第二表面12设置有漏极结构3。
图4示出了本申请提供的沟槽型碳化硅晶体管中的温度检测二极管的芯片布局的结构示意图。如图4所示,温度检测二极管可以包括TSD阳极26和TSD阴极27,TSD阴极27的掺杂类型可以为N型,TSD阳极26的掺杂类型可以为P型,TSD阴极27和TSD阳极26之间的掺杂类型可以为P型。
值得注意的是,本实施例以第一掺杂类型为N型,第二掺杂类型为P型为例。但在实际实施时,碳化硅衬底1不限于N型,也可以为P型。当碳化硅衬底1为P型时,相应地,外延层2、阱区21、第一掺杂区23和第二掺杂区24等结构的导电类型也要发生变化。
基于上述实施例提供的沟槽型碳化硅晶体管,本申请还提供了沟槽型碳化硅晶体管制造方法。以下将对沟槽型碳化硅晶体管制造方法进行说明。
图5示出了本申请提供的沟槽型碳化硅晶体管制造方法的实施例的流程示意图。
如图5所示,沟槽型碳化硅晶体管制造方法可以包括S501至S506。请一并参阅图6至图14,图6至图14是本申请提供的沟槽型碳化硅晶体管制造方法一系列制程对应的截面结构示意图。
S501、提供第一掺杂类型的碳化硅衬底1,碳化硅衬底1包括第一表面11,第一表面11上设置有第一掺杂类型的外延层2。
在本实施例中,第一掺杂类型的碳化硅衬底1为N型的碳化硅衬底1。
如图6所示,在一些可选的实施方式中,首先提供N型的碳化硅衬底1,然后在碳化硅衬底1上进行外延,形成N型的外延层2。
S502、在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区21。
在本实施例中,第二掺杂类型的阱区21为P型的阱区。
如图7所示,在一些可选的实施方式中,在外延层2远离第一表面11的表面上进行P型的离子掺杂,形成P型的阱区21。
S503、在外延层2远离第一表面11的表面形成埋置在阱区21内部的第一掺杂类型的第一掺杂区23和第二掺杂类型的第二掺杂区24。
在本实施例中,第一掺杂类型的第一掺杂区23为N型的第一掺杂区,第二掺杂类型的第二掺杂区24为P型的第二掺杂区。
如图8所示,在一些可选的实施方式中,在外延层2远离第一表面11的表面形成埋置在阱区21内部的第一掺杂类型的第一掺杂区23和第二掺杂类型的第二掺杂区24,可以包括:
在外延层2远离第一表面11的表面上进行第一掺杂类型的离子掺杂,形成埋置在阱区21内部的第一掺杂区23;
在外延层2远离第一表面11的表面上进行第二掺杂类型的离子掺杂,形成埋置在阱区22内部的第二掺杂区24。
作为一个示例,在外延层2远离第一表面11的表面形成埋置在阱区21内部的第一掺杂类型的第一掺杂区23和第二掺杂类型的第二掺杂区24,可以包括:
在外延层2远离第一表面11的表面上进行N型的离子掺杂,形成埋置在阱区21内部的第一掺杂区23;
在外延层2远离第一表面11的表面上进行P型的离子掺杂,形成埋置在阱区22内部的第二掺杂区23。
S504、在外延层2形成沟槽结构28。
如图9所示,在一些可选的实施方式中,在外延层2形成沟槽结构28,可以包括:
在外延层2远离第一表面11的表面往下进行沟槽刻蚀,以使外延层2形成沟槽结构29。
可选的,利用掩模板在外延层2远离第一表面11的表面往下进行沟槽刻蚀,以使外延层2形成沟槽结构28。
S505、在沟槽结构28的表面形成栅极氧化层221。
如图10所示,在一些可选的实施方式中,在沟槽结构28的表面形成栅极氧化层221,可以包括:
在沟槽结构28的表面进行氧化,以形成栅极氧化层221。
S506、在沟槽结构28的底部的栅极氧化层221上形成栅极222和PN结结构223,栅极222和PN结结构223相互绝缘。
如图11和12所示,在一些可选的实施方式中,在沟槽结构28的底部的栅极氧化层221上形成栅极222和PN结结构223,可以包括:
在沟槽结构28的底部的栅极氧化层221之上形成栅极222和第三结构29;
在第三结构29内形成第一结构2231和第二结构2232,第一结构2231和第二结构2232之间的接触面平行于第一表面11;
第一结构2231的掺杂类型与第二结构2232的掺杂类型相反,第三结构29的掺杂类型与第一结构2231的掺杂类型或第二结构2232的掺杂类型相同。
在本实施例中,以第一结构2231的掺杂类型为P型,第二结构2232的掺杂类型为N型,第三结构29的掺杂类型为N型。
在一些可选的实施方式中,在沟槽结构28的底部的栅极氧化层221之上形成栅极222和第三结构29,可以包括:
在沟槽结构28的底部的栅极氧化层211之上形成栅极222;
在栅极222远离第一掺杂区23的一侧形成层间介质25;
在层间介质25远离栅极222的一侧形成第三结构29。
在一些可选的实施方式中,在第三结构29内形成第一结构2231和第二结构2232,可以包括:
在靠近栅极沟槽结构22的底部的一侧形成第二结构2232;
在远离栅极沟槽结构22的底部的另一侧进行P型重掺杂,形成第一结构2231;
或者,在靠近栅极沟槽结构22的底部的一侧进行P型重掺杂,形成第一结构2231;
在远离栅极沟槽结构22的底部的另一侧形成第二结构2232;
在远离第一表面11的表面上形成栅极氧化层211。
由于在一定电流模式下,PN结结构223的正向电压与温度之间具有线性关系,因此,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。
如图11和13所示,在另一些实施方式中,在沟槽结构28的底部的栅极氧化层221上形成栅极222和PN结结构223,可以包括:
在沟槽结构28的底部的栅极氧化层221之上形成栅极222和第三结构29;
在第三结构29内形成第一结构2231和第二结构2232,第一结构2231和第二结构2232之间的接触面垂直于第一表面11;
第一结构2231的掺杂类型与第二结构2231的掺杂类型相反,第三结构29的掺杂类型与第一结构2231的掺杂类型或第二结构2232的掺杂类型相同。
在一些可选的实施方式中,在沟槽结构28的底部的栅极氧化层221之上形成栅极222和第三结构29,可以包括:
在沟槽结构28的底部的栅极氧化层211之上形成栅极222;
在栅极222远离第一掺杂区23的一侧形成层间介质25;
在层间介质25远离栅极222的一侧形成第三结构29。
在一些可选的实施方式中,在第三结构29内形成第一结构2231和第二结构2232,可以包括:
在靠近栅极222的一侧进行P型重掺杂,形成第一结构2231;
在远离栅极2223的另一侧形成第二结构2232;
或者,在靠近栅极222的一侧形成第二结构2232;
在远离栅极2223的另一侧进行P型重掺杂,形成第一结构2231;
在远离第一表面11的表面上形成栅极氧化层211。
由于在一定电流模式下,PN结结构223的正向电压与温度之间具有线性关系,因此,能够实现碳化硅金属氧化物半导体场效应晶体管自身的温度检测。
可选的,在沟槽结构28的底部的栅极氧化层221上形成栅极222和PN结结构223之后,还可以形成栅极绝缘层;金属沉积;钝化处理;背面掩膜以及形成背面金属等。
在一些可选的实施方式中,栅极222在平行于碳化硅衬底1方向上的长度与PN结结构2232在平行于碳化硅衬底1方向上的长度相等,且栅极222在垂直于碳化硅衬底1方向上的长度与PN结结构223在垂直于碳化硅衬底1方向上的长度相等。
在一些可选的实施方式中,第一结构2231在平行于碳化硅衬底1方向上的长度与第二结构2232在平行于碳化硅衬底1方向上的长度相等,且第一结构2231在垂直于碳化硅衬底1方向上的长度与第二结构2232在垂直于碳化硅衬底1方向上的长度相等。
在一些可选的实施方式中,阱区21在垂直于碳化硅衬底1方向上的投影与栅极222在垂直于碳化硅衬底1方向上的投影不交叠。
如图14所示,在一些可选的实施方式中,碳化硅衬底1还包括与第一表面11相对的第二表面12,第二表面12设置有漏极结构3。
值得注意的是,本实施例以第一掺杂类型为N型,第二掺杂类型为P型为例。但在实际实施时,碳化硅衬底1不限于N型,也可以为P型。当碳化硅衬底1为P型时,相应地,外延层2、阱区21、第一掺杂区23和第二掺杂区24等结构的导电类型也要发生变化。
关于上述实施例中的沟槽型碳化硅晶体管制造方法,其中各个结构以及有益效果已经在有关该沟槽型碳化硅晶体管的实施例中进行了详细描述,此处将不做详细阐述说明。
以上所述,仅为本申请的具体实施方式,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的系统、模块和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。应理解,本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本申请的保护范围之内。
Claims (10)
1.一种沟槽型碳化硅晶体管,其特征在于,包括:
第一掺杂类型的碳化硅衬底,所述碳化硅衬底包括第一表面,所述第一表面上设置有所述第一掺杂类型的外延层;
设置在所述外延层内的第二掺杂类型的阱区;
设置在所述阱区内的栅极沟槽结构,所述栅极沟槽结构包括覆盖于所述栅极沟槽结构的表面的栅极氧化层,以及位于所述栅极沟槽结构的底部的栅极氧化层之上的栅极和PN结结构,所述栅极和所述PN结结构之间相互绝缘;
设置在所述栅极沟槽结构的一侧,且与所述栅极沟槽结构接触的所述第一掺杂类型的第一掺杂区;
设置在所述栅极沟槽结构的另一侧,且与所述栅极沟槽结构间隔的所述第二掺杂类型的第二掺杂区;
所述第一掺杂类型与所述第二掺杂类型相反。
2.根据权利要求1所述的沟槽型碳化硅晶体管,其特征在于,所述栅极在平行于所述碳化硅衬底方向上的长度与所述PN结结构在平行于所述碳化硅衬底方向上的长度相等,且所述栅极在垂直于所述碳化硅衬底方向上的长度与所述PN结结构在垂直于所述碳化硅衬底方向上的长度相等。
3.根据权利要求1所述的沟槽型碳化硅晶体管,其特征在于,所述栅极在平行于所述碳化硅衬底方向上的长度与所述PN结结构在平行于所述碳化硅衬底方向上的长度不相等,和/或,所述栅极在垂直于所述碳化硅衬底方向上的长度与所述PN结结构在垂直于所述碳化硅衬底方向上的长度不相等。
4.根据权利要求1所述的沟槽型碳化硅晶体管,其特征在于,所述PN结结构包括:
设置在所述栅极沟槽结构的底部的栅极氧化层之上的第一结构和第二结构,所述第一结构和所述第二结构之间的接触面平行于所述第一表面;
所述第一结构的掺杂类型与所述第二结构的掺杂类型相反。
5.根据权利要求1所述的沟槽型碳化硅晶体管,其特征在于,所述PN结结构包括:
设置在所述栅极沟槽结构的底部的栅极氧化层之上的第一结构和第二结构,所述第一结构和所述第二结构之间的接触面垂直于所述第一表面;
所述第一结构的掺杂类型与所述第二结构的掺杂类型相反。
6.根据权利要求4或5所述的沟槽型碳化硅晶体管,其特征在于,所述第一结构在平行于所述碳化硅衬底方向上的长度与所述第二结构在平行于所述碳化硅衬底方向上的长度相等,且所述第一结构在垂直于所述碳化硅衬底方向上的长度与所述第二结构在垂直于所述碳化硅衬底方向上的长度相等。
7.根据权利要求4或5所述的沟槽型碳化硅晶体管,其特征在于,所述第一结构在平行于所述碳化硅衬底方向上的长度与所述第二结构在平行于所述碳化硅衬底方向上的长度不相等,和/或,所述第一结构在垂直于所述碳化硅衬底方向上的长度与所述第二结构在垂直于所述碳化硅衬底方向上的长度相等。
8.根据权利要求1-5中任一项所述的沟槽型碳化硅晶体管,其特征在于,所述阱区在垂直于所述碳化硅衬底方向上的投影与所述栅极在垂直于所述碳化硅衬底方向上的投影不交叠。
9.根据权利要求1-5中任一项所述的沟槽型碳化硅晶体管,其特征在于,所述碳化硅衬底还包括与所述第一表面相对的第二表面,所述第二表面设置有漏极结构。
10.根据权利要求1-5中任一项所述的沟槽型碳化硅晶体管,其特征在于,所述第一掺杂类型为N型或P型中的一者,所述第二掺杂类型为N型或P型中的另一者。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222309961.3U CN218123412U (zh) | 2022-08-31 | 2022-08-31 | 沟槽型碳化硅晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222309961.3U CN218123412U (zh) | 2022-08-31 | 2022-08-31 | 沟槽型碳化硅晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218123412U true CN218123412U (zh) | 2022-12-23 |
Family
ID=84528985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222309961.3U Active CN218123412U (zh) | 2022-08-31 | 2022-08-31 | 沟槽型碳化硅晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218123412U (zh) |
-
2022
- 2022-08-31 CN CN202222309961.3U patent/CN218123412U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237195B2 (en) | Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate | |
CN103928516B (zh) | 具有双平行沟道结构的半导体器件及其制造方法 | |
US20120241761A1 (en) | Semiconductor device and method for manufacturing same | |
TW200535949A (en) | High voltage lateral fet structure with improved on resistance performance | |
CN102208439B (zh) | 半导体装置及其制造方法 | |
CN114823910B (zh) | 短沟道沟槽型碳化硅晶体管及其制造方法 | |
US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
US9324817B2 (en) | Method for forming a transistor device having a field electrode | |
JP2000269487A (ja) | 半導体装置及びその製造方法 | |
CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
CN115101592B (zh) | 沟槽型晶体管及其制造方法 | |
CN114843346B (zh) | 低阻沟槽型碳化硅晶体管及其制造方法 | |
CN218123412U (zh) | 沟槽型碳化硅晶体管 | |
US9525058B2 (en) | Integrated circuit and method of manufacturing an integrated circuit | |
CN115394835A (zh) | 沟槽型碳化硅晶体管及其制造方法 | |
CN218123413U (zh) | 双沟槽型碳化硅晶体管 | |
CN110534575B (zh) | 一种vdmos器件 | |
CN203179885U (zh) | 一种沟槽mosfet功率整流器件 | |
CN115377192A (zh) | 双沟槽型碳化硅晶体管及其制造方法 | |
CN106876441B (zh) | 具有固定界面电荷场限环的功率器件 | |
JPH09199721A (ja) | 電界効果トランジスタ | |
US11158703B2 (en) | Space efficient high-voltage termination and process for fabricating same | |
CN116435335B (zh) | 沟槽型mosfet电场屏蔽保护结构及制备方法 | |
CN108666363A (zh) | Ldmos器件及其制造方法 | |
US20240047563A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |