CN102208439B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102208439B
CN102208439B CN201110093173.9A CN201110093173A CN102208439B CN 102208439 B CN102208439 B CN 102208439B CN 201110093173 A CN201110093173 A CN 201110093173A CN 102208439 B CN102208439 B CN 102208439B
Authority
CN
China
Prior art keywords
layer
concentration
conductive
semiconductor device
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110093173.9A
Other languages
English (en)
Other versions
CN102208439A (zh
Inventor
渡边祐司
福井正纪
丸冈道明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN102208439A publication Critical patent/CN102208439A/zh
Application granted granted Critical
Publication of CN102208439B publication Critical patent/CN102208439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于，提供一种与以往的半导体装置相比，不易出现门寄生振荡的半导体装置。本发明的半导体装置10具有由基准浓度层4和低浓度层3构成的漂移层5、门极电极结构20、一对源极区域8a和8b、一对基极区域7a和7b、以及在该基极区域7a和7b的下部的基准浓度层4内设置的空乏层延伸区域6a和6b，该空乏层延伸区域6a和6b的下表面与低浓度层3和基准浓度层4的界面位置相比更进入低浓度层3，在基准浓度层4的表面上，形成有“dVDS/dt”低减用扩散层30，用于在切断电路时降低“dVDS/dt”，该“dVDS/dt”低减用扩散层30含有n型杂质、其浓度比基准浓度层4所含的杂质浓度更高。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
在以往的技术中，已经有可以不增加半导体装置的ON阻抗而使半导体装置微细化、且具有良好的耐压特性的半导体装置(例如：参照专利文献1)。图8是这种以往的半导体装置90的断面图。
以往的半导体装置90是功率MOSFET，如图8所示，其具有：由含有第1基准浓度的n型杂质(第1导电型杂质)的基准浓度层4及设置在该基准浓度层4下表面的含有低于第1基准浓度的n型杂质的低浓度层3所构成的漂移层5，在基准浓度层4的上表面通过门绝缘膜9形成的门极电极(门极电极结构20的多晶硅层11)，在基准浓度层4的表面上分别设置在所述门极电极构造20的各端部附近的含有高于第1基准浓度的n型杂质的一对源极区域(第1导电型半导体区域)8a和8b，分别围绕所述源极区域8a和8b的含有第2基准浓度的p型杂质(第2导电型杂质)的一对基极区域7a和7b，同源极区域8a和8b及基极区域7a和7b有电连接的源极(第1电极)14，设置在所述基极区域7a和7b的下部的基准浓度层4内的含有低于第2基准浓度的p型杂质的空乏层增长区域6a和6b，设置在低浓度层3的下表面的含有高于第1基准浓度的n型杂质的漏极层2，以及设置在所述漏极层2下表面的在与源极电极14之间加有电压的漏极电极1，其中，空乏层增长区域6a和6b，该空乏层增长区域6a和6b的下表面，被形成为比低浓度层3及基准浓度层4的界面位置更深、且伸入低浓度层3。
以往的半导体装置90，由于基极区域7a和7b的侧面没有覆盖空乏层增长区域6a和6b，使对向的基极区域7a和7b间的间隔可以比以往更加狭小，从而可以比以往(例如，参照专利文献2)的半导体装置更加微细化。另外，以往的半导体装置90，由于基极区域7a和7b的侧面没有覆盖空乏层增长区域6a和6b，即使可以使对向的基极区域7a和7b间的间隔比以往更加狭小，却并没有增加半导体装置的ON阻抗。
另外，以往的半导体装置90，由于没有必要用空乏层增长区域6a和6b来覆盖基极区域7a和7b的侧面，也就没有必要大范围地注入p型杂质，通过与第1基准浓度的均衡而具有指向性，可以较深地注入p型杂质，从而使基极区域7a和7b的扩散层底部下方的空乏层增长区域6a和6b作为具有充分厚度的扩散层增长。因此，可以在逆偏压(Bias)时使从PN结开始扩展的空乏层向空乏层增长区域6a和6b充分增长。其结果是，通过增长的空乏层可以使电场充分缓和，可以抑制由于电场集中所导致的耐压的下降，从而获得良好的耐压特性。
因此，以往的半导体装置90，可以在不增加半导体装置的ON阻抗的情况下使半导体装置微细化，且具有良好的耐压特性。
【先行技术文献】
【专利文献】
【专利文献1】国际公开第WO2008/069309号手册
【专利文献2】日本专利第3484690号公报
但是，在以往的半导体装置90中，虽然可以在不增加半导体装置的ON阻抗的情况下使半导体装置微细化，但由于切换速度(SwitchingSpeed)变快，从而导致在某些使用条件下切断电路时容易产生门的寄生振荡，为了抑制这种寄生振荡，可能出现需要变更电路常数的情况。
发明内容
鉴于上述问题，本发明的目的在于，提供一种与以往的半导体装置相比难以产生门寄生振荡的半导体装置及其制造方法。
[1]本发明的半导体装置，具有：漂移层，由基准浓度层和低浓度层所构成，所述基准浓度层含有第1导电型杂质、其浓度为第1基准浓度，所述低浓度层被设置在所述基准浓度层的下表面并且含有所述第1导电型杂质、其浓度比所述第1基准浓度更低；门极电极，在所述基准浓度层的上表面经由门绝缘膜而形成；一对第1导电型半导体区域，被设置在所述基准浓度层的表面并分别靠近所述门极电极的各个端部、含有第1导电型杂质、其浓度比所述第1基准浓度更高；一对基极区域，分别围绕所述第1导电型半导体区域、含有第2导电型杂质、其浓度为第2基准浓度；第1电极，与所述第1导电型半导体区域及所述基极区域电连接；以及空乏层延伸区域，被设置在所述基极区域下部的所述基准浓度层内、含有第2导电型杂质、其浓度比所述第2基准浓度更低、其下表面被形成为与所述低浓度层和所述基准浓度层的界面位置相比更进入所述低浓度层，
其特征在于：在所述基准浓度层的表面形成有“dVDS/dt”低减用扩散层，用于在切断电路时降低“dVDS/dt”，所述“dVDS/dt”低减用扩散层含有第1导电型杂质、其浓度比所述基准浓度层更高。
通过本发明的半导体装置，在基准浓度层的表面，由于形成有包含有比所述基准浓度层所含的浓度更高浓度的第1导电型杂质的“dVDS/dt”低减用扩散层，在切断电路时因该“dVDS/dt”低减用扩散层的作用，使空乏层难以从门氧化膜及基极区域向“dVDS/dt”低减用扩散层扩展，从而使门极及漏极间的反向传输电容Crss不再像以往一样急速下降。所以，漏极及源极间的电压VDS不再像以往一样急速上升，切断电路时就不易产生门寄生振荡。
另外，本发明的半导体装置具有与以往的半导体装置结构相同的基本结构，所以可以在不增加半导体装置的ON阻抗的情况下使半导体装置微细化，且半导体装置具有良好的耐压特性。
另外，本发明的半导体装置由于门极电极下方的阻抗较低，与以往的半导体装置相比，能够进一步降低半导体装置的ON阻抗。
因此，本发明的半导体装置可以在不增加半导体装置的ON阻抗的情况下使半导体装置微细化，且半导体装置具有良好的耐压特性，再者，与以往的半导体装置相比，不易产生门寄生振荡。
[2]在本发明的半导体装置中，所述“dVDS/dt”低减用扩散层的理想状态是，所述“dVDS/dt”低减用扩散层被形成在从所述基准浓度层的表面起与所述基极区域的下表面相比更浅的区域。
通过这样的结构，由于形成“dVDS/dt”低减用扩散层而使基准浓度层不会过薄，从而可以维持半导体装置整体的良好耐压特性。
[3]在本发明的半导体装置中，所述“dVDS/dt”低减用扩散层的理想状态是，所述“dVDS/dt”低减用扩散层被形成在从所述基准浓度层的表面起与所述基极区域的下表面的深度相比为其深度的1/2还浅的区域。
通过这样的结构，由于可以使基准浓度层比上述[2]的状态更厚，所以就能够可以维持半导体装置整体的良好耐压特性。
[4]在本发明的半导体装置中，所述“dVDS/dt”低减用扩散层的理想状态是，所述“dVDS/dt”低减用扩散层含有第1导电型杂质，其浓度比所述基极区域所含的第2导电型杂质的浓度更低。
通过这样的结构，在制造本发明的半导体装置时，不需要考虑“dVDS/dt”低减用扩散层与基极区域之间的干扰，可以使制造工序更加简化。
[5]在本发明的半导体装置中，其特征在于，还具有：漏极层和漏极电极；其中，所述第1导电型半导体区域是源极区域；所述第1电极是源极电极；所述漏极层被设置在所述低浓度层的下表面、含有第1导电型杂质、其浓度比所述第1基准浓度更高；以及所述漏极电极被设置在该漏极层的下面，与所述第1电极之间加有电压；所述半导体装置是MOSFET。
[6]在本发明的半导体装置中，其特征在于，还具有：集电极层和集电极电极；其中，所述第1导电型半导体区域是发射极区域；所述第1电极是发射极电极；所述集电极层被设置在所述低浓度层的下表面、包含第2导电型杂质；所述集电极电极被设置在所述集电极层的下表面、与所述第1电极之间加有电压；所述半导体装置是IGBT。
[7]在本发明的半导体装置中，根据权利要求1～4任一项所述的半导体装置，其特征在于，还具有势垒金属层，其中，所述第1导电型半导体区域是发射极区域；所述第1电极是发射极电极；所述势垒金属层被设置在所述低浓度层的下表面、并且与所述第1电极之间加有电压；所述半导体装置是具有肖特基结的IGBT。
[8]本发明的半导体装置的制造方法，是一种使用含有第1导电型杂质的低浓度层的半导体基板来形成权利要求1所述的半导体装置的制造方法，其特征在于，具有：以高于所述低浓度层的杂质浓度的第1基准浓度将第1导电型杂质注入所述低浓度层，进行热扩散后作为基准浓度层，从而形成由该基准浓度层及所述低浓度层构成的漂移层的工序；将第2导电型杂质注入所述基准浓度层中具有一定间隔的区域，形成空乏层延伸区域的工序；使被注入到所述空乏层延伸区域的第2导电型杂质活性化而进行的热扩散的扩散工序；将所述第1导电型杂质注入所述基准浓度层、进行热扩散而形成所述“dVDS/dt”低减用扩散层的工序；在所述半导体基板上形成氧化膜后堆积多晶硅层、在所述空乏层延伸区域间形成门极图案的工序；将所述门极图案作为形成基极区域的掩模，以高于所述空乏层延伸区域的杂质浓度的第2基准浓度注入第2导电型杂质，并进行热扩散而形成基极区域的工序；以及将所述门极图案作为形成第1导电型半导体区域的掩模，以高于所述第1基准浓度的杂质浓度向所述基极区域内注入第1导电型杂质，并进行热扩散而形成第1导电型半导体区域的工序，其中，所述空乏层延伸区域的下表面被形成为与所述低浓度层和所述基准浓度层的界面位置相比更进入所述低浓度层。
通过采用这样的方法，可以制造本发明的半导体装置(上述[1]中记载的半导体装置)。
[9]根据权利要求8所述的半导体装置的制造方法，其特征在于：其中，所述半导体装置是MOSFET；所述半导体基板具有低浓度层，该低浓度层含有第1导电型杂质，所述半导体基板由漏极层和设置在该漏极层的上表面的低浓度层构成，所述漏极层以一定浓度含有第1导电型杂质，所述低浓度层含有所述第1导电型杂质、其浓度低于所述所定杂质浓度。
通过这样的方法，可以制造本发明的半导体装置(上述[5]中记载的半导体装置)。
[10]根据权利要求8所述的半导体装置的制造方法，其特征在于：所述半导体装置是IGBT；所述半导体基板具有低浓度层、该低浓度层含有第1导电型杂质，所述半导体基板由集电极层和低浓度层构成，所述集电极层含有第2导电型杂质，所述低浓度层被设置在所述集电极层的上表面、含有所述第1导电型杂质。
[11]根据权利要求8所述的半导体装置的制造方法，其特征在于：其中，所述半导体装置是IGBT；所述半导体基板具有低浓度层，该低浓度层含有第1导电型杂质；所述制造方法还具有在所述低浓度层的下表面形成势垒金属层的工序。
通过这样的方法，可以制造本发明的半导体装置(上述[7]中记载的半导体装置)。
附图说明
【图1】是表示实施方式中半导体装置10的断面图；
【图2A】是表示实施方式中半导体装置的制造方法的工序图；
【图2B】是表示实施方式中半导体装置的制造方法的工序图；
【图2C】是表示实施方式中半导体装置的制造方法的工序图；
【图2D】是表示实施方式中半导体装置的制造方法的工序图；
【图2E】是表示实施方式中半导体装置的制造方法的工序图；
【图2F】是表示实施方式中半导体装置的制造方法的工序图；
【图2G】是表示实施方式中半导体装置的制造方法的工序图；
【图2H】是表示实施方式中半导体装置的制造方法的工序图；
【图2I】是表示实施方式中半导体装置的制造方法的工序图；
【图2J】是表示实施方式中半导体装置的制造方法的工序图；
【图2K】是表示实施方式中半导体装置的制造方法的工序图；
【图2L】是表示实施方式中半导体装置的制造方法的工序图；
【图2M】是表示实施方式中半导体装置的制造方法的工序图；
【图2N】是表示实施方式中半导体装置的制造方法的工序图；
【图2O】是表示实施方式中半导体装置的制造方法的工序图；
【图3】是表示实施方式中半导体10的特性的示意图；
【图4】是说明实施方式中半导体装置10的效果的示意图；
【图5】是说明实施方式中半导体装置10的作用的说明图；
【图6】是表示变形例1中半导体装置10a的断面图；
【图7】是表示变形例2中半导体装置10b的断面图；
【图8】是表示以往的半导体装置90的断面图。
符号说明
1…漏极、1a…集电极电极、1b…势垒金属层、2…漏极层、2a…集电极层、3…低浓度层、4…基准浓度层、5…漂移层、6a,6b…空乏层增长区域、7a,7b…基极区域、8a,8b…源极区域、8c,8d…发射极区域、9…门氧化膜、10,10a,10b,90…半导体装置、11…多晶硅层、12…氧化膜、13…PSG、14…源极、14a…发射极、20…门极电极结构、30…「dVDS/dt」低减用扩散层
具体实施方式
下面参照附图，对本发明的半导体装置及半导体装置的制造方法进行详细说明。
1.半导体装置10的结构
图1是表示实施方式中半导体装置10的断面图。
实施方式中的半导体装置10是通过加供在门极电极的电压对电流进行控制的MOSFET(电场效应晶体管)，作为该MOSFET，其结构为并列配置，具有多个MOSFET的结构。另外，由于并列配置的各MOSFET为相同的结构，因而在本实施方式中，仅以一个MOSFET的结构作为代表实例进行说明。
如图1所示，实施方式中的半导体装置10，具有由含有所定的第1基准浓度的作为第1导电型杂质的n型杂质的基准浓度层4及含有与该基准浓度层4相比浓度较低的n型杂质的低浓度层3构成的漂移层5，基准浓度层4的表面上形成的门极电极结构20。另外，在形成该门极电极结构20的基准浓度层4的表面附近，在具有所定的离间间隔、与门极电极结构20对向的端部附近的半导体基板表面上，分别设置有一对扩散区域，即包含比第1基准浓度更高浓度的n型杂质的源极区域(第1导电型半导体区域)8a和8b。而且，在该源极区域8a和8b各自与低浓度层3之间，作为分别覆盖该源极区域8a和8b的扩散层，分别形成有含有第2基准浓度的作为第2导电型杂质的p型杂质的基极区域7a和7b。
另外，实施方式中的半导体装置10中，在所述基极区域7a和7b各自的扩散层的底面区域，分别设置有含有低于第2基准浓度的p型杂质的空乏层伸张区域6a和6b。在这里，底面区域是指，例如，在基极区域7a和7b的扩散层中，与半导体基板表面平行的、基极区域7a和7b中的扩散层底部的平面区域的面。所述空乏层增长区域6，被形成为扩散层的下表面对于基准浓度层4和低浓度层3的界面，进入进低浓度层3侧的形状，即，所述扩散层下表面(空乏层增长区域6及低浓度层3的界面)比低浓度层3和基准浓度层4的界面位置更深。
源极(第1电极)14，分别与所述源极区域8a、8b及基极区域7a、7b电连接。漏极电极1是与所述源极电极14之间加供有电压的电极，设置在半导体装置中的半导体基板的内面侧。另外，在所述漏极电极1与低浓度层3之间，设置有含有高于第1基准浓度的n型杂质的漏极层2。
在具有上述结构的实施方式的半导体装置10中，所述源极电极14及漏极电极1之间加供有电压，在门极电极(门极电极结构20的多晶硅层11)加供有控制电压，从而在与源极区域8邻接并覆盖源极区域8的基极区域7上形成通道(反转层)，在源极电极14与漏极电极1之间通过漂移层5及漏极层2流通电流。
另外，所述漂移层5的基准浓度层4包含例如表面浓度为1×1016cm-3的磷作为n型杂质，层的厚度约为5～7μm。低浓度层3包含例如浓度为3×1014cm-3的磷作为n型杂质，层的厚度约为40μm。漏极层2包含例如浓度为1×1020cm-3磷或锑作为n型杂质，层的厚度约为200～300μm。
各源极电极14是在位置A以铝为主的材料来形成的，被形成为例如具有4μm的厚度。另外，漏极电极1是通过Ti-Ni-Ag等的多层金属膜来形成的，例如可以是多层金属膜，其整体厚度为0.5μm。
如图1所示，门极电极结构20被形成在基准浓度层4的表面上，其形成位置是在与形成于基准浓度层4表面附近的一对源极区域8中离间的位置对应的基准浓度层4的表面上。
门极电极结构20具有依次积层的门氧化膜9及多晶硅层11，还具有覆盖它们表面的积层氧化膜12。覆盖在门氧化膜9及多晶硅层11表面的积层氧化膜12还延伸存在于源极区域8的一部分之上，该氧化膜12上还形成有具绝缘性的PSG13作为层间绝缘膜。通过形成PSG13，可以防止后述的源极电极14及门极电极20的电气连接。
但是，门极电极结构20的门氧化膜9被形成为例如0.1μm的厚度，多晶硅层11被形成为例如0.5μm的厚度。氧化膜12被形成为例如0.05μm的厚度，PSG13被形成为例如1μm的厚度。
在门极电极结构20下方的基准浓度层4的表面附近离间且对向的源极区域8a和8b，被形成为具有约4～6μm的离间间隔，该源极区域8a和8b含有例如表面浓度为2×1020cm-3的砷(As)作为n型杂质，其深度厚度约为0.3μm。
覆盖源极区域8a和8b的基极区域7a和7b，由漂移层5的基准浓度层4隔开并对向设置，该基极区域7a和7b含有例如表面浓度为3×1017cm-3的硼(B)作为p型杂质，其深度约为2～2.5μm。
基极区域7a和7b以及在该基极区域7a和7b的底面下形成的空乏层增长区域6a和6b，被形成为由门极电极结构20下方的漂移层5隔开并对向设置。将基极区域7a和7b的间隔、即在基极区域7a和7b之间的漂移层5的横向尺寸作为离间间隔(对向距离)，将在下面进行说明。
但是，对向的空乏层增长区域6a的一侧端部、即由漂移层5隔开并与空乏层增长区域6b对向侧的端部，被形成在由离间间隔的中间点(中间位置B)与该空乏层增长区域6的漂移层5隔开而并不对向的另一侧的空乏层增长区域6b端部E的中间点(基准位置C)附近的位置。如图1所示，该端部E是由多个MOSFET连续形成的折返点。即，端部E是图1所示的MOSFET和在该MOSFET左侧连续形成的同其它MOSFET共通的基极区域7a的中心点。同样，邻接图1的MOSFET右侧的其它MOSFET也共同使用基极区域7b。更加具体的内容如图1所示，当把从门极电极20的横向尺寸的1/2的中点B至半导体装置10端部的距离作为1时，在其距离的1/2的位置C(基准位置)附近形成空乏层增长区域6的一端。
如果进一步进行详细说明的话，即在位置C附近形成的空乏层增长区域6a和6b，如表示半导体装置的断面的图1所示，基极区域7a和7b底面下的上表面侧被形成在比位置C更靠近该半导体装置10的内侧(位置B侧的方向)的位置，空乏层增长区域6a的下表面侧被形成在比位置C更靠近该半导体装置10的外侧的位置，且具有弯曲。即，源极电极14及漏极电极1之间加供有电压，当MOSFET为OFF状态时，从基极区域7a及基准浓度层4的界面、基极区域7b及基准浓度层4的界面开始分别延伸的空乏层在两方的中间位置B接合起来，从空乏层增长区域6a及基准浓度层4的界面、空乏层增长区域6b及基准浓度层4的界面开始分别延伸的空乏层在两方的中间位置B接合起来。
另外，具有弯曲形状的空乏层增长区域6a和6b的端部，与缓和的弯曲形状相比，最好形成为激烈的弯曲形状，更加理想的状态是，除上表面侧与下表面侧以外，尽可能沿图1的位置C所示的垂线，在上表面侧与位置C相比仅在该半导体装置内侧(位置B侧)的位置，且在下表面侧与位置C相比仅在该半导体装置外侧(位置C侧)的位置，即类似于日本的菜刀切口的形状，并使对向的面平行。如上所述，通过形成空乏层增长区域6a和6b，与以往的结构相比，可以确保空乏层6a和6b有较宽的对向距离，在半导体装置为ON的状态时，电子(载体)移动的区域变大，从而可以降低半导体装置的ON阻抗。
基于上述形状，由漂移层5隔开并相互对向的空乏层增长区域6a和6b的离间间隔如图1所示，与形成空乏层增长区域6a和6b的扩散层的弯曲部相对应，离间间隔自上表面侧向下表面侧逐渐增加。
另外，空乏层增长区域6a和6b中以7×1016～10×1016cm-3的表面浓度含有例如硼作为p型杂质，其深度约为7～8μm。再者，如图1所示，该空乏层增长区域6a和6b至下表面的深度尺寸(基准浓度层4表面至空乏层增长区域6底面的深度尺寸)，被设计为是至基极区域7底面的深度尺寸(基准浓度4表面至基极区域7底面的深度尺寸d)的2倍以上(2d以上)。因此，当空乏层增长区域6a和6b与对向的低浓度层3之间被加供有逆偏压时，从与低浓度层3的界面起，基极区域7a和7b、低浓度区域3的两方均延伸有充分厚度的空乏层，因其具有充分的层厚，从而可以提高上述界面的耐压特性。
另外，在基准浓度层4的表面上，形成有包含比基准浓度层4所含的浓度更高浓度的n型杂质(第1导电型杂质)、用于在切断电路时降低“dVDS/dt”的“dVDS/dt低减用扩散层”30。“dVDS/dt”低减用扩散层30被形成为比基准浓度层4表面的基极区域7a和7b的下表面深度更浅的区域。另外，“dVDS/dt”低减用扩散层30包含比基极区域7a和7b所含的p型杂质(第2导电型杂质)的浓度更低浓度的n型杂质(第1导电型杂质)。具体是“dVDS/dt”低减用扩散层30被形成为包含约1.1×1016～3×1016cm-3的浓度的磷，其层厚约为1.0～2.0μm。
2.半导体装置的制造方法
下面通过图2A～图2O对半导体装置10的制造方法进行说明。
首先准备具有包含例如1×1020cm-3的浓度的锑或磷作为n型杂质的层、以及在该层上积层有包含例如3×1014cm-3的浓度的磷作为n型杂质的层的半导体基板。所准备的半导体基板的下层是为漏极层2而准备的层，上层是为漂移层5而准备的层。另外，在现阶段，漂移层5的基准浓度层4还未形成(图2A)。
对于上述所准备的半导体基板的表面，为了形成基准浓度区域4，通过100keV的能量将n型杂质磷(P)在剂量为4×1012～8×1012cm-2的条件下进行离子注入(图2B)。另外，在基底氧化膜形成后，对经过离子注入的上述磷进行预先扩散，预先形成具有所定深度的扩散区域(图2C)。
在基底氧化膜上涂敷抗蚀层，进行光刻，形成进行离子注入的掩模图案。
上述掩模图案是用于形成空乏层增长区域6a和6b的，从该掩模图案的开口部进行杂质的离子注入(图2D)。该掩模图案中用于离子注入的开口的开口尺寸被形成为所定值以下，具体请参照图1，当从门极电极结构20的横向尺寸的1/2的位置B(中间位置)至该半导体装置10的端部E的距离为1时，开口尺寸被形成为其1/4以下。在本实施方式中，掩模图案的开口尺寸被形成为0.5～2μm(另外，在实际的制造中，由于要将图1所示的半导体装置按上述进行连续地连接配置，所以该部分的尺寸为1～4μm)。
另外，将所述掩模图案中用于离子注入的开口设置为1/4以下的条件，是发明人经过反复实验得出的结果。即，该掩模图案的开口部被形成为在同位置B与基准位置C的距离的1/2以上、在从基准位置C至多晶硅层11方向的反方向上形成，从而可以使基于后述的热扩散等的杂质扩散面横向的端部形成为达不到基极区域7的扩散层弯曲部的位置。因此，可以抑制之后形成的空乏层增长区域6a和6b的对向距离过于狭小，从而维持ON阻抗。
如上所述，用于空乏层增长区域6的p型杂质硼(B)，是在剂量为1×1013～4×1013cm-2的条件下，将上述掩模图案作为掩模，在上述基准浓度区域4中对于具有一定间隔的区域进行离子注入。
另外，对上述的图案进行加工，使所述开口尺寸在1/4以下，在所述的注入条件下进行离子注入，随后通过热扩散使空乏层增长区域6形成为所需的形状。经反复实验证明，可以获得良好的特性。
在后述的将作为P层的空乏层增长区域6a和6b中的杂质硼(B)进行活化的热工序中，通过事先形成一定程度的深度的n型杂质的扩散区域，可以抑制p型杂质在与半导体装置面平行的方向(横向)的扩散。因此，由于可以将一侧的空乏层增长区域6a与对向的另一侧的空乏层增长区域6b的间隔以更为宽广的设计值形成，从而可以使基准浓度区域4的宽度与以往实例相比更加宽广，不会增加MOSFET的ON阻抗。另外，关于磷(P)的离子注入量与硼(B)的离子注入量，由于硼(B)的注入量比离子的注入量约高出1位数，所以与磷(P)相比，硼(B)的扩散速度较快，可以使空乏层增长区域6a和6b比n型的基准浓度层4扩散的更深。
随后，需将注入的杂质活性化而进行长时间的扩散。这样就在半导体基板上形成了用于基准浓度层4及用于空乏层增长区域6a和6b的区域(图2E)。上述基准浓度层4(n层)的杂质浓度被设定为高于低浓度层3(n-层)的杂质浓度。另外，低浓度层3及基准浓度层4在ON状态下，形成电子通过电场移动的漂移层5。
随后，通过蚀刻法除去基底氧化膜，在能量为100keV、剂量为5×1011～5×1012cm-2的条件下进行n型杂质磷(P)的离子注入(图2F)。磷离子的注入是为了形成今后能成为“dVDS/dt”低减用扩散层30的层30’。
接下来重新形成作为门氧化膜9的氧化膜(图2G)。这时，会引起被离子注入的磷的一定程度的扩散(参照图2G中的符号30”)。
随后，在该氧化膜上，再形成用于形成门极电极的多晶硅层，然后在规定的位置形成门极电极，涂敷抗蚀层，进行基于形成门极电极图案的掩模的光刻(图片工序)，形成用于将多晶硅蚀刻的抗蚀层图案(图2H)。将上述抗蚀层图案作为掩模，通过各向异性蚀刻或各向同性蚀刻等进行上述多晶硅层的蚀刻。由此可以在一定位置形成一定形状的门氧化膜9及作为门极电极的多晶硅层11(图2I)。随后除去形成中使用的所述抗蚀层。
随后将上述多晶硅层11作为掩模，通过80keV的能量，将用于形成基极区域7a和7b的扩散层的硼(B)在剂量为4×1013～5×1013cm-2的条件下进行离子注入，(图2J)。
进行扩散处理(通道扩散)，形成用于基极区域7a和7b的扩散层后，在多晶硅层的周围形成氧化膜12(图2K)。由此可以形成由门氧化膜9、多晶硅层11及氧化膜12构成的门极电极结构20。另外，在进行上述扩散处理时，由于将成为“dVDS/dt”低减用扩散层30的层30’的磷扩散，也同时形成了dVDS/dt”低减用扩散层30。
随后，为了形成源极区域8a和8b，需涂敷抗蚀层，通过形成源极区域的掩模来进行光刻，从而形成抗蚀图案。将上述门极电极20及形成的抗蚀图案作为掩模，通过100keV的能量，将用于形成源极区域8a和8b的扩散层的砷在剂量为8×1015～10×1015cm-2的条件下进行离子注入(图2L)，随后除去用于掩模的抗蚀图案。
接下来，在半导体基板表面的一面，通过CVD(Chemical VaporDeposition)积层形成PSG(Phosphorus Silicon Glass)13作为层间绝缘膜的层。随后通过热处理，同时进行形成源极区域8a和8b的扩散层的扩散处理和PSG13的烧固处理(使膜表面平坦化的reflow处理)(图2M)。
随后，为了形成基极区域7a和7b及源极区域8a和8b的触点，需在半导体基板整个表面上涂敷抗蚀层，通过形成触点的掩模进行光刻，形成触点的抗蚀图案。然后使用上述触点的抗蚀图案将在一面形成的PSG13及氧化膜12蚀刻，相对PSG13及氧化膜12形成接触孔21，使基极区域7a和7b及源极区域8a和8b的一部分呈露出的状态，之后除去抗蚀层(图2N)。
接下来，对于形成了PSG13的半导体基板的表面，通过飞溅法(或蒸着法)堆积Al(铝)，形成源极电极14(表面电极)。该源极电极14对于源极区域8a和8b以及基极区域7a和7b，通过接触孔21内堆积的铝相互电连接，且通过层间绝缘层的PSG13，与门极电极结构20的多晶硅层11绝缘。另外，门极电极结构20的多晶硅层11通过与源极电极14之间的图中未标示的被实施了无短路加工的、埋设在接触孔内的导电物与外部相互电连接。
另外，对于未形成门极电极结构20等的半导体基板的里面，通过飞溅法(或蒸着法)堆积Ti-Ni-Ag的多层金属膜，形成与漏极层2相互电连接的漏极电极1(里面电极)(图2O)。
通过上述的工序，可以形成实施方式中的半导体装置10(图1)。3.半导体装置10的效果
图3是表示实施方式中半导体装置10的特性的示意图。在图3中，VDSS是表示在门极电极与源极间为短路状态时可以加供在漏极与源极间的最大电压，RonA是表示每个单位活性区域的ON阻抗。另外，比较例1的数据是专利文献2中记载的半导体装置的数据。
图4是说明实施方式中的半导体装置10的效果的示意图。在图4中，符号t2表示切断电路。图4(a)是表示门控制电压的示意图，图4(b)是表示比较例2中半导体装置(专利文献1中记载的半导体装置90)的漏极与源极间的电压VDS、漏极与源极间的电流IDS以及门极与源极间的电压VGS的时间变化的示意图，图4(c)是表示实施方式中半导体装置10的漏极与源极间的电压VDS、漏极与源极间的电流IDS以及门极与源极间的电压VGS的时间变化的示意图。
图5是说明实施方式中的半导体装置10的作用的示意图。图5(a)是表示比较例2中的半导体装置(专利文献1中记载的半导体装置90)的漏极与源极间的电压VDS、门极与漏极间的各容量(输入电容Ciss、输出电容Coss、反向传输电容Crss)的示意图，图5(b)是表示实施方式中的半导体装置10的漏极与源极间的电压VDS、门极与漏极间的各容量(输入电容Ciss、输出电容Coss、反向传输电容Crss)的示意图。
具有上述结构的实施方式中的半导体装置10，在源极电极14及漏极电极1之间加供有电压，当在门极电极(门极电极结构20的多晶硅层11)加供ON的控制电压时，即对源极电极14加供负极电压(负电位)、对漏极电极1加供正极电压(正电位)、在源极电极14与门极电极间对门极电极加供正极电压、将负极电压连接在源极电极14时，在作为后门的基极区域7a和7b中，在与门极电极的界面上形成反转层。
在源极电极14与漏极电极1之间加供有电压的状态下形成反转层后，被供给的电子从源极电极14依次通过源极区域8a和8b、基极区域7a和7b的反转层、基准浓度层4、低浓度层3以及漏层2向漏极电极1移动，通过该电子的移动，电流从漏极电极1向源极电极14流通。
另外，在源极电极14与漏极电极1之间加供电压、在门极电极(多晶硅层11)加供OFF控制电压时，即在源极电极14加供负极电压、在漏极电极1加供正极电压、在源极电极14与门极电极之间不加供电压的情况下使源极电极14与门极电极之间的电压为0V时，由于没有在门极电极加供电压，就不会在基极区域7的与门极电极的界面上形成反转层。
因此，通过在源极电极14及漏极电极1之间加供电压，如上所述，在p型的基极区域7a和7b及空乏层增长区域6a和6b与n型的漂移层5的接合部形成空乏层。空乏层随着在源极电极14与漏极电极1之间外回的电压逐渐扩展，当加供规定以上的电压时，在对向的空乏层增长区域6a和6b与基极区域7a和7b之间设置的漂移层5的基准浓度层4被扩展的空乏层填满。另外，空乏层还会在漂移层5的低浓度层3中扩展。
但是，实施方式中的半导体装置10含有低浓度的p型杂质，且设有具备充分的层厚尺寸的空乏层增长区域6a和6b。因此，实施方式中的半导体装置10，当源极电极14及漏极电极1加供有逆偏压时，与以往的半导体装置相比，提高了其耐压特性，通过抑制空乏层增长区域6a和6b与低浓度层3之间的电场强度的增加、或空乏层增长区域6a和6b与基准浓度层4之意的电场强度的增加，可以促进空乏层在空乏层增长区域6a和6b内的增长。如上所述，实施方式的半导体装置10，不是像专利文献2那样以抑制空乏层的扩展为目的，相反是通过延伸空乏层的扩展距离，使用缓和空乏层内的电场强度的结构。
即，实施方式中的空乏层增长区域6a和6b含有低浓度的p型杂质，使扩散层可以充分增长，且扩散层的厚度与以往实例相比，更具有大于距半导体装置表面的距离(例如基极区域7a和7b的深度)2倍以上的充分的深度。因此，在实施方式中，在上述空乏层增长区域6a和6b上扩展的空乏层，可以充分的增长以缓和电场强度，通过增长的空乏层可以合电场缓和。因此，通过实施方式中的半导体装置10，可以改善因电场集中而引起的耐压能力低下，从而可以获得良好的耐压特性。
因此，当在源极电极14与漏极电极1之间加供逆偏压时，空乏层(空乏层C)从空乏层增长区域6a和6b及低浓度层3的界面开始向空乏层增长区域6a和6b及低浓度层3两侧延伸。当该空乏层被加供的逆偏压电压增加时，该空乏层的延伸距离也随之增加。这时，空乏层(空乏层A)同样从基极区域7a与基准浓度层4的界面、基极区域7b与基准浓度层4的界面开始向两侧延伸，另外，空乏层(空乏层B)从空乏层增长区域6a与基准浓度层4的界面、空乏层增长区域6b与基准浓度层4的界面开始向两侧延伸，并在中间位置B接合。这样，通过将以往的电场在极端集中的部分除掉，即，通过使上述空乏层A、空乏层B及空乏层C各自的电场强度以同样的数值增加，可以增加半导体装置10整体的耐压特性。因此，通过实施方式中的半导体装置10，几乎可以使各PN结部分的电场获得相同的提升，从而可以在不增加ON阻抗的情况下，使半导体装置整体的耐压特性获得提高。
另外，在上述半导体装置的结构中的各种设定条件，是发明人制作实际的器件，将设计规则及浓度作为参数，经反复实验而得出的结论。基于上述设定条件制造的半导体装置，即使不以空乏层增长区域6a和6b覆盖基极区域7a和7b的侧面，在门极与源极之间短路的状态下也可以提高能够在漏极与源极之间可以加供的最大电压(以下简称“VDSS”)，且可以降低每个单位活性区域的ON阻抗(以下简称“RonA”)，从而可以获得如图3所示的良好的特性。
如上所述，在实施方式中的半导体装置10中，由于没有将空乏层增长区域6a和6b设置在与基极区域7a和7b对向的端部(包括扩散层的弯曲区域)，从而与以往的在半导体装置的基极区域的侧面形成空乏层增长区域(专利文献2的电场缓和层)的情况不同，可以缩小覆盖源极区域8a和8b的基极区域7a和7b之间的离间间隔，从而可以在维持而不增加ON阻抗的情况下谋求半导体装置的微细化。即，实施方式中的半导体装置10在门极电压为0V的情况下，在增加源极电极14与漏极电极1之间加供的逆偏压的电压的过程中，空乏层A从基极区域7a和7b与基准浓度层4的界面开始延伸、空乏层B从空乏层增长区域6a和6b与基准浓度层4的界面开始延伸、空乏层C从空乏层增长区域6a和6b与低浓度层3的界面开始延伸时，各空乏层A、B以及C分别对应的PN结在到达引起绝缘破坏的电场强度之前，通过使空乏层伸张的厚度及杂质浓度，在使各空乏层内的电场为同样强度的情况下，形成基极区域、空乏层增长区域、基准浓度导及低浓度层的各扩散区域。
另外，通过实施方式中的半导体装置10，在基准浓度层4的表面，为了形成含有比基准浓度层4所含浓度更高浓度的n型杂质的“dVDS/dt”低减用扩散层30，在切断电路时，通过该“dVDS/dt”低减用扩散层30的作用，使空乏层难以从门氧化膜9及基极区域7a和7b向“dVDS/dt”低减用扩散层30，如图5所示，门极与漏极间的反向传输电容Crss不会像以往那样迅速下降。这样，如图4所示，漏极与源极间的电压VDS不像以往那样迅速上升，切断电路时不易产生门寄生振荡。因此，可以有效抑制“如比较例中的半导体装置90那样，在切断电路时因门寄生振荡，门极与源极之间的电压VGS再次进入ON电压的范围”。
另外，通过实施方式中的半导体装置10，作为其基本结构，是具有与以往的半导体装置90(专利文献1中记载的半导体装置)相同的结构，可以在不增加半导体装置的ON阻抗的情况下使半导体装置微细化，且可以获得良好的耐压特性。
另外，通过实施方式中的半导体装置10，由于门极电极20下方的阻抗降低，因而与以往的半导体装置90(专利文献1中记载的半导体装置)相比，可以进一步降低半导体装置的ON阻抗。
这样，实施方式中的半导体装置10，可以在不增加半导体装置的ON阻抗的情况下使半导体装置微细化，且具有良好的耐压特性，而且，与以往的半导体装置相比，不易产生门寄生振荡。
另外，通过实施方式中的半导体装置10，由于“dVDS/dt”低减用扩散层30被形成在比基准浓度层4表面的基极区域7a和7b的下表面深度更浅的区域，所以不会因“dVDS/dt”低减用扩散层30的形成而导致基准浓度层4过薄，从而可以保持半导体装置整体的良好的耐压特性。
另外，通过实施方式中的半导体装置10，由于“dVDS/dt”低减用扩散层30含有比基极区域7a和7b所含的p型杂质(第2导电型杂质)的浓度更低浓度的n型杂质(第1导电型杂质)，所以在制造半导体装置时，无需考虑“dVDS/dt”低减用扩散层30与基极区域7a和7b的干涉，从而可以使制造工更加简单。
以上是基于上述实施方式对本发明进行了说明，但本发明并不以上述的实施方式为限。只要不脱离宗旨，还可以有各种形态的变更，例如可以是以下的变形方式：
(1)在上述实施方式中，“dVDS/dt”低减用扩散层30是被形成在比基准浓度层4表面的基极区域7a和7b的下表面深度更浅的区域，还可以将其形成在比基准浓度层4表面的基极区域7a和7b的下表面深度的1/2更浅的区域。这样，可以使基准浓度层4(除“dVDS/dt”低减用扩散层30以外的部分)比实施方式中的更厚，从而可以保持半导体装置整体的良好的耐压特性。这时，作为n型杂质，最好使用具有更小的扩散系数的砷或锑来替代磷。
(2)在上述实施方式中，“dVDS/dt”低减用扩散层30含有比基极区域7a和7b所含的p型杂质(第2导电型杂质)的浓度更低浓度的n型杂质(第1导电型杂质)，但本发明并不以此为限。还可以是含有与基极区域7a和7b所含的p型杂质(第2导电型杂质)的浓度相同或比该浓度更高浓度的n型杂质(第1导电型杂质)。
(3)在上述实施方式中，是将第1导电型作为n型、将第2导电型作为p型对本发明进行说明的，但本发明并不以此为限。还可以将第1导电型作为p型、将第2导电型作为n型。
(4)在上述实施方式中，是使用由MOSFET构成的半导体装置10对本发明进行说明的，但本发明并不以此为限。图6是本发明变形方式中的半导体装置10a的断面图。图7是本发明变形方式中的半导体装置10b的断面图。在图6和图7中，符号8c和8d表示发射极区域，符号14a表示发射极。另外，在图6中，符号1a表示集电极电极，符号2a表示集电极层。在图7中，符号1b表示势垒金属层。发图6及图7所示，在低浓度层3的下面侧具有集电极层2a及势垒金属层1b的半导体装置10a、10b(IGBT或具有肖特基结的IGBT)也适用于本发明。

Claims (11)

1.一种半导体装置，其特征在于，具有：
漂移层，由“dVDS/dt”低减用扩散层、基准浓度层和低浓度层所构成，所述基准浓度层含有第1导电型杂质、其浓度为第1基准浓度，所述低浓度层被设置在所述基准浓度层的下表面并且含有所述第1导电型杂质、其浓度比所述第1基准浓度更低，所述“dVDS/dt”低减用扩散层被设置在所述基准浓度层的上表面，含有第1导电型杂质，其浓度比所述基准浓度层更高；
门极电极，在所述“dVDS/dt”低减用扩散层的上表面经由门绝缘膜而形成；
漏极层、集电极层以及势垒金属层中的任一种，被设置在所述漂移层下方，与所述低浓度层的下表面相接触；
一对第1导电型半导体区域，被设置在所述基准浓度层的表面并分别靠近所述门极电极的各个端部、含有第1导电型杂质、其浓度比所述第1基准浓度更高；
一对基极区域，分别围绕所述第1导电型半导体区域、含有第2导电型杂质、其浓度为第2基准浓度；
第1电极，与所述第1导电型半导体区域及所述基极区域电连接；以及
空乏层延伸区域，被设置在所述基极区域下部的所述基准浓度层内、含有第2导电型杂质、其浓度比所述第2基准浓度更低、其下表面被形成为与所述低浓度层和所述基准浓度层的界面位置相比更进入所述低浓度层，
其中，所述“dVDS/dt”低减用扩散层被设置在一对所述基极区域之间，用于在切断电路时降低“dVDS/dt”。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述“dVDS/dt”低减用扩散层被形成在从所述基准浓度层的表面起与所述基极区域的下表面相比更浅的区域。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，所述“dVDS/dt”低减用扩散层被形成在从所述基准浓度层的表面起与所述基极区域的下表面的深度相比为其深度的1/2还浅的区域。
4.根据权利要求1所述的半导体装置，其特征在于：
其中，所述“dVDS/dt”低减用扩散层被含有第1导电型杂质，其浓度比所述基极区域所含的第2导电型杂质的浓度更低，
所述“dVDS/dt”低减用扩散层中所述第1导电型杂质的浓度为1.1×1016～3×1016cm-3，
所述“dVDS/dt”低减用扩散层的厚度为1.0～2.0μm。
5.根据权利要求1～4任一项所述的半导体装置，其特征在于，还具有：
漏极电极，
其中，所述漂移层下方设置的是所述漏极层；
所述第1导电型半导体区域是源极区域；
所述第1电极是源极电极；
所述漏极层含有第1导电型杂质、其浓度比所述第1基准浓度更高；以及
所述漏极电极被设置在该漏极层的下表面，与所述第1电极之间加有电压；
所述半导体装置是MOSFET。
6.根据权利要求1～4任一项所述的半导体装置，其特征在于，还具有：
集电极电极，
其中，所述漂移层下方设置的是所述集电极层，
所述第1导电型半导体区域是发射极区域；
所述第1电极是发射极电极；
所述集电极层包含第2导电型杂质；
所述集电极电极被设置在所述集电极层的下表面、与所述第1电极之间加有电压；
所述半导体装置是IGBT。
7.根据权利要求1～4任一项所述的半导体装置，其特征在于：
其中，所述漂移层下方设置的是所述势垒金属层，
所述第1导电型半导体区域是发射极区域；
所述第1电极是发射极电极；
所述势垒金属层被设置在所述低浓度层的下表面、并且与所述第1电极之间加有电压；
所述半导体装置是具有肖特基结的IGBT。
8.一种使用含有第1导电型杂质的低浓度层的半导体基板来形成权利要求1所述的半导体装置的制造方法，其特征在于，具有：
以高于所述低浓度层的杂质浓度的第1基准浓度将第1导电型杂质注入所述低浓度层的上表面，进行热扩散后作为基准浓度层的工序；
将第2导电型杂质注入所述基准浓度层中具有一定间隔的区域，形成空乏层延伸区域的工序；
使被注入到所述空乏层延伸区域的第2导电型杂质活性化而进行的热扩散的扩散工序；
将所述第1导电型杂质注入所述基准浓度层、进行热扩散而在该基准浓度层的上表面形成所述“dVDS/dt”低减用扩散层，从而形成由该“dVDS/dt”低减用扩散层和所述基准浓度层以及所述低浓度层构成的漂移层的工序；
在所述“dVDS/dt”低减用扩散层上形成氧化膜后堆积多晶硅层、在所述空乏层延伸区域间形成门极图案的工序；
将所述门极图案作为形成基极区域的掩模，以高于所述空乏层延伸区域的杂质浓度的第2基准浓度注入第2导电型杂质，并进行热扩散而形成基极区域的工序；以及
将所述门极图案作为形成第1导电型半导体区域的掩模，以高于所述第1基准浓度的杂质浓度向所述基极区域内注入第1导电型杂质，并进行热扩散而形成第1导电型半导体区域的工序，
其中，所述空乏层延伸区域的下表面被形成为与所述低浓度层和所述基准浓度层的界面位置相比更进入所述低浓度层，
所述半导体基板为由漏极层和所述低浓度层构成、由集电极层和所述低浓度层构成以及由所述低浓度层构成中的任意一种。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于：
其中，所述半导体装置是MOSFET；
所述半导体基板具有低浓度层，该低浓度层含有第1导电型杂质，所述半导体基板由所述漏极层和设置在该漏极层的上表面的所述低浓度层构成，所述漏极层以一定浓度含有第1导电型杂质，所述低浓度层含有所述第1导电型杂质、其浓度低于所述一定浓度。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于：
所述半导体装置是IGBT；
所述半导体基板具有低浓度层、该低浓度层含有第1导电型杂质，所述半导体基板由所述集电极层和所述低浓度层构成，所述集电极层含有第2导电型杂质，所述低浓度层被设置在所述集电极层的上表面、含有所述第1导电型杂质。
11.根据权利要求8所述的半导体装置的制造方法，其特征在于：
其中，所述半导体装置是IGBT；
所述半导体基板具有所述低浓度层，该低浓度层含有第1导电型杂质；
所述制造方法还具有在所述低浓度层的下表面形成势垒金属层的工序。
CN201110093173.9A 2010-03-30 2011-03-30 半导体装置及其制造方法 Active CN102208439B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-077846 2010-03-30
JP2010077846 2010-03-30
JP2011-035849 2011-02-22
JP2011035849A JP2011228643A (ja) 2010-03-30 2011-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102208439A CN102208439A (zh) 2011-10-05
CN102208439B true CN102208439B (zh) 2015-07-01

Family

ID=44697186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110093173.9A Active CN102208439B (zh) 2010-03-30 2011-03-30 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20110241068A1 (zh)
JP (1) JP2011228643A (zh)
CN (1) CN102208439B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086569A (ja) * 2012-10-24 2014-05-12 Renesas Electronics Corp 縦型パワーｍｏｓｆｅｔ
US9960267B2 (en) 2013-03-31 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
CN106298926A (zh) * 2015-06-05 2017-01-04 北大方正集团有限公司 一种垂直双扩散金属氧化物半导体晶体管及其制作方法
JP6477912B2 (ja) * 2015-11-12 2019-03-06 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN108010964B (zh) * 2017-11-29 2020-09-08 吉林华微电子股份有限公司 一种igbt器件及制造方法
CN114068678A (zh) * 2021-11-25 2022-02-18 华虹半导体(无锡)有限公司 超结沟槽栅mosfet器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
JP3259330B2 (ja) * 1992-06-19 2002-02-25 株式会社日立製作所 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396087A (en) * 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
JP4393144B2 (ja) * 2003-09-09 2010-01-06 株式会社東芝 電力用半導体装置
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US20070063269A1 (en) * 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
JP2007096033A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP5315058B2 (ja) * 2006-12-07 2013-10-16 新電元工業株式会社 半導体装置及びその製造方法
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8067797B2 (en) * 2007-10-17 2011-11-29 International Rectifier Corporation Variable threshold trench IGBT with offset emitter contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
JP3259330B2 (ja) * 1992-06-19 2002-02-25 株式会社日立製作所 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110241068A1 (en) 2011-10-06
JP2011228643A (ja) 2011-11-10
CN102208439A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN102208439B (zh) 半导体装置及其制造方法
JP6421570B2 (ja) 半導体装置
CN104517852B (zh) 横向漏极金属氧化物半导体元件及其制造方法
US8981470B2 (en) Semiconductor device and manufacturing method of the same
CN102792448B (zh) 半导体器件
US8890280B2 (en) Trench-type semiconductor power devices
JP4028482B2 (ja) トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法
US7906388B2 (en) Semiconductor device and method for manufacture
CN103187442B (zh) 集成异质结半导体器件和用于生产该半导体器件的方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
JP2013258327A (ja) 半導体装置及びその製造方法
CN102769037A (zh) 减少表面电场的结构及横向扩散金氧半导体元件
JP2012089826A (ja) 半導体装置及びその製造方法
KR20130031205A (ko) 반도체 장치 및 그 제조 방법
JP2020141130A (ja) 炭化珪素半導体装置およびその製造方法
JP6551156B2 (ja) スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ
US20150084121A1 (en) Transistor Device with a Field Electrode
JP5201307B2 (ja) 半導体装置
US20130011985A1 (en) Shallow-trench cmos-compatible super junction device structure for low and medium voltage power management applications
JP2012089824A (ja) 半導体素子およびその製造方法
US10553681B2 (en) Forming a superjunction transistor device
CN104347614A (zh) 功率半导体器件及其制造方法
JP2008060152A (ja) 半導体装置及びその製造方法
JP2005183547A (ja) 半導体装置およびその製造方法
CN115101592B (zh) 沟槽型晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant