JP4393144B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP4393144B2 JP4393144B2 JP2003316668A JP2003316668A JP4393144B2 JP 4393144 B2 JP4393144 B2 JP 4393144B2 JP 2003316668 A JP2003316668 A JP 2003316668A JP 2003316668 A JP2003316668 A JP 2003316668A JP 4393144 B2 JP4393144 B2 JP 4393144B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- layer
- semiconductor
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 183
- 239000012535 impurity Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 25
- 239000012528 membrane Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 266
- 230000007423 decrease Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 101150079545 elc1 gene Proteins 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
互いに逆側の第1及び第2主面を有する第1導電型の第1半導体層と、
前記第1主面側から深さ方向に延在し且つ互いに間隔をおくように前記第1半導体層内に配設された複数の第2導電型の第2半導体層と、
前記第1主面側で前記第2半導体層と夫々接するように配設された複数の第2導電型の第3半導体層と、
前記第3半導体層の表面に夫々形成された複数の第1導電型の第4半導体層と、
前記第2主面側に配設され且つ前記第1半導体層に電気的に接続された第1主電極と、
前記第4半導体層と前記第1半導体層との間に位置する前記第3半導体層の部分であるチャネル領域に第1絶縁膜を介して対向するゲート電極と、
前記第2半導体層を挟んで前記第1主電極と対向するように前記第2半導体層上に第2絶縁膜を介して配設され且つ前記ゲート電極に電気的に接続された追加電極と、
前記第1主面側に配設され且つ前記第3半導体層及び前記第4半導体層に電気的に接続された第2主電極と、
を具備することを特徴とする。
互いに逆側の第1及び第2主面を有する第1導電型の第1半導体層と、
前記第1主面側から深さ方向に延在し且つ前記深さ方向に対して直角な第1方向に沿って互いに間隔をおき且つ前記第1方向に対して直角な第2方向に沿って延在するように前記第1半導体層内に配設された複数の第2導電型の第2半導体層と、
前記第1主面側で前記第2半導体層と夫々接し且つ前記第1及び第2方向の両者に沿って互いに間隔をおくように配設された複数の第2導電型の第3半導体層と、
前記第3半導体層の表面に夫々形成された複数の第1導電型の第4半導体層と、
前記第2主面側に配設され且つ前記第1半導体層に電気的に接続された第1主電極と、
前記第1方向に沿って互いに間隔をおいて配設され且つ前記第4半導体層と前記第1半導体層との間に位置する前記第3半導体層の部分であるチャネル領域に絶縁膜を介して対向する第1電極部分と、前記第2方向に沿って互いに間隔をおいて配設され且つ前記第2半導体層を挟んで前記第1主電極と対向するように前記第2半導体層上に絶縁膜を介して配設された第2電極部分と、を具備し、前記第1及び第2電極部分が前記第1主面側で格子を形成する制御電極と、
前記格子の開口内に位置するように前記第1主面側に配設され且つ前記第3半導体層及び前記第4半導体層に電気的に接続された第2主電極と、
を具備することを特徴とする。
図1は、本発明の第1の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
図5は、本発明の第2の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
図6は、本発明の第3の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す部分切欠平面図である。
図7は、本発明の第4の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
図9は、本発明の第5の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
図10は、本発明の第6の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
図11は、本発明の第7の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
図13は、本発明の第8の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
図14は、本発明の第9の実施の形態に係る電力用半導体装置(パワーMOSFET)を模式的に示す断面斜視図である。
Claims (25)
- 互いに逆側の第1及び第2主面を有する第1導電型の第1半導体層と、
前記第1主面側から深さ方向に延在し且つ互いに間隔をおくように前記第1半導体層内に配設された複数の第2導電型の第2半導体層と、
前記第1主面側で前記第2半導体層と夫々接するように配設された複数の第2導電型の第3半導体層と、
前記第3半導体層の表面に夫々形成された複数の第1導電型の第4半導体層と、
前記第2主面側に配設され且つ前記第1半導体層に電気的に接続された第1主電極と、
前記第4半導体層と前記第1半導体層との間に位置する前記第3半導体層の部分であるチャネル領域に第1絶縁膜を介して対向するゲート電極と、
前記第2半導体層を挟んで前記第1主電極と対向するように前記第2半導体層上に第2絶縁膜を介して配設され且つ前記ゲート電極に電気的に接続された追加電極と、
前記第1主面側に配設され且つ前記第3半導体層及び前記第4半導体層に電気的に接続された第2主電極と、
を具備することを特徴とする電力用半導体装置。 - 前記ゲート電極及び前記追加電極は、一体的に形成された導電層の部分からなることを特徴とする請求項1に記載の電力用半導体装置。
- 前記ゲート電極及び前記追加電極は、前記第1乃至第4半導体層を含む半導体基板の表面上に配設されたプレナーゲート構造を有することを特徴とする請求項1または2に記載の電力用半導体装置。
- 前記ゲート電極及び前記追加電極は、前記第1乃至第4半導体層を含む半導体基板内に形成されたトレンチ内に配設されたトレンチゲート構造を有することを特徴とする請求項1または2に記載の電力用半導体装置。
- 前記ゲート電極及び前記追加電極の一方は、前記第1乃至第4半導体層を含む半導体基板の表面上に配設されたプレナーゲート構造を有し、他方は、前記基板内に形成されたトレンチ内に配設されたトレンチゲート構造を有することを特徴とする請求項1または2に記載の電力用半導体装置。
- 前記第1半導体層と前記第1主電極とを電気的に接続するようにこれらの間に配設された、前記第1半導体層よりも高い不純物濃度を有する第1導電型の第5半導体層を更に具備することを特徴とする請求項1乃至5のいずれかに記載の電力用半導体装置。
- 前記第2半導体層は、前記第5半導体層と接しない深さを有するように設定されることを特徴とする請求項6に記載の電力用半導体装置。
- 隣り合う2つの前記第3半導体層の間で前記第1半導体層の表面に配設された、前記第1半導体層よりも高い不純物濃度を有する第1導電型の半導体層を更に具備することを特徴とする請求項1乃至7のいずれかに記載の電力用半導体装置。
- 前記第1乃至第4半導体層を含む半導体基板内で前記第2半導体層に接して配設された絶縁層を更に具備することを特徴とする請求項1乃至8のいずれかに記載の電力用半導体装置。
- 前記第1乃至第4半導体層を含む半導体基板内で前記第1半導体層及び前記第2半導体層のいずれか一方の中に配設された絶縁層を更に具備することを特徴とする請求項1乃至8のいずれかに記載の電力用半導体装置。
- 前記第2半導体層は、前記深さ方向に対して直角な第1方向に沿って間隔をおいて配列され且つ前記第1方向に対して直角な第2方向に沿って延在することを特徴とする請求項1乃至3のいずれかに記載の電力用半導体装置。
- 前記第2主電極、前記ゲート電極、及び前記追加電極の夫々は、前記第1乃至第4半導体層を含む半導体基板の表面上に互いに平行に配置され且つ前記第2方向に沿って延在するストライプ状の構造を有することを特徴とする請求項11に記載の電力用半導体装置。
- 前記ストライプ状の構造を有する前記第2主電極は、前記ストライプ状の構造を有する前記ゲート電極と前記ストライプ状の構造を有する前記追加電極との間に、配置されることを特徴とする請求項12に記載の電力用半導体装置。
- 前記第3半導体層は、前記第1及び第2方向の両者に沿って間隔をおいて配列されることを特徴とする請求項11に記載の電力用半導体装置。
- 前記ゲート電極は前記第2方向に沿って延在する互いに平行な複数の第1部分を具備すると共に、前記追加電極は前記第1方向に沿って延在する互いに平行な複数の第2部分を具備し、前記第1及び前記第2部分は格子を形成し、前記格子の開口内に前記第2主電極の部分が配置されることを特徴とする請求項14に記載の電力用半導体装置。
- 前記第1方向における前記第1部分の配列周期と前記第2方向における前記第2部分の配列周期とは互いに異なることを特徴とする請求項15に記載の電力用半導体装置。
- 前記第2方向における前記第2部分の夫々の幅は前記第1方向における前記第1部分の夫々の幅よりも大きいことを特徴とする請求項15に記載の電力用半導体装置。
- 前記第1半導体層の第1導電型不純物の濃度は前記第2半導体層の第2導電型不純物の濃度よりも低いことを特徴とする請求項17に記載の電力用半導体装置。
- 互いに逆側の第1及び第2主面を有する第1導電型の第1半導体層と、
前記第1主面側から深さ方向に延在し且つ前記深さ方向に対して直角な第1方向に沿って互いに間隔をおき且つ前記第1方向に対して直角な第2方向に沿って延在するように前記第1半導体層内に配設された複数の第2導電型の第2半導体層と、
前記第1主面側で前記第2半導体層と夫々接し且つ前記第1及び第2方向の両者に沿って互いに間隔をおくように配設された複数の第2導電型の第3半導体層と、
前記第3半導体層の表面に夫々形成された複数の第1導電型の第4半導体層と、
前記第2主面側に配設され且つ前記第1半導体層に電気的に接続された第1主電極と、
前記第1方向に沿って互いに間隔をおいて配設され且つ前記第4半導体層と前記第1半導体層との間に位置する前記第3半導体層の部分であるチャネル領域に絶縁膜を介して対向する第1電極部分と、前記第2方向に沿って互いに間隔をおいて配設され且つ前記第2半導体層を挟んで前記第1主電極と対向するように前記第2半導体層上に絶縁膜を介して配設された第2電極部分と、を具備し、前記第1及び第2電極部分が前記第1主面側で格子を形成する制御電極と、
前記格子の開口内に位置するように前記第1主面側に配設され且つ前記第3半導体層及び前記第4半導体層に電気的に接続された第2主電極と、
を具備することを特徴とする電力用半導体装置。 - 前記第1方向における前記第1電極部分の配列周期と前記第2方向における前記第2電極部分の配列周期とは互いに異なることを特徴とする請求項19に記載の電力用半導体装置。
- 前記第2方向における前記第2電極部分の夫々の幅は前記第1方向における前記第1電極部分の夫々の幅よりも大きいことを特徴とする請求項19に記載の電力用半導体装置。
- 前記第1半導体層の第1導電型不純物の濃度は前記第2半導体層の第2導電型不純物の濃度よりも低いことを特徴とする請求項21に記載の電力用半導体装置。
- 前記第1電極部分及び前記第2電極部分は、前記第1乃至第4半導体層を含む半導体基板の表面上に配設されたプレナーゲート構造を有することを特徴とする請求項19乃至22のいずれかに記載の電力用半導体装置。
- 前記第1電極部分及び前記第2電極部分は、前記第1乃至第4半導体層を含む半導体基板内に形成されたトレンチ内に配設されたトレンチゲート構造を有することを特徴とする請求項19乃至22のいずれかに記載の電力用半導体装置。
- 前記第1電極部分及び前記第2電極部分の一方は、前記第1乃至第4半導体層を含む半導体基板の表面上に配設されたプレナーゲート構造を有し、他方は、前記基板内に形成されたトレンチ内に配設されたトレンチゲート構造を有することを特徴とする請求項19乃至22のいずれかに記載の電力用半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003316668A JP4393144B2 (ja) | 2003-09-09 | 2003-09-09 | 電力用半導体装置 |
US10/795,325 US6849880B1 (en) | 2003-09-09 | 2004-03-09 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003316668A JP4393144B2 (ja) | 2003-09-09 | 2003-09-09 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005085990A JP2005085990A (ja) | 2005-03-31 |
JP4393144B2 true JP4393144B2 (ja) | 2010-01-06 |
Family
ID=34074795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003316668A Expired - Lifetime JP4393144B2 (ja) | 2003-09-09 | 2003-09-09 | 電力用半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6849880B1 (ja) |
JP (1) | JP4393144B2 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4832731B2 (ja) * | 2004-07-07 | 2011-12-07 | 株式会社東芝 | 電力用半導体装置 |
US7439583B2 (en) * | 2004-12-27 | 2008-10-21 | Third Dimension (3D) Semiconductor, Inc. | Tungsten plug drain extension |
JP2006287127A (ja) * | 2005-04-04 | 2006-10-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP4997715B2 (ja) * | 2005-05-18 | 2012-08-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5002148B2 (ja) * | 2005-11-24 | 2012-08-15 | 株式会社東芝 | 半導体装置 |
JP5369372B2 (ja) * | 2005-11-28 | 2013-12-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP4996848B2 (ja) * | 2005-11-30 | 2012-08-08 | 株式会社東芝 | 半導体装置 |
DE102007063687B4 (de) * | 2006-03-22 | 2013-03-14 | Denso Corporation | Schaltkreis mit einem Transistor |
JP2007281034A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | 電力用半導体素子 |
EP2089907A4 (en) | 2006-12-07 | 2011-05-25 | Shindengen Electric Mfg | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
JP2010103337A (ja) * | 2008-10-24 | 2010-05-06 | Toshiba Corp | 電力用半導体装置 |
KR101096835B1 (ko) * | 2010-01-08 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
JP2011228643A (ja) * | 2010-03-30 | 2011-11-10 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
JP2011233701A (ja) | 2010-04-27 | 2011-11-17 | Toshiba Corp | 電力用半導体素子 |
JP5740108B2 (ja) | 2010-07-16 | 2015-06-24 | 株式会社東芝 | 半導体装置 |
TWI462294B (zh) * | 2010-09-21 | 2014-11-21 | Toshiba Kk | Semiconductor element and manufacturing method thereof |
JP5687582B2 (ja) * | 2010-09-21 | 2015-03-18 | 株式会社東芝 | 半導体素子およびその製造方法 |
JP5673113B2 (ja) * | 2011-01-12 | 2015-02-18 | 住友電気工業株式会社 | 半導体装置 |
JP5665567B2 (ja) | 2011-01-26 | 2015-02-04 | 株式会社東芝 | 半導体素子 |
JP5653326B2 (ja) * | 2011-09-12 | 2015-01-14 | 株式会社東芝 | 窒化物半導体装置 |
JP5920970B2 (ja) | 2011-11-30 | 2016-05-24 | ローム株式会社 | 半導体装置 |
JP5701802B2 (ja) | 2012-03-23 | 2015-04-15 | 株式会社東芝 | 電力用半導体装置 |
JP2013201191A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置 |
JP5863574B2 (ja) | 2012-06-20 | 2016-02-16 | 株式会社東芝 | 半導体装置 |
JP5715604B2 (ja) | 2012-09-12 | 2015-05-07 | 株式会社東芝 | 電力用半導体素子 |
JP5741642B2 (ja) * | 2013-08-05 | 2015-07-01 | 富士電機株式会社 | 半導体装置 |
JP2015133380A (ja) | 2014-01-10 | 2015-07-23 | 株式会社東芝 | 半導体装置 |
JP2015146363A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社東芝 | 半導体装置 |
JP6301861B2 (ja) | 2014-07-31 | 2018-03-28 | 株式会社東芝 | 半導体装置 |
JP2015073122A (ja) * | 2014-12-08 | 2015-04-16 | 株式会社東芝 | 半導体素子 |
JP6232089B2 (ja) * | 2016-02-24 | 2017-11-15 | ローム株式会社 | 半導体装置 |
WO2017168736A1 (ja) | 2016-03-31 | 2017-10-05 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2019069416A1 (ja) * | 2017-10-05 | 2019-04-11 | 三菱電機株式会社 | 半導体装置 |
JP2019071384A (ja) * | 2017-10-11 | 2019-05-09 | 株式会社東芝 | 半導体装置 |
JP6818712B2 (ja) * | 2018-03-22 | 2021-01-20 | 株式会社東芝 | 半導体装置 |
JP7055725B2 (ja) | 2018-09-14 | 2022-04-18 | 株式会社東芝 | 半導体装置 |
JP7290973B2 (ja) * | 2019-03-27 | 2023-06-14 | ローム株式会社 | 半導体装置 |
CN110957351A (zh) * | 2019-12-17 | 2020-04-03 | 华羿微电子股份有限公司 | 一种超结型mosfet器件及制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
US6081009A (en) | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
-
2003
- 2003-09-09 JP JP2003316668A patent/JP4393144B2/ja not_active Expired - Lifetime
-
2004
- 2004-03-09 US US10/795,325 patent/US6849880B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005085990A (ja) | 2005-03-31 |
US6849880B1 (en) | 2005-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4393144B2 (ja) | 電力用半導体装置 | |
JP4764987B2 (ja) | 超接合半導体素子 | |
JP7180402B2 (ja) | 半導体装置 | |
JP5762689B2 (ja) | 半導体装置 | |
KR101296984B1 (ko) | 전하 균형 전계 효과 트랜지스터 | |
KR101375887B1 (ko) | 소스-드레인간 직통 전류 경로를 갖는 횡형 트랜치 게이트 전계효과 트랜지스터 | |
JP3935042B2 (ja) | 絶縁ゲート型半導体装置 | |
US8680608B2 (en) | Power semiconductor device with a low on resistence | |
CN102804385A (zh) | 半导体器件 | |
JP5833277B1 (ja) | 半導体装置 | |
JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
US20100102381A1 (en) | Power semiconductor device | |
JP5200373B2 (ja) | 半導体装置 | |
JP2011204711A (ja) | 半導体装置およびその製造方法 | |
CN105706241A (zh) | Mos双极器件 | |
US9123770B2 (en) | Charge reservoir IGBT top structure | |
JP2006261562A (ja) | 半導体装置 | |
JP2020064910A (ja) | スイッチング素子 | |
CN108305893B (zh) | 半导体装置 | |
TW201803125A (zh) | 垂直碳化矽金屬氧化物半導體場效電晶體 | |
JP6089070B2 (ja) | 半導体装置 | |
US9391183B2 (en) | Semiconductor device | |
WO2024070021A1 (ja) | 半導体装置 | |
JP2006279064A (ja) | 半導体装置の製造方法 | |
JP4927401B2 (ja) | 超接合半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4393144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |