JP4832731B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP4832731B2 JP4832731B2 JP2004200584A JP2004200584A JP4832731B2 JP 4832731 B2 JP4832731 B2 JP 4832731B2 JP 2004200584 A JP2004200584 A JP 2004200584A JP 2004200584 A JP2004200584 A JP 2004200584A JP 4832731 B2 JP4832731 B2 JP 4832731B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- semiconductor
- power
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 158
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 19
- 238000011084 recovery Methods 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 238000004904 shortening Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Description
(1)オン電圧が小さい
(2)入力ゲート容量が小さい
(3)並列ダイオードのリバースリカバリーが高速である
ことの3点である。
次に、本発明の第1実施形態による電力用半導体装置の構成を図1に示す。図1は、本実施形態による電力用半導体装置の構成を示す断面図である。この実施形態による電力用半導体装置は、パワーMOSFET10と、ショットキーバリアダイオード(以下、SBDとも云う)20を備えている。
図2に第1実施形態による電力用半導体装置の変形例の構成を示す。この変形例の電力用半導体装置は、パワーMOSFET10とSBD20を同一基板上に形成している。パワーMOSFET10とSBD20のどちらも同じスーパージャンクション構造を有していることから、同一の工程で形成することが可能である。
次に、本発明の第2実施形態による電力用半導体装置を、図3を参照して説明する。図3は、本実施形態の電力用半導体装置の構成を示す断面図である。この実施形態の電力用半導体装置は、パワーMOSFET10Aと、SBD20とを備えている。
図4に第2実施形態による電力用半導体装置の変形例の構成を示す。この変形例の電力用半導体装置は、第2実施形態に係るパワーMOSFET10AをパワーMOSFET10Bに置き換えた構成となっている。本変形例のパワーMOSFET10Bは、パワーMOSFET10Aのゲート電極19aをテラスゲート構造のゲート電極19bに置き換えた構成となっている。これにより、第2実施形態のスプリットゲート構造と同様にゲート・ドレイン間容量を小さくすることができ、高速化が可能となる。なお、ゲート電極はスプリットゲート構造とテラスゲート構造を組み合わせた構造でもよい。
次に、本発明の第3実施形態による電力用半導体装置を、図5を参照して説明する。図5は本実施形態による電力用半導体装置の構成を模式的に示す斜視図である。本実施形態による電力用半導体装置は、第1実施形態のパワーMOSFET10をパワーMOSFET10Cに置き換えた構成となっている。
次に、第3実施形態の第1変形例による電力用半導体装置の構成を図6に示す。この第1変形例による電力用半導体装置は、図5に示す第3実施形態において、パワーMOSFET10CをパワーMOSFET10Dに置き換えた構成となっている。パワーMOSFET10Dは、パワーMOSFET10Cにおいて、ゲート電極19をスプリットゲート構造とした構成となっている。ゲート電極19をスプリットゲート構造とすることで、更に低ゲート容量化が実現でき、高速化が可能となる。これにより、ゲート駆動回路の負荷を小さくすることが可能となる。図6ではスプリットゲート構造を示しているが、テラスゲート構造でも同じ効果を得ることができる。
次に、第3実施形態の第2変形例による電力用半導体装置の構成を図7に示す。この第2変形例による電力用半導体装置は、図6に示す第1変形例において、パワーMOSFET10DをパワーMOSFET10Eに置き換えた構成となっている。パワーMOSFET10Eは、パワーMOSFET10Dにおいて、スプリットゲート下のp−型ピラー層12の表面にのみp型ゲート層30を形成した構成となっている。
次に、本発明の第4実施形態によるフライバックコンバータの構成を図8に示す。図8は本実施形態によるフライバックコンバータの構成を模式的に示す回路図である。この実施形態によるフライバックコンバータは、電源Vinと、電力用半導体装置1と、この電力用半導体装置1と並列に接続されたキャパシタCrと、変圧器3と、ダイオードDと、並列に接続されたキャパシタCoおよび抵抗Roとを備えている。電力用半導体装置1は、第1乃至第3実施形態のうちのいずれかの電力用半導体装置であって、パワーMOSFET10と、SBD20とを備えている。
次に、本発明の第5実施形態による電力用半導体装置を図11を参照して説明する。図11は本実施形態による電力用半導体装置の構成を示す断面図である。この実施形態による電力用半導体装置は、SBDが内蔵されたパワーMOSFETを備えている。本実施形態の電力用半導体装置は、第1乃至第3実施形態と異なり、p型ベース層15にはn型ソース層16が1個しか形成されず、隣接する2個のp型ベース層15の相対する側(一方の側)に寄ってn型ソース層16が形成される。隣接する2個のp型ベース層15の相対する側に寄って形成された2個のn型ソース層16は、上記隣接する2個のp型ベース層15に接するようにゲート絶縁膜18を介して形成された1個のゲート電極19を共有する。p型ベース層15の他方の側は、SBDとして動作する領域となる。また、本実施形態においては、ソース電極17はゲート電極19が形成された領域を除いた領域上に形成されており、n−ドリフト層11とはショットキー接合をする。
次に、本発明の第6実施形態による電力用半導体装置の構成を図15に示す。図15は、本実施形態による電力用半導体装置の構成を示す断面図である。この実施形態による電力用半導体装置は、第1実施形態に係るスーパージャンクション構造を有するパワーMOSFET10と、このパワーMOSFETに並列に接続されたSBD20Aとを備えている。このSBD20Aは、第1実施形態に係るSBD20において、p−型ピラー層23を削除するとともに、n−型ドリフト層22、ガードリング層24、およびn+型カソード層26をワイドバンドギャップ半導体で形成した構成となっている。
次に、本発明の第7実施形態による電力用半導体装置の構成を図20に示す。図20は本実施形態による電力用半導体装置の構成を示す図である。
11 n−型ドリフト層
12 p型ピラー層
13 n+ドレイン層
14 ドレイン電極
15 p型ベース層
16 n+ソース層
17 ソース電極
18 ゲート絶縁膜
19 ゲート電極
20 SBD(ショットキーバリアダイオード)
22 n−型ドリフト層
23 p−型ピラー層
24 ガードリング層
25 アノード電極
26 n+カソード層
27 カソード電極
Claims (3)
- 第1導電型の第1半導体層と、
前記第1半導体層中に膜面方向に周期的に配置された複数の柱状の第2導電型の第2半導体層と、
前記第1半導体層の一方の側の表面に設けられ前記第1半導体層と電気的に接続された第1電極と、
前記第1半導体層の他方の側の表面領域に選択的に設けられ前記第2半導体層と接続する複数の第2導電型の第3半導体層と、
前記第3半導体層の表面に選択的に設けられた第1導電型の第4半導体層と、
前記第3半導体層および前記第4半導体層の表面と、隣接する前記第3半導体層間に位置する前記第1半導体層の第1領域とに接するように設けられた第2電極と、
隣接する前記第3半導体層間に位置する前記第1半導体層の前記第1領域と異なる第2領域上にゲート絶縁膜を介して設けられたゲート電極と、
を有する電力用スイッチング素子と、
前記電力用スイッチング素子と同一基板上に形成され、隣接する前記第3半導体層間に位置する前記第1半導体層の前記第1領域と前記第2電極とでショットキー接合を形成し、前記電力用スイッチング素子の第1電極がカソード電極となり、前記電力用スイッチング素子の第2電極がアノード電極となるショットキーバリアダイオードと、
を備え、
前記電力用スイッチング素子の前記第1半導体層と前記第2半導体層がストライプ状に形成され、前記ゲート電極が前記第1半導体層と直交する方向にストライプ状に形成され、前記第3半導体および第4半導体層ならびに前記第2電極がそれぞれ前記第1半導体層と直交する方向にストライプ状に形成され、
前記第2半導体層の配列周期は、前記ゲート電極の配列周期よりも小さいことを特徴とする電力用半導体装置。 - 第1導電型の第1半導体層と、
前記第1半導体層中に膜面方向に周期的に配置された複数の柱状の第2導電型の第2半導体層と、
前記第1半導体層の一方の側の表面に設けられ前記第1半導体層と電気的に接続された第1電極と、
前記第1半導体層の他方の側の表面領域に選択的に設けられ前記第2半導体層と接続する複数の第2導電型の第3半導体層と、
前記第3半導体層の表面に選択的に設けられた第1導電型の第4半導体層と、
前記第3半導体層および前記第4半導体層の表面と、隣接する前記第3半導体層間に位置する前記第1半導体層の第1領域とに接するように設けられた第2電極と、
隣接する前記第3半導体層間に位置する前記第1半導体層の前記第1領域と異なる第2領域上にゲート絶縁膜を介して設けられたゲート電極と、
を有する電力用スイッチング素子と、
前記電力用スイッチング素子と同一基板上に形成され、隣接する前記第3半導体層間に位置する前記第1半導体層の前記第1領域と前記第2電極とでショットキー接合を形成し、前記電力用スイッチング素子の第1電極がカソード電極となり、前記電力用スイッチング素子の第2電極がアノード電極となるショットキーバリアダイオードと、
を備え、
前記電力用スイッチング素子の前記第1半導体層と前記第2半導体層がストライプ状に形成され、前記ゲート電極が前記第1半導体層と直交する方向にストライプ状に形成され、前記第3半導体および第4半導体層ならびに前記第2電極がそれぞれ前記第1半導体層と直交する方向にストライプ状に形成され、
前記ゲート電極は2つに分割されたスプリットゲート構造を有していることを特徴とする電力用半導体装置。 - 第1導電型の第1半導体層と、
前記第1半導体層中に膜面方向に周期的に配置された複数の柱状の第2導電型の第2半導体層と、
前記第1半導体層の一方の側の表面に設けられ前記第1半導体層と電気的に接続された第1電極と、
前記第1半導体層の他方の側の表面領域に選択的に設けられ前記第2半導体層と接続する複数の第2導電型の第3半導体層と、
前記第3半導体層の表面に選択的に設けられた第1導電型の第4半導体層と、
前記第3半導体層および前記第4半導体層の表面と、隣接する前記第3半導体層間に位置する前記第1半導体層の第1領域とに接するように設けられた第2電極と、
隣接する前記第3半導体層間に位置する前記第1半導体層の前記第1領域と異なる第2領域上にゲート絶縁膜を介して設けられたゲート電極と、
を有する電力用スイッチング素子と、
前記電力用スイッチング素子と同一基板上に形成され、隣接する前記第3半導体層間に位置する前記第1半導体層の前記第1領域と前記第2電極とでショットキー接合を形成し、前記電力用スイッチング素子の第1電極がカソード電極となり、前記電力用スイッチング素子の第2電極がアノード電極となるショットキーバリアダイオードと、
を備え、
前記電力用スイッチング素子の前記第1半導体層と前記第2半導体層がストライプ状に形成され、前記ゲート電極が前記第1半導体層と直交する方向にストライプ状に形成され、前記第3半導体および第4半導体層ならびに前記第2電極がそれぞれ前記第1半導体層と直交する方向にストライプ状に形成され、
前記第2半導体層の、前記第1電極が設けられた側と反対側の表面に第2導電型のゲート層が設けられていることを特徴とする記載の電力用半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200584A JP4832731B2 (ja) | 2004-07-07 | 2004-07-07 | 電力用半導体装置 |
US10/923,743 US6967374B1 (en) | 2004-07-07 | 2004-08-24 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200584A JP4832731B2 (ja) | 2004-07-07 | 2004-07-07 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006024690A JP2006024690A (ja) | 2006-01-26 |
JP4832731B2 true JP4832731B2 (ja) | 2011-12-07 |
Family
ID=35344889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004200584A Expired - Fee Related JP4832731B2 (ja) | 2004-07-07 | 2004-07-07 | 電力用半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6967374B1 (ja) |
JP (1) | JP4832731B2 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5098300B2 (ja) * | 2005-11-25 | 2012-12-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2007235064A (ja) * | 2006-03-03 | 2007-09-13 | Matsushita Electric Ind Co Ltd | ショットキーバリア半導体装置及びその製造方法 |
JP5080744B2 (ja) * | 2006-03-17 | 2012-11-21 | 株式会社豊田中央研究所 | 半導体デバイス及びその製造方法 |
JP4980126B2 (ja) * | 2007-04-20 | 2012-07-18 | 株式会社日立製作所 | フリーホイールダイオードとを有する回路装置 |
JP2009004499A (ja) * | 2007-06-20 | 2009-01-08 | Kansai Electric Power Co Inc:The | pnダイオード、電気回路装置、および電力変換装置 |
JP2009004668A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
EP3447803A3 (en) | 2007-09-26 | 2019-06-19 | STMicroelectronics N.V. | Adjustable field effect rectifier |
US8148748B2 (en) | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
EP2274770A4 (en) * | 2008-04-28 | 2012-12-26 | St Microelectronics Nv | INTEGRATED FIELD EFFECT RECTIFIER MOSFET |
JP2010056510A (ja) * | 2008-07-31 | 2010-03-11 | Nec Electronics Corp | 半導体装置 |
EP2330617A4 (en) * | 2008-09-01 | 2012-01-25 | Rohm Co Ltd | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
EP2384518B1 (en) | 2009-01-06 | 2019-09-04 | STMicroelectronics N.V. | Self-bootstrapping field effect diode structures and methods |
JP2010200585A (ja) * | 2009-02-27 | 2010-09-09 | Nissan Motor Co Ltd | スイッチング回路 |
JP2010206012A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
JP5577607B2 (ja) * | 2009-03-05 | 2014-08-27 | 日産自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2010127370A2 (en) | 2009-05-01 | 2010-11-04 | Lakota Technologies, Inc. | Series current limiting device |
JP5362466B2 (ja) * | 2009-07-09 | 2013-12-11 | 株式会社日本自動車部品総合研究所 | 電力変換回路の制御装置 |
JP4803290B2 (ja) * | 2009-09-04 | 2011-10-26 | サンケン電気株式会社 | スイッチング電源装置 |
JP5404432B2 (ja) * | 2010-01-05 | 2014-01-29 | 三菱電機株式会社 | 半導体装置およびそれを用いた駆動回路 |
DE102011079747A1 (de) * | 2010-07-27 | 2012-02-02 | Denso Corporation | Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür |
JP5579548B2 (ja) * | 2010-09-08 | 2014-08-27 | 新電元工業株式会社 | 半導体装置、および、その製造方法 |
JP5701595B2 (ja) * | 2010-12-28 | 2015-04-15 | 三洋電機株式会社 | 系統連係装置 |
JP2012186353A (ja) * | 2011-03-07 | 2012-09-27 | Fuji Electric Co Ltd | 複合半導体装置 |
JP2012234848A (ja) * | 2011-04-28 | 2012-11-29 | Sanken Electric Co Ltd | 半導体装置 |
US8872222B2 (en) * | 2012-02-24 | 2014-10-28 | Macronix International Co., Ltd. | Semiconductor structure and method for forming the same |
US8901639B2 (en) * | 2012-07-26 | 2014-12-02 | Cree, Inc. | Monolithic bidirectional silicon carbide switching devices |
US20140048815A1 (en) * | 2012-08-20 | 2014-02-20 | Richtek Technology Corporation | Schottky barrier diode and manufacturing method thereof |
JP6075120B2 (ja) * | 2013-03-01 | 2017-02-08 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US9070571B2 (en) * | 2013-03-15 | 2015-06-30 | Infineon Technologies Ag | Power switching module with reduced oscillation |
JP6221436B2 (ja) * | 2013-07-10 | 2017-11-01 | 富士電機株式会社 | 超接合mosfetとその製造方法およびダイオードを並列接続させた複合半導体装置 |
JP2015018951A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社東芝 | 半導体装置 |
JP6075458B2 (ja) | 2013-09-18 | 2017-02-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
WO2016039071A1 (ja) * | 2014-09-08 | 2016-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
US9829387B2 (en) * | 2014-10-28 | 2017-11-28 | Infineon Technologies Austria Ag | System and method for temperature sensing |
US11088609B2 (en) | 2014-11-14 | 2021-08-10 | Keithley Instruments, Llc | Low noise power supply MOSFET gate drive scheme |
JP2016162861A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社東芝 | 半導体装置 |
CN105355656B (zh) * | 2015-11-23 | 2019-02-15 | 江苏物联网研究发展中心 | 能降低米勒电容的超结igbt器件 |
CN108695372B (zh) * | 2017-04-05 | 2020-06-26 | 四川大学 | 一种超结半导体器件 |
CN107275383B (zh) * | 2017-06-22 | 2019-12-17 | 四川大学 | 一种含有异质结的超结igbt |
CN109755241B (zh) * | 2017-11-01 | 2021-03-02 | 苏州东微半导体股份有限公司 | 一种功率mosfet器件 |
US10679984B2 (en) * | 2018-07-10 | 2020-06-09 | Sanken Electric Co., Ltd. | Semiconductor device and method for forming the semiconductor device |
CN116779685A (zh) * | 2023-08-17 | 2023-09-19 | 深圳天狼芯半导体有限公司 | 一种具备sj sbd的sj vdmos及制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03110867A (ja) * | 1989-09-26 | 1991-05-10 | Nippon Inter Electronics Corp | 縦型電界効果トランジスタ |
JPH05315618A (ja) * | 1992-05-01 | 1993-11-26 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP3272242B2 (ja) * | 1995-06-09 | 2002-04-08 | 三洋電機株式会社 | 半導体装置 |
US5753938A (en) * | 1996-08-08 | 1998-05-19 | North Carolina State University | Static-induction transistors having heterojunction gates and methods of forming same |
US6081009A (en) | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
DE19841754A1 (de) | 1998-09-11 | 2000-03-30 | Siemens Ag | Schalttransistor mit reduzierten Schaltverlusten |
JP3695249B2 (ja) * | 1999-09-30 | 2005-09-14 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
JP4774586B2 (ja) * | 1999-10-21 | 2011-09-14 | 富士電機株式会社 | 半導体素子の製造方法 |
JP4240752B2 (ja) * | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
JP2002100772A (ja) | 2000-07-17 | 2002-04-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
JP3554764B2 (ja) | 2000-11-20 | 2004-08-18 | 独立行政法人 宇宙航空研究開発機構 | 移動制御反射板を用いたアクティブ吸音パネルシステム |
DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
GB0118000D0 (en) * | 2001-07-24 | 2001-09-19 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices with schottky barriers |
JP3906105B2 (ja) * | 2002-03-29 | 2007-04-18 | 株式会社東芝 | 半導体装置 |
JP3935042B2 (ja) * | 2002-04-26 | 2007-06-20 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP4595327B2 (ja) * | 2003-01-16 | 2010-12-08 | 富士電機システムズ株式会社 | 半導体素子 |
JP4393144B2 (ja) * | 2003-09-09 | 2010-01-06 | 株式会社東芝 | 電力用半導体装置 |
-
2004
- 2004-07-07 JP JP2004200584A patent/JP4832731B2/ja not_active Expired - Fee Related
- 2004-08-24 US US10/923,743 patent/US6967374B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006024690A (ja) | 2006-01-26 |
US6967374B1 (en) | 2005-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4832731B2 (ja) | 電力用半導体装置 | |
US11888047B2 (en) | Lateral transistors and methods with low-voltage-drop shunt to body diode | |
JP5520215B2 (ja) | 改良された電力用スイッチングトランジスター | |
US9178028B2 (en) | Semiconductor device | |
CN108780816B (zh) | 碳化硅装置及其制作方法 | |
JP5504235B2 (ja) | 半導体装置 | |
US20150187877A1 (en) | Power semiconductor device | |
US11049942B2 (en) | Power semiconductor device | |
KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
US11588048B2 (en) | Semiconductor device with insulated gate transistor cell and rectifying junction | |
US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
JP2015177094A (ja) | 半導体装置 | |
JP6254301B1 (ja) | Mosfet及び電力変換回路 | |
US20110227554A1 (en) | Semiconductor device and dc-dc converter | |
JP5509513B2 (ja) | 半導体装置 | |
JP6246979B1 (ja) | Mosfet及び電力変換回路 | |
KR100763310B1 (ko) | 전력 반도체 소자 | |
KR20200003593A (ko) | 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110921 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |