JP2007235064A

JP2007235064A - ショットキーバリア半導体装置及びその製造方法

Info

Publication number: JP2007235064A
Application number: JP2006058246A
Authority: JP
Inventors: Yasuhiko Doi; 弥寿彦土居; Yasuhiro Yamada; 康寛山田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-03-03
Filing date: 2006-03-03
Publication date: 2007-09-13

Abstract

【課題】素子特性及び耐圧性能を確保しつつ、静電気サージ耐量を向上させたショットキーバリア半導体装置及びその製造方法を提供する。
【解決手段】高濃度Ｎ型半導体基板１０の上に、低濃度Ｎ型エピタキシャル層１１を積層する。次に、イオン注入法等を用いて、低濃度Ｎ型エピタキシャル層１１の上にボロンを注入し、低濃度Ｐ型ガードリング領域１４ａを形成する。次に、イオン注入法及びアニール処理等を用いて、低濃度Ｐ型ガードリング領域１４ａの表面部分に、低濃度Ｐ型ガードリング領域１４ａを完全に被覆する状態で高濃度Ｐ型ガードリング領域１４ｂを形成する。その後、シリコン酸化膜１２、バリア金属層１３、電極１５及び電極１６を、順に形成する。
【選択図】図１

Description

本発明は、ショットキーバリア半導体装置及びその製造方法に関し、より特定的には、高濃度第一導電型（Ｎ型）半導体であるシリコン基板上において、金属膜がショットキー接合を形成しているショットキーバリア半導体装置の耐圧性能及び静電気サージ耐量を改善する技術に関する。

ショットキーバリア半導体装置の１つであるショットキーバリアダイオード（ＳＢＤ）は、高速スイッチングが可能であり、かつ順方向損失が小さいことから、高周波整流回路等に使用されている。このショットキーバリアダイオードの構成は、次のようなものである。

まず、高濃度Ｎ型半導体基板の上に、低濃度Ｎ型エピタキシャル層を形成する。次に、この低濃度Ｎ型エピタキシャル層の上に、所定面積の開口部を有した酸化膜を形成する。次に、開口部から露出する低濃度Ｎ型エピタキシャル層の表面に、バリア金属を形成し、さらにエピタキシャル層の表面領域に、高濃度第二導電型（Ｐ型）半導体で形成した環状のガードリング領域を形成する。そして、バリア金属上に引き出し電極を形成したショットキーバリアダイオードのガードリング領域を低濃度とし、かつ表面の一部を高濃度として、耐静電気サージ性能と共に耐圧性能を向上させているものがあった（例えば、特許文献１を参照）。

図３は、特許文献１に記載された従来のショットキーバリアダイオードの断面図である。まず、エピタキシャル成長法を用いて、シリコンからなる高濃度Ｎ型半導体基板２０の上に低濃度Ｎ型エピタキシャル層２１を形成する。次に、酸化膜の開口部からのイオン注入法を用いて、低濃度Ｎ型エピタキシャル層２１の表面に、例えばボロンイオンを注入及び拡散させて不純物濃度の高いガードリング領域２４ａを形成し、その後リンイオンを注入及び拡散させて不純物濃度の低いガードリング領域２４ｂを形成する。これにより、不純物濃度が異なる二層のガードリング領域２４ａ及び２４ｂからなるガードリング２４を形成できる。そして、ガードリング２４の外側を覆うように、絶縁膜及び保護膜となるシリコン酸化膜２２を形成する。電極２５はアノード側電極、電極２６はカソード電極であり、電極２５と低濃度Ｎ型エピタキシャル層２１との間においてショットキー接合を形成している。
特開２００２−２０３９５５号公報

しかしながら、上記従来のショットキーバリアダイオードの構成では、耐圧を高くするためにガードリング２４を高濃度に形成している。このため、ショットキーバリアダイオードにパルス状の逆方向高電圧を印加した場合、ショットキー接合を形成している電極２５とガードリング２４との間のコンタクト抵抗が上昇し、素子破壊を生じさせ易くなるという問題がある。

それ故に、本発明の目的は、素子特性及び耐圧性能を確保しつつ、静電気サージ耐量を向上させたショットキーバリア半導体装置及びその製造方法を提供することである。

本発明は、ショットキーバリアが形成された半導体装置及びその製造方法に向けられている。そして、上記目的を達成するために、本発明のショットキーバリア半導体装置は、高濃度Ｎ型半導体基板と、高濃度Ｎ型半導体基板の上に積層された低濃度Ｎ型エピタキシャル層と、低濃度Ｎ型エピタキシャル層の中に形成された低濃度Ｐ型ガードリング領域と、低濃度Ｎ型エピタキシャル層の表面部分に低濃度Ｐ型ガードリング領域を被覆しかつ低濃度Ｐ型ガードリング領域よりも浅く形成された高濃度Ｐ型ガードリング領域と、低濃度Ｎ型エピタキシャル層の表面と高濃度Ｐ型ガードリング領域とに接する金属層と、低濃度Ｎ型エピタキシャル層と高濃度Ｐ型ガードリング領域の一部とを被覆しかつ金属層に接する絶縁層とで構成される。

好ましくは、低濃度Ｐ型ガードリング領域が軸となり、高濃度Ｐ型ガードリング領域が傘となる、キノコ形状を有する。また、低濃度Ｐ型ガードリング領域の不純物濃度が、１×１０¹⁶／ｃｍ³〜６×１０¹⁷／ｃｍ³であり、高濃度Ｐ型ガードリング領域の不純物濃度が、１×１０¹⁸／ｃｍ³〜６×１０²¹／ｃｍ³であることが望ましい。

このショットキーバリア半導体装置は、高濃度Ｎ型半導体基板の上に低濃度Ｎ型エピタキシャル層を積層する工程と、低濃度Ｎ型エピタキシャル層の中に低濃度Ｐ型ガードリング領域を形成する工程と、低濃度Ｎ型エピタキシャル層の表面部分に低濃度Ｐ型ガードリング領域を被覆しかつ低濃度Ｐ型ガードリング領域よりも浅い形状で高濃度Ｐ型ガードリング領域を形成する工程か又は低濃度Ｐ型ガードリング領域の表面部分に低濃度Ｐ型ガードリング領域よりも浅い形状で高濃度Ｐ型ガードリング領域を形成して熱処理する工程と、低濃度Ｎ型エピタキシャル層の上に高濃度Ｐ型ガードリング領域の一部と接する酸化膜を形成する工程と、酸化膜の一部を覆うようにバリア金属層を低濃度Ｎ型エピタキシャル層の表面に蒸着させて低濃度Ｎ型エピタキシャル層と当該バリア金属層とでショットキー接合を形成する工程とによって、製造される。

低濃度Ｐ型ガードリング領域及び高濃度Ｐ型ガードリング領域は、イオン注入法、蒸着法、又はスパッタリング法のいずれかで形成されることが好ましい。

上記本発明によれば、チップサイズを大きくすることなく、所定の耐圧性能を確保しつつ、低濃度Ｐ型ガードリング領域の表面のコンタクト抵抗を低下させて導電率を上げるため、静電気サージ耐量を向上させることができる。

以下、本発明の実施の形態について、図１、図２Ａ及び図２Ｂを用いて説明する。
図１は、本発明の一実施形態に係るショットキーバリアダイオードの断面図である。図２Ａ及び図２Ｂは、本発明の一実施形態に係るショットキーバリアダイオードの製造方法を説明するための各製造工程におけるショットキーバリアダイオードの断面図である。

図１において、本発明のショットキーバリアダイオードは、高濃度Ｎ型半導体基板１０、低濃度Ｎ型エピタキシャル層１１、低濃度Ｐ型ガードリング領域１４ａと高濃度Ｐ型ガードリング領域１４ｂとからなるガードリング１４、シリコン酸化膜１２、バリア金属層１３、電極１５、及び電極１６で構成される。この構成によるショットキーバリアダイオードは、図２Ａ及び図２Ｂに示す工程の順序で製造される。

まず、エピタキシャル成長法を用いて、シリコンからなる高濃度Ｎ型半導体基板１０の上に低濃度Ｎ型エピタキシャル層１１を積層する（図２Ａ（ａ））。次に、ガードリング１４の形成場所に対応した所定面積の開口部を持つ絶縁膜（シリコン酸化膜）１７を、低濃度Ｎ型エピタキシャル層１１の上に形成する（図２Ａ（ｂ））。次に、絶縁膜１７を介したイオン注入法等を用いて、低濃度Ｎ型エピタキシャル層１１の中にボロンを注入し、低濃度Ｐ型ガードリング領域１４ａを形成する（図２Ａ（ｃ））。次に、絶縁膜１７をオーバーエッチングして、低濃度Ｐ型ガードリング領域１４ａを形成したときよりも開口部の面積を大きくする（図２Ａ（ｄ））。次に、開口部の面積を拡大させた絶縁膜１７を介したイオン注入法及びアニール処理（熱処理）等を用いて、低濃度Ｎ型エピタキシャル層１１の表面部分に、低濃度Ｐ型ガードリング領域１４ａを被覆しかつ低濃度Ｐ型ガードリング領域１４ａよりも浅い形状で高濃度Ｐ型ガードリング領域１４ｂを形成する（図２Ａ（ｅ））。すなわち、この工程によって、低濃度Ｐ型ガードリング領域１４ａが「軸」で高濃度Ｐ型ガードリング領域１４ｂが「傘」となるキノコ形状のガードリング１４を形成することができる。

例えば、低濃度Ｐ型ガードリング領域１４ａは、深さを１μｍ程度及び不純物濃度を１×１０¹⁶／ｃｍ³〜６×１０¹⁷／ｃｍ³とし、高濃度Ｐ型ガードリング領域１４ｂは、深さを０．２μｍ程度及び不純物濃度を１×１０¹⁸／ｃｍ³〜６×１０²¹／ｃｍ³とすればよい。

次に、低濃度Ｎ型エピタキシャル層１１の表面に、高濃度Ｐ型ガードリング領域１４ｂの一部と接するシリコン酸化膜１２を形成する（図２Ｂ（ｆ））。次に、ニッケル、チタン、又はモリブデン等からなるバリア金属層１３を、このシリコン酸化膜１２の一部を覆うように低濃度Ｎ型エピタキシャル層１１の表面に蒸着させ、低濃度Ｎ型エピタキシャル層１１とバリア金属層１３とでショットキー接合を形成する（図２Ｂ（ｇ））。次に、バリア金属層１３の上に、オーミック接続されたアルミニウム、金、又は銀等からなる電極１５を形成する（図２Ｂ（ｈ））。また、高濃度Ｎ型半導体基板１０の低濃度Ｎ型エピタキシャル層１１と相対する側に、オーミック接続されたアルミニウム、金、又は銀等からなる電極１６を形成する（図２Ｂ（ｉ））。

以上のように、本発明の一実施形態に係るショットキーバリア半導体装置及びその製造方法によれば、低濃度Ｐ型ガードリング領域１４ａを設ける。これにより、パルス状の逆方向高電圧を印加した時に、低濃度Ｎ型エピタキシャル層１１と低濃度Ｐ型ガードリング領域１４ａとの間のＰＮ接合部の空乏層、及び低濃度Ｐ型ガードリング領域１４ａへの空乏層が伸びることから、耐圧性能を向上させることができる。

また、本発明の一実施形態に係るショットキーバリアダイオードによれば、低濃度Ｐ型ガードリング領域１４ａの表面に高濃度Ｐ型ガードリング領域１４ｂを形成する。これにより、低濃度Ｐ型ガードリング領域１４ａの表面のコンタクト抵抗が低下して導電率が上がるため、静電気サージ耐量を向上させることができる。

なお、高濃度Ｐ型ガードリング領域１４ｂの拡散深さは、低濃度Ｐ型ガードリング領域１４ａ側への空乏層の伸びを妨ぐことがない程度にすることが好ましい。
また、高濃度Ｐ型ガードリング領域１４ｂを形成する手法は、イオン注入法以外にも、蒸着法、スパッタリング法、固層拡散法、又はガス拡散法等であってもよい。

以上、本発明の実施の形態はショットキーバリアダイオードについて説明したが、本発明に思想に逸脱しない限り適宜変更可能である。

本発明は、高濃度Ｎ型半導体であるシリコン基板上において、金属膜がショットキー接合を形成しているショットキーバリア半導体装置及びその製造方法等に利用可能であり、特に耐圧性能及び静電気サージ耐量を改善する場合等に有用である。

本発明の一実施形態に係るショットキーバリアダイオードの断面図本発明の一実施形態に係るショットキーバリアダイオードの製造方法を説明するための各製造工程におけるショットキーバリアダイオードの断面図本発明の一実施形態に係るショットキーバリアダイオードの製造方法を説明するための各製造工程におけるショットキーバリアダイオードの断面図従来のショットキーバリアダイオードの断面図

符号の説明

１０、２０高濃度Ｎ型半導体基板
１１、２１低濃度Ｎ型エピタキシャル層
１２、２２シリコン酸化膜
１３、２３バリア金属層
１４、２４ガードリング
１４ａ低濃度Ｐ型ガードリング領域
１４ｂ高濃度Ｐ型ガードリング領域
１５、１６、２５、２６電極
１７絶縁膜
２４ａ不純物濃度の高いガードリング領域
２４ｂ不純物濃度の低いガードリング領域

Claims

ショットキーバリアが形成された半導体装置であって、
高濃度Ｎ型半導体基板と、
前記高濃度Ｎ型半導体基板の上に積層された低濃度Ｎ型エピタキシャル層と、
前記低濃度Ｎ型エピタキシャル層の中に形成された低濃度Ｐ型ガードリング領域と、
前記低濃度Ｎ型エピタキシャル層の表面部分に、前記低濃度Ｐ型ガードリング領域を被覆しかつ前記低濃度Ｐ型ガードリング領域よりも浅く形成された高濃度Ｐ型ガードリング領域と、
前記低濃度Ｎ型エピタキシャル層の表面と前記高濃度Ｐ型ガードリング領域とに接する金属層と、
前記低濃度Ｎ型エピタキシャル層と前記高濃度Ｐ型ガードリング領域の一部とを被覆し、かつ前記金属層に接する絶縁層とで構成される、ショットキーバリア半導体装置。
前記低濃度Ｐ型ガードリング領域が軸となり、前記高濃度Ｐ型ガードリング領域が傘となる、キノコ形状を有することを特徴とする、請求項１に記載のショットキーバリア半導体装置。
前記低濃度Ｐ型ガードリング領域の不純物濃度が、１×１０¹⁶／ｃｍ³〜６×１０¹⁷／ｃｍ³であり、前記高濃度Ｐ型ガードリング領域の不純物濃度が、１×１０¹⁸／ｃｍ³〜６×１０²¹／ｃｍ³であることを特徴とする、請求項１又は２に記載のショットキーバリア半導体装置。
ショットキーバリア半導体装置の製造方法であって、
高濃度Ｎ型半導体基板の上に、低濃度Ｎ型エピタキシャル層を積層する工程と、
前記低濃度Ｎ型エピタキシャル層の中に、低濃度Ｐ型ガードリング領域を形成する工程と、
前記低濃度Ｎ型エピタキシャル層の表面部分に、前記低濃度Ｐ型ガードリング領域を被覆しかつ前記低濃度Ｐ型ガードリング領域よりも浅い形状で、高濃度Ｐ型ガードリング領域を形成する工程と、
前記低濃度Ｎ型エピタキシャル層の上に、前記高濃度Ｐ型ガードリング領域の一部と接する酸化膜を形成する工程と、
前記酸化膜の一部を覆うように、バリア金属層を前記低濃度Ｎ型エピタキシャル層の表面に蒸着させて、前記低濃度Ｎ型エピタキシャル層と当該バリア金属層とでショットキー接合を形成する工程とを含む、ショットキーバリア半導体装置の製造方法。
ショットキーバリア半導体装置の製造方法であって、
高濃度Ｎ型半導体基板の上に、低濃度Ｎ型エピタキシャル層を積層する工程と、
前記低濃度Ｎ型エピタキシャル層の中に、低濃度Ｐ型ガードリング領域を形成する工程と、
前記低濃度Ｐ型ガードリング領域の表面部分に、前記低濃度Ｐ型ガードリング領域よりも浅い形状で、高濃度Ｐ型ガードリング領域を形成して熱処理する工程と、
前記低濃度Ｎ型エピタキシャル層の上に、前記高濃度Ｐ型ガードリング領域の一部と接する酸化膜を形成する工程と、
前記酸化膜の一部を覆うように、バリア金属層を前記低濃度Ｎ型エピタキシャル層の表面に蒸着させて、前記低濃度Ｎ型エピタキシャル層と当該バリア金属層とでショットキー接合を形成する工程とを含む、ショットキーバリア半導体装置の製造方法。
前記低濃度Ｐ型ガードリング領域及び前記高濃度Ｐ型ガードリング領域が、イオン注入法で形成されることを特徴とする、請求項４又は５に記載のショットキーバリア半導体装置の製造方法。
前記低濃度Ｐ型ガードリング領域及び前記高濃度Ｐ型ガードリング領域が、蒸着法で形成されることを特徴とする、請求項４又は５に記載のショットキーバリア半導体装置の製造方法。
前記低濃度Ｐ型ガードリング領域及び前記高濃度Ｐ型ガードリング領域が、スパッタリング法で形成されることを特徴とする、請求項４又は５に記載のショットキーバリア半導体装置の製造方法。