TWI381501B - An isolation layer substrate with metal ion migration and its encapsulation structure - Google Patents

An isolation layer substrate with metal ion migration and its encapsulation structure Download PDF

Info

Publication number
TWI381501B
TWI381501B TW98101799A TW98101799A TWI381501B TW I381501 B TWI381501 B TW I381501B TW 98101799 A TW98101799 A TW 98101799A TW 98101799 A TW98101799 A TW 98101799A TW I381501 B TWI381501 B TW I381501B
Authority
TW
Taiwan
Prior art keywords
top surface
substrate
isolation layer
layer
metal ion
Prior art date
Application number
TW98101799A
Other languages
English (en)
Other versions
TW201029126A (en
Original Assignee
Univ Ishou
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Ishou filed Critical Univ Ishou
Priority to TW98101799A priority Critical patent/TWI381501B/zh
Publication of TW201029126A publication Critical patent/TW201029126A/zh
Application granted granted Critical
Publication of TWI381501B publication Critical patent/TWI381501B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

具有防金屬離子遷移之隔離層基板及其封裝結構
本發明是有關於一種基板及其封裝結構，特別是指一種具有防金屬離子遷移之隔離層基板及其封裝結構。
參閱圖1，習知的電路基板1包含複數依序向上堆疊的疊層單元11及一外焊單元12。每一疊層單元11包括一絕緣層111與一設置在該絕緣層111上的連接線路112，且該等連接線路112選擇性地彼此電連接，該外焊單元12包括一設置於該疊層單元11上的阻焊層121，與複數彼此相間隔排列的外墊122，該每一阻焊層121是由自由體積大的絕緣材料所構成，每一外墊122與該等連接線路112選擇性地電連接。
參閱圖2，該電路基板1可再與一包含複數電連接件的積體電路(integrated circuit，IC)封裝而成一封裝結構。
當積體電路運作時產生的廢熱，會導致積體電路、電連接件與電路基板的溫度提高，進而讓該外墊122與該外墊122間，或是該外墊122與該電連接件間產生金屬離子的電遷移現象，且同時，由於基板最臨靠近積體電路之阻焊層的構成材料的自由體積較大、且厚度不足，因此無法阻止此等金屬離子的電遷移而使得該等外墊122與該等電連接件間出現不該產生的橋接，進而使得該積體電路運作功能失效。
隨著積體電路的功率需求愈來愈高，意味著其中連接線路的密度愈來愈高，對應地電路基板的外墊122間距也更小，特別是在積體電路進入90奈米以下的高階製程，以及可預見的銅晶片技術引入後，該外墊122與該外墊122間，或是該外墊122與該電連接件間產生的金屬離子電遷移現象的機率將大幅增加，而造成主要良率限制，對此，目前並沒有注意到此一發展瓶頸，當然也沒有人提出解決的方法。
因此，本發明之目的，即在提供一種具有防金屬離子遷移之隔離層基板。
於是，本發明一種具有防金屬離子遷移之隔離層基板，包含複數依序向上堆疊的疊層單元、一外焊單元及一隔離層。
每一疊層單元包括一絕緣層與一設置在該絕緣層上的連接線路且該等連接線路選擇性地彼此電連接。
該外焊單元包括一設置於該疊層單元上的阻焊層，與複數彼此相間隔排列的外墊，每一外墊與該等連接線路選擇性地電連接。
該隔離層位於該外焊單元的阻焊層上且材質為自身玻璃轉換溫度不小於150℃的材料，並包括複數對應將該等外墊頂面裸露的開窗，且該隔離層頂面的高度恆大於該等外墊頂面的高度。
本發明之另一目的，即在提供一種具有防金屬離子遷移之隔離層基板的封裝結構。
於是，本發明一種具有防金屬離子遷移之隔離層基板的封裝結構，包含一電路基板、一積體電路、複數電連接件及一封裝膠體。
該電路基板包括複數依序向上堆疊的疊層單元、一外焊單元及一隔離層，每一疊層單元具有一絕緣層與一設置在該絕緣層上的連接線路且該等連接線路選擇性地彼此電連接，該外焊單元具有一設置於該疊層單元上的阻焊層，與複數彼此相間隔排列的外墊，每一外墊與該等連接線路選擇性地電連接，該隔離層位於該外焊單元的阻焊層上且材質為自身玻璃轉換溫度不小於150℃的材料，並具有複數對應將該等外墊頂面裸露的開窗，且該隔離層頂面的高度恆大於該等外墊頂面的高度。
該積體電路，具有預定電性功能。
該等電連接件，固結該積體電路與該等外墊，並使該積體電路與該等外墊電連接。
該封裝膠體，設置在該隔離層與該積體電路間，用以將該電路基板與該積體電路相固接。
本發明之功效在於：在電路基板上設置以自身玻璃轉換溫度不小於150℃的材料構成的隔離層，使得當積體電路與該電路基板結合執行其功能運作時，藉著材料本身在低於自身玻璃轉換溫度時呈凍結狀態如玻璃狀，而具有極小的自由體積，進而可防止金屬離子的電遷移現象，有效達到杜絕該積體電路運作功能失效的情形發生，乃至於提高該電路基板所構成的封裝結構的良率。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。
在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖3，本發明一種具有防金屬離子遷移之隔離層基板之較佳實施例包含複數依序向上堆疊的疊層單元2、一外焊單元3及一隔離層4。
每一疊層單元2包括一絕緣層21與一設置在該絕緣層21上的連接線路22且該等連接線路22選擇性地彼此電連接。
該外焊單元3包括一設置於該疊層單元2上的阻焊層31，與複數彼此相間隔排列的外墊32，每一外墊32與該等連接線路22選擇性地電連接。
該隔離層4位於該外焊單元3的阻焊層31上且材質為自身玻璃轉換溫度不小於150℃的材料，例如聚醯亞胺(polymide)等耐高溫、耐化學性之高分子材料，並包括複數對應將該等外墊32頂面裸露的開窗41，且該隔離層4頂面的高度恆大於該等外墊32頂面的高度，較佳地，該隔離層4頂面與該任一外墊32頂面的距離不小於0.1μm，藉著該隔離層4構成材料的特性，在低於玻璃轉換溫度時呈凍結狀態如玻璃狀，而具有極小的自由體積，以及足夠的厚度，(即該隔離層4頂面與該任一外墊32頂面的距離)，可阻擋任該二相鄰的外墊32間的金屬離子如銅離子的電遷移現象，進而有效達到杜絕元件或電路失效。
參閱圖4，上述本發明具有防金屬離子遷移之隔離層基板的較佳實施例，可再與一積體電路5、複數電連接件6及一封裝膠體7等封裝而成一封裝結構。
該基板的結構已於上述說明，在此不再重複贅述。
該積體電路5，包括預定電性功能。
該等電連接件6，固結該積體電路5與該等外墊32，並使該積體電路5與該等外墊32電連接。該等電連接件6的種類眾多，例如導電凸塊(bump)、錫球(solder ball)等，圖示中以導電凸塊作說明；由於此等技術已為業界所周知，且非本發明的創作重點，在此不多加詳述。
該封裝膠體7，設置在該隔離層4與該積體電路5間，用以將該電路基板與該積體電路5相固接；較佳地，該封裝膠體7包覆該積體電路5。
當該積體電路5運作時產生的廢熱，會導致該積體電路5、該等電連接件6與電路基板的溫度提高，進而讓該外墊32與該外墊32間，或是該外墊32與該電連接件6間產生金屬離子的電遷移現象，且同時，由於基板最臨靠近積體電路5之阻焊層31的構成材料的自由體積較大、且厚度不足，無法阻止此等金屬離子的電遷移而使得該等外墊32與該等電連接件6間出現不該產生的橋接，因此，藉著該隔離層4構成材料的特性，在低於玻璃轉換溫度時呈凍結狀態如玻璃狀，而具有極小的自由體積，以及足夠的厚度，(及該隔離層4頂面與該任一外墊32頂面的距離)，可阻擋任該二相鄰的外墊32間或是該外墊32與該電連接件6間的金屬離子如銅離子的電遷移現象，進而有效達到杜絕該積體電路運作功能失效，提昇電子元件的良率。
綜上所述，本發明主要是提出一種以自身玻璃轉換溫度不小於150℃的材料構成的隔離層，而可防止金屬離子產生電遷移現象的基板，使得當積體電路與該電路基板結合執行其功能運作時，藉著構成隔離層材料本身在低於自身玻璃轉換溫度時呈凍結狀態如玻璃狀，而具有極小的自由體積，進而可防止金屬離子的電遷移現象，有效達到杜絕該積體電路運作功能失效的情形發生，確實改善目前的電路基板，其位於最臨靠近連結之積體電路的阻焊層，因為構成材料的自由體積較大、厚度較薄，而在執行其功能運作時，會出現金屬離子的電遷移現象而導致電路失效的問題，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2．．．疊層單元
21．．．絕緣層
22．．．連接線路
3．．．外焊單元
31．．．阻焊層
32．．．外墊
4．．．隔離層
41．．．開窗
5．．．積體電路
6．．．電連接件
7．．．封裝膠體
圖1是習知一電路基板的一剖視示意圖，說明習知之電路基板；
圖2是該電路基板的一局部剖視圖，說明該電路基板構成的封裝結構；
圖3是本發明具有防金屬離子遷移之隔離層基板之一較佳實施例的一剖視示意圖；及
圖4是該較佳實施例的一局部剖視圖，說明該具有防金屬離子遷移之隔離層基板構成的封裝結構；
2．．．疊層單元
21．．．絕緣層
22．．．連接線路
3．．．外焊單元
31．．．阻焊層
32．．．外墊
4．．．隔離層
41．．．開窗

Claims (6)

  1. 一種具有防金屬離子遷移之隔離層基板，包含：複數依序向上堆疊的疊層單元，每一疊層單元包括一絕緣層與一設置在該絕緣層上的連接線路且該等連接線路選擇性地彼此電連接；一外焊單元，包括一設置於該疊層單元上的阻焊層，與複數彼此相間隔排列的外墊，每一外墊與該等連接線路選擇性地電連接；及一隔離層，位於該外焊單元的阻焊層上且材質為自身玻璃轉換溫度不小於150℃的材料，並包括複數對應將該等外墊頂面裸露的開窗，且該隔離層頂面的高度恆大於該等外墊頂面的高度。
  2. 依據申請專利範圍第1項所述之具有防金屬離子遷移之隔離層基板，其中，該隔離層頂面與該任一外墊頂面的距離不小於0.1μm。
  3. 一種具有防金屬離子遷移之隔離層基板的封裝結構，包含：一電路基板，包括複數依序向上堆疊的疊層單元、一外焊單元及一隔離層，每一疊層單元具有一絕緣層與一設置在該絕緣層上的連接線路且該等連接線路選擇性地彼此電連接，該外焊單元具有一設置於該疊層單元上的阻焊層，與複數彼此相間隔排列的外墊，每一外墊與該等連接線路選擇性地電連接，該隔離層位於該外焊單元的阻焊層上且材質為自身玻璃轉換溫度不小於150℃的材料，並具有複數對應將該等外墊頂面裸露的開窗，且該隔離層頂面的高度恆大於該等外墊頂面的高度；一積體電路，包括預定電性功能；及複數電連接件，固結該積體電路與該等外墊，並使該積體電路與該等外墊電連接。
  4. 依據申請專利範圍第3項所述之具有防金屬離子遷移之隔離層基板的封裝結構，其中，該隔離層頂面與該任一外墊頂面的距離不小於0.1μm。
  5. 依據申請專利範圍第4項所述之具有防金屬離子遷移之隔離層基板的封裝結構，更包括一封裝膠體，設置在該隔離層與該積體電路間，用以將該電路基板與該積體電路相固接。
  6. 依據申請專利範圍第5項所述之具有防金屬離子遷移之隔離層基板的封裝結構，其中，該封裝膠體包覆該積體電路。
TW98101799A 2009-01-17 2009-01-17 An isolation layer substrate with metal ion migration and its encapsulation structure TWI381501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98101799A TWI381501B (zh) 2009-01-17 2009-01-17 An isolation layer substrate with metal ion migration and its encapsulation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98101799A TWI381501B (zh) 2009-01-17 2009-01-17 An isolation layer substrate with metal ion migration and its encapsulation structure

Publications (2)

Publication Number Publication Date
TW201029126A TW201029126A (en) 2010-08-01
TWI381501B true TWI381501B (zh) 2013-01-01

Family

ID=44853928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98101799A TWI381501B (zh) 2009-01-17 2009-01-17 An isolation layer substrate with metal ion migration and its encapsulation structure

Country Status (1)

Country Link
TW (1) TWI381501B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153996A (ja) * 1993-03-10 1995-06-16 Toyoda Gosei Co Ltd 窒素−３族元素化合物半導体光励起サファイア発光素子
JPH09232247A (ja) * 1996-02-21 1997-09-05 Sony Corp 電極取出構造を有する半導体装置の製造方法
TW461101B (en) * 2000-06-30 2001-10-21 Hannstar Display Corp Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof
JP2004096014A (ja) * 2002-09-03 2004-03-25 Sharp Corp 半導体不揮発性メモリセル、半導体不揮発性メモリ装置および半導体不揮発性メモリセルの製造方法
TW200411843A (en) * 2001-12-26 2004-07-01 Dongbu Electronics Co Ltd Method of fabricating mask ROM
TW200701313A (en) * 2005-06-21 2007-01-01 Univ Nat Sun Yat Sen Polysilicon thin-film transistors and fabricating method thereof
US7211852B2 (en) * 2001-01-19 2007-05-01 Freescale Semiconductor, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
JP2007235064A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd ショットキーバリア半導体装置及びその製造方法
TWI296844B (en) * 2002-07-12 2008-05-11 Winbond Electronics Corp A plug structure having low contact resistance and manufacturing method thereof
US7445979B2 (en) * 2002-08-14 2008-11-04 Advanced Analogic Technologies, Inc. Method of fabricating isolated semiconductor devices in epi-less substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153996A (ja) * 1993-03-10 1995-06-16 Toyoda Gosei Co Ltd 窒素−３族元素化合物半導体光励起サファイア発光素子
JPH09232247A (ja) * 1996-02-21 1997-09-05 Sony Corp 電極取出構造を有する半導体装置の製造方法
TW461101B (en) * 2000-06-30 2001-10-21 Hannstar Display Corp Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof
US7211852B2 (en) * 2001-01-19 2007-05-01 Freescale Semiconductor, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
TW200411843A (en) * 2001-12-26 2004-07-01 Dongbu Electronics Co Ltd Method of fabricating mask ROM
TWI296844B (en) * 2002-07-12 2008-05-11 Winbond Electronics Corp A plug structure having low contact resistance and manufacturing method thereof
US7445979B2 (en) * 2002-08-14 2008-11-04 Advanced Analogic Technologies, Inc. Method of fabricating isolated semiconductor devices in epi-less substrate
JP2004096014A (ja) * 2002-09-03 2004-03-25 Sharp Corp 半導体不揮発性メモリセル、半導体不揮発性メモリ装置および半導体不揮発性メモリセルの製造方法
TW200701313A (en) * 2005-06-21 2007-01-01 Univ Nat Sun Yat Sen Polysilicon thin-film transistors and fabricating method thereof
JP2007235064A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd ショットキーバリア半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201029126A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
US11842894B2 (en) Electrical redundancy for bonded structures
KR101850121B1 (ko) 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법
TWI574355B (zh) 半導體封裝件及其製法
KR102107037B1 (ko) 인쇄회로기판 및 그 제조방법
US7985663B2 (en) Method for manufacturing a semiconductor device
TW201119534A (en) Pritned circuit board having electro-component and manufacturing method thereof
US8159071B2 (en) Semiconductor package with a metal post
US9277657B2 (en) Wiring board
KR101496920B1 (ko) 반도체 장치
TW200527564A (en) Semiconductor device having bonding PAD above low-k dielectric film and manufacturing method therefor
JP2010050259A (ja) ３次元積層半導体装置
TWI701775B (zh) 半導體結構及其製造方法
CN104167404A (zh) 集成电路芯片
JP2007115922A (ja) 半導体装置
JP2006179564A (ja) 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
EP2669935B1 (en) Packaging substrate having interposer
TWI381501B (zh) An isolation layer substrate with metal ion migration and its encapsulation structure
TWI409933B (zh) 晶片堆疊封裝結構及其製法
KR102207273B1 (ko) 패키지 기판
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
TWI441292B (zh) 半導體結構及其製法
CN105990329A (zh) 半导体装置及其制造方法
TW201251527A (en) Package structure having embedded electronic components and method of making same
TWI585918B (zh) 中介板及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees