TWI585918B - 中介板及其製法 - Google Patents

中介板及其製法 Download PDF

Info

Publication number
TWI585918B
TWI585918B TW103124687A TW103124687A TWI585918B TW I585918 B TWI585918 B TW I585918B TW 103124687 A TW103124687 A TW 103124687A TW 103124687 A TW103124687 A TW 103124687A TW I585918 B TWI585918 B TW I585918B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
interposer
substrate body
conductive vias
Prior art date
Application number
TW103124687A
Other languages
English (en)
Other versions
TW201605006A (zh
Inventor
賴杰隆
陳賢文
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103124687A priority Critical patent/TWI585918B/zh
Priority to CN201410372802.5A priority patent/CN105304594A/zh
Publication of TW201605006A publication Critical patent/TW201605006A/zh
Application granted granted Critical
Publication of TWI585918B publication Critical patent/TWI585918B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

中介板及其製法
本發明提供一種中介板及其製法，尤指一種能防止翹曲之具有基板本體空穴或介電層開口的中介板及其製法。
由於晶片功能日趨強大，造成導電凸塊日益密集與高密度佈線，遂產生了各種中介板的技術。
請參照第1圖，其係習知之中介板1的剖視圖，該中介板1係包括基板本體10、第一介電層13、線路層14、絕緣保護層15、複數電性連接墊19及第二介電層18。例如為矽之基板本體10具有相對之第一表面10a及第二表面10b，且具有貫通該第一表面10a及第二表面10b的複數導電穿孔11，而該些導電穿孔11與該基板本體10之間形成有絕緣層12。
如上所述之第一介電層13係形成於該第一表面10a上且露出該些導電穿孔11，而該線路層14係形成於該第一表面10a及第一介電層13上且具有相連之線路141及電性接點142，該線路141電性連接該些導電穿孔11，且該第一介電層13及線路層14上係形成有外露該電性接點142的絕緣保護層15，而該電性接點142上可形成例如為凸塊 底下金屬層(under bump metallurgy，簡稱UBM)的金屬層16，該金屬層16上可形成有迴銲處理過的導電凸塊17。
如上所述之可例如為凸塊底下金屬層之複數電性連接墊19係形成於該第二表面10b上且電性連接該些導電穿孔11。而如上所述之第二介電層18係形成於該第二表面10b上且對應外露出該些電性連接墊19，且該些電性連接墊19上可形成有迴銲處理過的導電凸塊17。
在形成習知之中介板時，由於經常使用高溫製程(如迴銲)，且因中介板之各層材料的熱膨脹係數(Coefficient of thermal expansion，CTE)差異甚大(例如：基板本體之矽的CTE為2.6ppm/℃、絕緣層之二氧化矽的CTE為0.5ppm/℃、導電穿孔與線路層之銅的CTE為16.7ppm/℃及第一介電層與第二介電層之聚醯亞胺(polyimide，PI)或環苯丁烯(Bis-Benzo-Cyclo-Butene，BCB)的CTE分別為35及3ppm/℃)，故在高溫製程中及冷卻後，常因熱膨脹不均造成中介板翹曲的問題，從而使後續製程難以對位，而大大地降低中介板的生產良率。
有鑒於上述習知技術之缺失，本發明提供一種中介板，係包括：具有相對之第一表面及第二表面且具有基板本體空穴及複數導電穿孔的基板本體，該基板本體空穴及導電穿孔係貫通該第一表面及第二表面；形成於該第一表面上且外露出該些導電穿孔的第一介電層；形成於該第一介電層上且電性連接該些導電穿孔的線路層；形成於該第 二表面上且電性連接該些導電穿孔的複數電性連接墊；以及形成於該第二表面上且對應外露出該些電性連接墊的第二介電層。
本發明亦提供一種中介板，係包括：具有相對之第一表面及第二表面且具有貫通該第一表面及第二表面的複數導電穿孔的基板本體；形成於該第一表面上且外露出該些導電穿孔的第一介電層，該第一介電層具有貫穿的第一介電層開口；形成於該第一介電層上且電性連接該些導電穿孔的線路層；形成於該第二表面上且電性連接該些導電穿孔的複數電性連接墊；以及形成於該第二表面上且對應外露出該些電性連接墊的第二介電層。
本發明又提供一種中介板，係包括：具有相對之第一表面及第二表面且具有貫通該第一表面及第二表面的複數導電穿孔的基板本體；形成於該第一表面上且外露出該些導電穿孔的第一介電層；形成於該第一介電層上且電性連接該些導電穿孔的線路層；形成於該第二表面上且電性連接該些導電穿孔的複數電性連接墊；以及形成於該第二表面上且對應外露出該些電性連接墊的第二介電層，該第二介電層並具有貫穿的第二介電層開口。
本發明又提供一種中介板之製法，係包括：於具有相對之第一表面及第二表面的基板本體的該第一表面形成複數第一凹槽與第二凹槽，並於各該些第一凹槽中形成導電穿孔；於該基板本體的第一表面上形成線路層與第一介電層，該線路層係形成於該第一表面上且電性連接該些導電 穿孔，該第一介電層係形成於該第一表面上且外露出該線路層；從該基板本體的第二表面側移除該基板本體之部分厚度，以外露該些第二凹槽與導電穿孔之一端；以及於該第二表面上形成第二介電層與電性連接該些導電穿孔的複數電性連接墊，而該第二介電層係對應外露出該些電性連接墊，且該些第二凹槽係構成貫通該第一表面及第二表面的基板本體空穴。
本發明復提供一種中介板之製法，係包括：於具有相對之第一表面及第二表面的基板本體的第一表面形成複數第一凹槽，並於各該些第一凹槽中形成導電穿孔；於該基板本體的第一表面上形成線路層與第一介電層，該線路層係形成於該第一表面上且電性連接該些導電穿孔，該第一介電層係形成於該第一表面上且外露出該線路層，該第一介電層具有貫穿的第一介電層開口；從該基板本體的第二表面側移除該基板本體之部分厚度，以外露該導電穿孔之一端；以及於該第二表面上形成第二介電層與電性連接該些導電穿孔的複數電性連接墊，而該第二介電層係對應外露出該些電性連接墊。
本發明再提供一種中介板之製法，係包括：於具有相對之第一表面及第二表面的基板本體的第一表面形成複數第一凹槽，並於各該第一凹槽中形成導電穿孔；於該基板本體的第一表面上形成線路層與第一介電層，該線路層係形成於該第一表面上且電性連接該些導電穿孔，該第一介電層係形成於該第一表面上且外露出該線路層；從該基板 本體的第二表面側移除該基板本體之部分厚度，以外露該些導電穿孔之一端；以及於該第二表面上形成第二介電層與電性連接該些導電穿孔的複數電性連接墊，而該第二介電層係對應外露出該些電性連接墊，該第二介電層具有貫穿的第二介電層開口。
本發明的中介板及其製法係藉由貫通基板本體之第一表面及第二表面的基板本體空穴、貫穿第一介電層的第一介電層開口、開口或貫穿第二介電層的第二介電層開口而避免習知技術之因各層材料之熱膨脹係數差異太大所導致的熱膨脹應變及應力問題，故本發明可大為降低中介板的翹曲現象。
1、2‧‧‧中介板
10、20‧‧‧基板本體
10a、20a‧‧‧第一表面
10b、20b‧‧‧第二表面
11、21‧‧‧導電穿孔
12、22‧‧‧絕緣層
13、23‧‧‧第一介電層
14、24‧‧‧線路層
141、241‧‧‧線路
142、242‧‧‧電性接點
15、25‧‧‧絕緣保護層
16、26‧‧‧金屬層
17、27‧‧‧導電凸塊
18、28‧‧‧第二介電層
19、29‧‧‧電性連接墊
201‧‧‧第一凹槽
202‧‧‧第二凹槽
204‧‧‧基板本體空穴
231‧‧‧第一介電層開口
232‧‧‧開口
251‧‧‧絕緣保護層開口
281‧‧‧第二介電層開口
AA’‧‧‧線
第1圖係習知之中介板的剖視圖；第2A至2D圖係本發明之中介板的製法之一態樣的剖視圖，而第2D’圖係第2D圖的俯視圖，且第2D-1至2D-4圖係第2D圖之不同態樣；以及第3A至3D圖係本發明之中介板的製法之另一態樣的剖視圖，且第3D-1至3D-3圖係第3D圖之不同態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其它不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各 種修飾與變更。
請參照第2A至2D圖，其係本發明之中介板的製法之一態樣的剖視圖。
如第2A圖所示，本發明之中介板的製法係首先於具有相對之第一表面20a及第二表面20b的基板本體20的該第一表面20a形成複數第一凹槽201與第二凹槽202，並於各該第一凹槽201中形成導電穿孔21。
詳而言之但非限定而言，該基板本體20之材質一般可為如矽的半導體，然而亦可依設計需要而使用絕緣材料或介電材料製成，而本發明亦可在形成該些導電穿孔21之前，於該些第一凹槽201表面形成可為二氧化矽的絕緣層22，以令該絕緣層22位於該些導電穿孔21與該基板本體20之間，並且本發明亦可在形成該絕緣層22之後復形成一例如為鈦/銅合金的導電層(未圖示)於該絕緣層22表面，以令該導電層位於該些導電穿孔21與該絕緣層22之間，另外，該些第二凹槽202可依設計需要而分布在該些第一凹槽201以外的該基板本體20中，以釋放該基板本體20之熱膨脹應變及應力，特定而言，該些第二凹槽202可分布在各該第一凹槽201之間的該基板本體20中，且該些第二凹槽202可呈長條狀，以使基板本體20之材料的熱膨脹受到阻斷，從而降低中介板的翹曲現象。
之後如第2B圖所示，於該基板本體20的第一表面20a上形成第一介電層23，且於該第一介電層23上形成電性連接該些導電穿孔21的線路層24，該第一介電層23係形 成於該第一表面20a上且外露出該線路層24，並且該第一介電層23具有貫穿該第一介電層23的第一介電層開口231。
詳而言之但非限定而言，在該基板本體20為半導體的情況下，可將該第一介電層23形成在該第一表面20a上並對應外露該些導電穿孔21，之後在該些導電穿孔21上形成電性連接該些導電穿孔21的線路241，並在該第一介電層23上形成與線路241相連之電性接點242，或者可採取任何適合的其它製程策略以使該線路層24形成於該第一表面20a上且電性連接該些導電穿孔21，而該第一介電層23形成於該第一表面20a上並外露出該線路層24的該電性接點242。另外，該第一介電層23可具有貫穿該第一介電層23的第一介電層開口231，以釋放該第一介電層23之熱膨脹應變及應力，特定而言，該第一介電層開口231可分布在各該導電穿孔21垂直投影以外的該第一介電層23中，且各該第一介電層開口231可呈長條狀，以使第一介電層23之材料的熱膨脹受到阻斷，從而降低中介板的翹曲現象，而更特定而言，各該第一介電層開口231可對應露出各該第二凹槽202。再者，該第一介電層23復具有對應外露該線路241的開口232，特定而言，該開口232對應外露該線路241的底面且不外露該線路241的側面，該開口232亦可使第一介電層23之材料的熱膨脹受到阻斷。
接著如第2C圖所示，於該第一介電層23及線路層24上形成外露該電性接點242的絕緣保護層25，而該絕緣保 護層25可具有貫穿該絕緣保護層25的絕緣保護層開口251，以釋放該絕緣保護層25之熱膨脹應變及應力，更進一步而言，部分該絕緣保護層開口251可對應外露該第一介電層開口251與電性接點242，在外露的該電性接點242上形成例如為凸塊底下金屬層(under bump metallurgy，UBM)的金屬層26，且隨後在該金屬層26上形成導電凸塊27並予以迴銲處理。
此外，從該基板本體20的第二表面20b側移除該基板本體20之部分厚度，以外露該些第二凹槽202與導電穿孔21之一端，而在該些第一凹槽201之表面形成有該絕緣層22的情況下，本步驟復移除位於該些第一凹槽201底部之該絕緣層22，此時，該些第二凹槽201係構成貫通該第一表面20a及第二表面20b的基板本體空穴204。
最後，如第2D圖所示，於該第二表面20b上形成第二介電層28與電性連接該些導電穿孔21的複數電性連接墊29(例如，凸塊底下金屬層)，而該第二介電層28係對應外露出該些電性連接墊29。
另外，該第二介電層28可具有貫穿該第二介電層28的第二介電層開口281，以釋放該第二介電層28之熱膨脹應變及應力，特定而言，該第二介電層開口281可分布在各該導電穿孔21垂直投影以外的該第二介電層28中，且各該第二介電層開口281可呈長條狀，以使該第二介電層28之材料的熱膨脹受到阻斷，從而降低中介板的翹曲現象，而更特定而言，各該第二介電層開口281可對應露出 各該基板本體空穴204。
此外，本發明可在電性連接墊29上形成導電凸塊27並予以迴銲處理。
再者，復可於該第二介電層28上形成另一線路層(未圖示)，以電性連接該些電性連接墊29。
請再參照第2D及2D’圖，其係本發明之中介板2的一態樣的剖視圖，而第2D’圖係本發明之中介板2的俯視圖，且第2D圖係沿第2D’圖之線AA’的剖視圖。
本發明之中介板2係包括基板本體20、第一介電層23、線路層24、複數電性連接墊29及第二介電層28。如上所述的基板本體20具有相對之第一表面20a及第二表面20b，且該基板本體20具有基板本體空穴204及複數導電穿孔201，該基板本體空穴204及導電穿孔201係貫通該第一表面20a及第二表面20b。
詳而言之但非限定而言，該基板本體20一般可為如矽的半導體，然而亦可使用絕緣材料或介電材料，而本發明亦可於該些導電穿孔201與該基板本體20之間形成例如為二氧化矽的絕緣層22，而於些導電穿孔21與該絕緣層22之間亦可形成一例如為鈦/銅合金的導電層，特定而言，該基板本體空穴204可分布在各該些導電穿孔201之間的該基板本體20中，且各該基板本體空穴204可呈長條狀。
如上所述之線路層24係形成於該第一介電層23上且電性連接該些導電穿孔21，而該線路層24可具有相連之線路241及電性接點242。詳而言之但非限定而言，在該 基板本體20之材質為半導體的情況下，該第一介電層23形成在該第一表面20a上並對應外露該些導電穿孔21，而該線路241可形成在該些導電穿孔21上以電性連接該些導電穿孔21並於該第一介電層23上延伸，且該電性接點242形成於該第一介電層23上並與該線路241相連。另外，該第一介電層23具有貫穿該第一介電層23的第一介電層開口231，特定而言，該第一介電層開口231可分布在各該導電穿孔21垂直投影以外的該第一介電層23中，且各該第一介電層開口231可如第2D’圖所示般呈長條狀，而更特定而言，各該第一介電層開口231可對應露出各該基板本體空穴204。再者，該第一介電層23復具有對應外露該線路241的開口232，特定而言，該開口232對應外露該線路241的底面且不外露該線路241的側面。
如上所述之可例如為凸塊底下金屬層之複數電性連接墊29係形成於該第二表面20b上且電性連接該些導電穿孔21。而如上所述之第二介電層28係形成於該第二表面20b上且對應外露出該些電性連接墊29，且該第二介電層28可具有貫穿該第二介電層28的第二介電層開口281，而該第二介電層開口281之分布、其他特徵及功能類似於該第一介電層開口231，在此不再贅述。
另外，本發明可於該第一介電層23及線路層24上形成外露該電性接點242的絕緣保護層25，而該絕緣保護層25可具有貫穿該絕緣保護層25的絕緣保護層開口251，更進一步而言，該絕緣保護層開口251可對應外露該第一介 電層開口251，而部分該絕緣保護層開口251係用以阻斷熱膨脹現象。
再者，該電性接點242上可形成例如為凸塊底下金屬層的金屬層26，而該金屬層26及該些電性連接墊29上可形成有迴銲處理過的導電凸塊27。
於本發明之中介板中，該線路層24係可形成於該第一介電層23上，且連接該第一介電層23所外露之該些導電穿孔21，且復可包括另一線路層(未圖示)，係形成於該第二介電層28上且電性連接該些電性連接墊29。
請參照第2D-1至2D-4圖，其係本發明的中介板2之不同態樣的剖視圖。
如第2D-1圖所示，其與第2D圖之差異係在於，第2D-1圖不具有第一介電層開口231、絕緣保護層開口251及第二介電層開口281。
如第2D-2圖所示，其與第2D圖之差異係在於，第2D-2圖不具有第二介電層開口281。
如第2D-3圖所示，其與第2D圖之差異係在於，第2D-3圖不具有第一介電層開口231、開口232及絕緣保護層開口251。
如第2D-4圖所示，其與第2D圖之差異係在於，第2D-4圖之基板本體20係為絕緣材料或介電材料，因此，該線路層24可直接形成在該第一表面20a上，而該介電層23係形成在該第一表面20a及線路層24上並對應外露出該電性接點242，且本態樣亦可視需要選擇形成或不形成該基板 本體空穴204、第一介電層開口231、開口232或第二介電層開口281。
請參照第3A至3D圖，其係本發明之中介板的製法之另一態樣的剖視圖，其與第2A至2D圖之差異係在於，第3A至3D圖之基板本體20的第一表面20a僅形成複數第一凹槽201，故於移除該基板本體20a之部分厚度時僅外露該些導電穿孔21之一端，而不具有該基板本體空穴204。
請參照第3D-1至3D-3圖，其係本發明的中介板2之另一態樣的剖示圖。
如第3D-1圖所示，其與第3D圖之差異係在於，第3D-1圖具有第一介電層開口231及絕緣保護層開口251，且不具有第二介電層開口281。
如第3D-2圖所示，其與第3D圖之差異係在於，第3D-1圖不具有第一介電層開口231、開口232及絕緣保護層開口251。
如第3D-3圖所示，其與第3D圖之差異係在於，第3D-3圖之基板本體20係為絕緣材料或介電材料，因此，該線路層24可直接形成在該第一表面20a上，而該介電層23係形成在該第一表面20a及線路層24上並對應外露出該些電性接點242，且本態樣亦可視需要選擇形成或不形成該基板本體空穴204、第一介電層開口231、開口232或第二介電層開口281。
於本發明之中介板中，該線路層24係可形成於該第一介電層23上，且連接該第一介電層23所外露之該些導電 穿孔21，且復可包括另一線路層(未圖示)，係形成於該第二介電層28上且電性連接該些電性連接墊29。
要注意的是，第1、2A至2D、2D’、2D-1至2D-4、3A至3D、3D-1至3D-3圖所示之線路或線路層的結構均為示意圖形，而非用以限制本發明。此外，該第一介電層開口231、開口232或第二介電層開口281可呈孔狀或條狀。
綜上所述，相較於先前技術，由於本發明係藉由貫通基板本體之第一表面及第二表面的基板本體空穴、貫穿第一介電層的第一介電層開口、開口或貫穿第二介電層的第二介電層開口，而使各層的熱膨脹應變及應力受到釋放或阻斷，且更進一步可藉由使基板本體空穴、第一介電層開口或第二介電層開口呈長條狀，而能釋放或阻斷因各層材料之熱膨脹係數差異太大所導致的熱膨脹應變及應力，從而降低中介板的翹曲現象。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧中介板
20‧‧‧基板本體
20a‧‧‧第一表面
20b‧‧‧第二表面
21‧‧‧導電穿孔
22‧‧‧絕緣層
23‧‧‧第一介電層
24‧‧‧線路層
241‧‧‧線路
242‧‧‧電性接點
25‧‧‧絕緣保護層
26‧‧‧金屬層
27‧‧‧導電凸塊
28‧‧‧第二介電層
29‧‧‧電性連接墊
204‧‧‧基板本體空穴
231‧‧‧第一介電層開口
232‧‧‧開口
251‧‧‧絕緣保護層開口
281‧‧‧第二介電層開口

Claims (25)

  1. 一種中介板，係包括：基板本體，係具有相對之第一表面及第二表面，且具有貫通該第一表面及第二表面的複數導電穿孔；第一介電層，係形成於該第一表面上且外露出該些導電穿孔，該第一介電層具有貫穿的複數第一介電層開口，至少一該第一介電層開口中未形成有填充物且未連通該導電穿孔；線路層，係形成於該第一表面上且電性連接該些導電穿孔；複數電性連接墊，係形成於該第二表面上且電性連接該些導電穿孔；以及第二介電層，係形成於該第二表面上且對應外露出該些電性連接墊。
  2. 一種中介板，係包括：基板本體，係具有相對之第一表面及第二表面，且具有貫通該第一表面及第二表面的複數導電穿孔；第一介電層，係形成於該第一表面上且外露出該些導電穿孔；線路層，係形成於該第一表面上且電性連接該些導電穿孔；複數電性連接墊，係形成於該第二表面上且電性連接該些導電穿孔；以及第二介電層，係形成於該第二表面上且對應外露 出該些電性連接墊，該第二介電層並具有貫穿的複數第二介電層開口，至少一該第二介電層開口中未形成有填充物且未連通該導電穿孔。
  3. 如申請專利範圍第2項所述之中介板，其中，該第一介電層復具有貫穿該第一介電層的第一介電層開口。
  4. 如申請專利範圍第1或2項所述之中介板，其中，該基板本體復具有貫通該第一表面及第二表面的基板本體空穴。
  5. 如申請專利範圍第1或2項所述之中介板，復包括絕緣層，係形成於該些導電穿孔與該基板本體之間。
  6. 如申請專利範圍第1或2項所述之中介板，其中，該線路層係包括相連之線路與電性接點，該第一介電層復具有對應外露該線路的開口。
  7. 如申請專利範圍第1或2項所述之中介板，復包括絕緣保護層，係形成於該第一介電層及線路層上，該線路層具有電性接點，而該絕緣保護層具有貫穿該絕緣保護層且未對應該電性接點的絕緣保護層開口。
  8. 如申請專利範圍第7項所述之中介板，其中，該第一介電層具有貫穿該第一介電層的第一介電層開口，且該絕緣保護層開口係對應該第一介電層開口。
  9. 如申請專利範圍第4項所述之中介板，復包括絕緣保護層，係形成於該第一介電層及線路層上，該線路層具有電性接點，而該絕緣保護層具有貫穿該絕緣保護層且未對應該電性接點的絕緣保護層開口。
  10. 如申請專利範圍第1或2項所述之中介板，其中，該線路層係形成於該第一介電層上，且連接該第一介電層所外露之該些導電穿孔。
  11. 如申請專利範圍第1或2項所述之中介板，復包括另一線路層，係形成於該第二介電層上且電性連接該些電性連接墊。
  12. 一種中介板之製法，係包括：於具有相對之第一表面及第二表面的基板本體的該第一表面形成複數第一凹槽與第二凹槽，並於各該第一凹槽中形成導電穿孔；於該基板本體的第一表面上形成線路層與第一介電層，該線路層係形成於該第一表面上且電性連接該些導電穿孔，該第一介電層係形成於該第一表面上且外露出該線路層；從該基板本體的第二表面側移除該基板本體之部分厚度，以外露該第二凹槽與導電穿孔之一端；以及於該第二表面上形成第二介電層與電性連接該些導電穿孔的複數電性連接墊，而該第二介電層係對應外露出該些電性連接墊，且該第二凹槽係構成貫通該第一表面及第二表面的基板本體空穴。
  13. 一種中介板之製法，係包括：於具有相對之第一表面及第二表面的基板本體的第一表面形成複數第一凹槽，並於各該第一凹槽中形成導電穿孔； 於該基板本體的第一表面上形成線路層與第一介電層，該線路層係形成於該第一表面上且電性連接該些導電穿孔，該第一介電層係形成於該第一表面上且外露出該線路層，該第一介電層具有貫穿的第一介電層開口；從該基板本體的第二表面側移除該基板本體之部分厚度，以外露該導電穿孔之一端；以及於該第二表面上形成第二介電層與電性連接該些導電穿孔的複數電性連接墊，而該第二介電層係對應外露出該些電性連接墊。
  14. 一種中介板之製法，係包括：於具有相對之第一表面及第二表面的基板本體的第一表面形成複數第一凹槽，並於各該第一凹槽中形成導電穿孔；於該基板本體的第一表面上形成線路層與第一介電層，該線路層係形成於該第一表面上且電性連接該些導電穿孔，該第一介電層係形成於該第一表面上且外露出該線路層；從該基板本體的第二表面側移除該基板本體之部分厚度，以外露該些導電穿孔之一端；以及於該第二表面上形成第二介電層與電性連接該些導電穿孔的複數電性連接墊，而該第二介電層係對應外露出該些電性連接墊，該第二介電層具有貫穿的第二介電層開口。
  15. 如申請專利範圍第12或14項所述之中介板之製法，其中，該第一介電層復具有貫穿的第一介電層開口。
  16. 如申請專利範圍第12項所述之中介板之製法，其中，該第一介電層復具有貫穿該第一介電層的第一介電層開口，且該第二介電層復具有貫穿該第二介電層的第二介電層開口。
  17. 如申請專利範圍第12、13或14項所述之中介板之製法，在形成該些導電穿孔之前，復包括於該些第一凹槽表面形成絕緣層，以令該絕緣層位於該些導電穿孔與該基板本體之間，且移除該基板本體之部分厚度之步驟復包括移除位於該些第一凹槽底部之絕緣層。
  18. 如申請專利範圍第12、13或14項所述之中介板之製法，其中，該線路層係包括相連之線路與電性接點，該第一介電層復具有對應外露該線路的開口。
  19. 如申請專利範圍第13或16項所述之中介板之製法，其中，該線路層具有電性接點，於形成該線路層後，復包括在該第一介電層及線路層上形成絕緣保護層，而該絕緣保護層具有貫穿該絕緣保護層且未對應該電性接點的絕緣保護層開口。
  20. 如申請專利範圍第19項所述之中介板之製法，其中，該絕緣保護層開口係對應該第一介電層開口。
  21. 如申請專利範圍第15項所述之中介板之製法，其中，該線路層具有電性接點，於形成該線路層後，復包括在該第一介電層及線路層上形成絕緣保護層，而該絕 緣保護層具有貫穿該絕緣保護層且未對應該電性接點的絕緣保護層開口。
  22. 如申請專利範圍第21項所述之中介板之製法，其中，該絕緣保護層開口係對應該第一介電層開口。
  23. 如申請專利範圍第12或14項所述之中介板之製法，其中，該線路層具有電性接點，於形成該線路層後，復包括在該第一介電層及線路層上形成絕緣保護層，而該絕緣保護層具有貫穿該絕緣保護層且未對應該電性接點的絕緣保護層開口。
  24. 如申請專利範圍第12、13或14項所述之中介板，其中，該線路層係形成於該第一介電層上，且連接該第一介電層所外露之該些導電穿孔。
  25. 如申請專利範圍第12、13或14項所述之中介板，於形成該第二介電層之後，復包括於該第二介電層上形成另一線路層，以電性連接該些電性連接墊。
TW103124687A 2014-07-18 2014-07-18 中介板及其製法 TWI585918B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103124687A TWI585918B (zh) 2014-07-18 2014-07-18 中介板及其製法
CN201410372802.5A CN105304594A (zh) 2014-07-18 2014-07-31 中介板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124687A TWI585918B (zh) 2014-07-18 2014-07-18 中介板及其製法

Publications (2)

Publication Number Publication Date
TW201605006A TW201605006A (zh) 2016-02-01
TWI585918B true TWI585918B (zh) 2017-06-01

Family

ID=55201656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124687A TWI585918B (zh) 2014-07-18 2014-07-18 中介板及其製法

Country Status (2)

Country Link
CN (1) CN105304594A (zh)
TW (1) TWI585918B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711442B1 (en) * 2016-08-24 2017-07-18 Nanya Technology Corporation Semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947607A (en) * 2008-05-13 2009-11-16 Nan Ya Printed Circuit Board Chip embedded package structure and method for fabricating the same
TW201208031A (en) * 2010-08-03 2012-02-16 Xilinx Inc Air through-silicon via structure
TW201409653A (zh) * 2012-08-24 2014-03-01 Bridge Semiconductor Corp 具有內嵌元件及電磁屏障之線路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581301B2 (ja) * 2001-06-29 2010-11-17 ソニー株式会社 半導体パッケージ
US9275934B2 (en) * 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
US20120261805A1 (en) * 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
JP2013021085A (ja) * 2011-07-08 2013-01-31 Panasonic Corp インターポーザ及びその製造方法、並びに半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947607A (en) * 2008-05-13 2009-11-16 Nan Ya Printed Circuit Board Chip embedded package structure and method for fabricating the same
TW201208031A (en) * 2010-08-03 2012-02-16 Xilinx Inc Air through-silicon via structure
TW201409653A (zh) * 2012-08-24 2014-03-01 Bridge Semiconductor Corp 具有內嵌元件及電磁屏障之線路板

Also Published As

Publication number Publication date
CN105304594A (zh) 2016-02-03
TW201605006A (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
TWI492680B (zh) 嵌埋有中介層之封裝基板及其製法
TWI499021B (zh) 半導體元件及其製造方法
KR101333801B1 (ko) 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스
TWI571983B (zh) 電子封裝件及其製法
TWI525769B (zh) 封裝基板及其製法
TWI517328B (zh) 半導體裝置
TWI701775B (zh) 半導體結構及其製造方法
TW201832338A (zh) 半導體裝置及其製造方法
US20160247696A1 (en) Interposer and method for producing the same
TW201530669A (zh) 基板結構及其製法
EP2669935B1 (en) Packaging substrate having interposer
TWI566348B (zh) 封裝結構及其製法
TWI585918B (zh) 中介板及其製法
JP4181510B2 (ja) 樹脂製配線基板
TWI548049B (zh) 半導體結構及其製法
JP2014170793A (ja) 半導体装置、半導体装置の製造方法及び電子装置
TWI512923B (zh) 中介板及其製法
TWI573231B (zh) 封裝基板及其製法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI394495B (zh) 電路板結構及其製法
JPWO2017094874A1 (ja) 半導体デバイスおよび半導体デバイスの製造方法
TWI626870B (zh) 垂直連接介面結構、具該結構的電路板及其製造方法
TWI416689B (zh) And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device
TW201545295A (zh) 半導體裝置及其製造方法
TWI496263B (zh) 嵌埋晶片之封裝結構及其製法