TWI416689B - And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device - Google Patents

And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device Download PDF

Info

Publication number
TWI416689B
TWI416689B TW099111268A TW99111268A TWI416689B TW I416689 B TWI416689 B TW I416689B TW 099111268 A TW099111268 A TW 099111268A TW 99111268 A TW99111268 A TW 99111268A TW I416689 B TWI416689 B TW I416689B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor device
substrate
conductive
metal
Prior art date
Application number
TW099111268A
Other languages
English (en)
Other versions
TW201110299A (en
Inventor
Kazuyuki Hozawa
Kenichi Takeda
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW201110299A publication Critical patent/TW201110299A/zh
Application granted granted Critical
Publication of TWI416689B publication Critical patent/TWI416689B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

積層半導體裝置及積層半導體裝置之製造方法
本發明關於欲將具備貫穿Si基板之貫穿電極(TSV：Through Silicon Vias)的半導體晶圓或半導體晶片彼此予以積層而獲得高性能、低消費電力之積層半導體裝置，除電性導通用之貫穿電極以外，將形成有電性不導通之電極的半導體裝置彼此予以積層而獲得之積層半導體裝置及積層半導體裝置之製造方法。
近年來，電子機器之小型、輕量化、高性能化、低消費電力化之要求日益增加。為滿足該要求需要將半導體裝置之形狀構成更小、更薄，但是形狀之更小、更薄已漸漸接近物理上之限制。
另外，隨著半導體製程之微細化接近其限制，微細化速度有鈍化之同時，最先端製品之製造成本亦大為增加。因此，不容易獲得更高性能化、低消費電力化之半導體裝置。
另外，不依賴半導體製程之微細化，而作為能實現半導體裝置之小型、輕量化、高性能化、低消費電力化的方法，有對半導體裝置形成貫穿電極，將半導體裝置彼此施予三維方式積層的三維積層技術之硏究、開發正被進行。和習知二維方式之安裝技術，或藉由導線接合之半導體裝置之多段積層技術比較，將形成有貫穿電極之半導體裝置彼此施予三維方式積層的技術，可以極端縮短配線長度之同時，可達成理想之配線配置，因此，不僅能大幅減低配線電阻或配線容量，亦使習知技術上無法實現之新的電路技術之開發成為可能。
通常，欲使用貫穿電極對半導體裝置施予三維方式積層時，以高信賴性將貫穿電極彼此予以連接之技術乃重要者，另外，隨積層數之增加，發熱量亦增加，熱傳導率之提升亦成為重要之關鍵。
為解決此一問題，專利文獻1揭示在未形成貫穿電極的區域，形成金屬焊墊或金屬凸塊的半導體裝置之連接方法。但是，在有貫穿電極的區域和無貫穿電極的區域之間存在材料之差異，因而在無貫穿電極的區域大多存在金屬焊墊或金屬凸塊之接著性變弱，容易剝離。另外，貫穿電極端上之金屬焊墊或金屬凸塊之高度，和無貫穿電極區域之金屬焊墊或金屬凸塊之高度亦大多存在差異，導致半導體裝置面內容易被施加不均勻之應力。
另外，專利文獻2揭示在多層基板(印刷配線板)上介由凸塊連接第1半導體晶片(裝置)，第1半導體晶片介由中介層(interposer)連接於積層半導體裝置之例。
即使在無貫穿電極的區域形成金屬焊墊或金屬凸塊，據此來減低全體高度之不均勻之情況下，在有貫穿電極的區域和無貫穿電極的區域之間亦存在著熱傳導率大幅差異之問題。有貫穿電極區域因為貫穿電極存在於Si基板內之故，半導體裝置之表面側與背面側之熱傳導率較高。另外，在無貫穿電極的區域，不僅電極未直接接觸Si基板，貫穿電極不存在於Si基板內，熱傳導率明顯變低。此舉不僅降低積層半導體裝置產生之熱之散熱(冷卻)效果，於半導體裝置面內亦因為位置不同而產生溫度差，各區域之溫度差將成為引起半導體裝置之特性變動的原因。
專利文獻1：特開2003-133519號公報
專利文獻2：特開2008-263005號公報
通常，於半導體裝置配置貫穿電極時雖亦受到目的或設計內容之影響，但大多情況下無法將貫穿電極均等配置於半導體裝置內。另外，無貫穿電極區域係以和貫穿電極不同之材料構成，因而無助於半導體裝置之直接連接。
特別是在連接信賴性提升等之目的下，於貫穿電極端形成金屬焊墊或金屬凸塊時，不僅金屬焊墊或金屬凸塊之高度部分，就連有貫穿電極區域和無貫穿電極區域間之高度誤差亦會產生。因此，無貫穿電極區域基於完全未接觸，因而無助於半導體裝置之連接。另外，通常在積層半導體裝置時壓力會被施加於積層方向，在有貫穿電極區域和無貫穿電極區域，於半導體裝置面內會被施加不均勻之應力，如此則將導致半導體裝置之破損，或者引起元件特性之不良之可能性變高。
本發明目的在於提供即使在半導體裝置內之任意位置不均勻配置電性導通之貫穿電極時，亦可以實現高信賴性之半導體裝置之連接，以及高熱傳導率的積層半導體裝置及積層半導體裝置之製造方法。
本案申請人為解決上述問題，經由深刻檢討結果發現，藉使用和電性導通之貫穿電極不同的電性不導通之電極、亦即所謂虛擬之電極，將彼等電極均等配置於半導體裝置面內，則於半導體裝置面內不會被施加不均勻之應力，可以獲得高信賴性之半導體裝置之連接，可獲得具有高熱傳導率之積層半導體裝置，而完成本發明。
第1發明之特徵為，(1)積層半導體裝置，係將具備電性導通之貫穿電極與電性不導通之電極的半導體裝置複數個予以積層而成。
於(1)，(2)可於上述兩電極之電極端形成金屬焊墊或金屬凸塊。金屬焊墊或金屬凸塊，係由元件面側使取出電極與電性導通之貫穿電極之間介由配線層實施電性導通。電性導通之貫穿電極係介由配線層對元件區域之電路動作帶來影響。相對於此，電性不導通之電極，基於未到達配線層，因而對元件之電路動作不會造成影響。
於(2)，(3)可考慮將上述金屬焊墊或金屬凸塊，形成於元件面側或半導體裝置背面側之其中一方，或(4)將上述金屬焊墊或金屬凸塊，形成於元件面側及半導體裝置背面側之兩方。
於(1)，(5)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，均勻配置於上述半導體裝置內。於(5)，(6)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，於上述半導體裝置內之至少元件區域以格子狀均勻配置。
於(2)，(7)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，均勻配置於上述半導體裝置內。於(7)，(8)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，於上述半導體裝置內之至少元件區域以格子狀均勻配置。
於(3)，(9)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，均勻配置於上述半導體裝置內。於(9)，(10)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，於上述半導體裝置內之至少元件區域以格子狀均勻配置。
於(4)，(11)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，均勻配置於上述半導體裝置內。於(11)，(12)較好是將上述電性導通之貫穿電極與上述電性不導通之電極，於上述半導體裝置內之至少元件區域以格子狀均勻配置。
第2發明之特徵為，(13)積層半導體裝置之製造方法，係具有：
(a)對半導體基板之元件面側之相反側的基板背面進行硏磨的工程；
(b)由上述基板背面對電性不導通之電極孔進行加工的工程；
(c)由上述基板背面對電性導通之貫穿電極孔進行加工的工程；
(d)於上述兩電極孔中沈積側壁絕緣膜、進行加工，進而埋設電極材而形成電極的工程；
(e)進行上述兩電極端之平坦化而形成半導體裝置的工程；及
(f)將藉由上述(a)～(e)之工程而獲得之半導體裝置複數個予以積層的工程。
於(13)，(14)可以另外具有由
(g)於上述半導體基板上之元件面側形成金屬焊墊或金屬凸塊的工程；及
(h)於上述半導體基板上之上述貫穿電極側形成金屬焊墊或金屬凸塊的工程，之中選擇之至少之一工程。
於(13)，(15)較好是，上述側壁絕緣膜之加工，係除去沈積於電極內之絕緣膜之孔底絕緣膜之同時，加工直至元件面側之電極面為止。
第3發明之特徵為，(16)積層半導體裝置之製造方法，係具有：
(a)對半導體基板之元件面側之相反側的基板背面進行硏磨的工程；
(i)於上述基板背面沈積遮罩材的工程；
(j)作成用於加工電性不導通之電極孔的遮罩，而進行加工的工程；
(k)作成用於加工電性導通之貫穿電極孔的遮罩，而進行加工的工程；
(d)於上述兩電極孔中沈積側壁絕緣膜、進行加工，進而埋設電極材而形成電極的工程；
(e)進行上述兩電極端之平坦化而形成半導體裝置的工程；及
(f)將藉由上述(a)～(e)之工程而獲得之半導體裝置複數個予以積層的工程。
於(16)，(17)較好是另具有由
(g)於上述半導體基板上之元件面側形成金屬焊墊或金屬凸塊的工程；及
(h)於上述半導體基板上之上述貫穿電極側形成金屬焊墊或金屬凸塊的工程，之中選擇之至少之一工程。
於(16)，(18)較好為上述側壁絕緣膜之加工，係除去沈積於電極內之絕緣膜之孔底絕緣膜之同時，加工直至元件面側之電極面為止。
第4發明之特徵為，(19)積層半導體裝置之製造方法，係具有：
(l)於半導體基板之一面埋設電極材而形成電性導通之貫穿電極的工程；
(m)硏磨半導體基板之另一面，使電性導通之貫穿電極露出的工程；
(b’)保護上述露出面之同時，由和上述露出面呈同一方向之面對電性不導通之電極孔進行加工的工程；
(d’)於上述電性不導通之電極孔中埋設電極材而形成電極的工程；
(e)進行上述兩電極端之平坦化而形成半導體裝置的工程；及
(f’)將藉由上述(l)～(e)之工程而獲得之半導體裝置複數個予以積層的工程。
於(19)，(20)較好是另具有由
(g)於上述半導體基板上之元件面側形成金屬焊墊或金屬凸塊的工程；及
(h)於上述半導體基板上之上述貫穿電極側形成金屬焊墊或金屬凸塊的工程，之中選擇之至少之一工程。
通常，將形成有貫穿電極之半導體裝置予以積層時所使用的半導體裝置可以大類區分為，如圖1所示，在元件面側與半導體裝置背面側未形成有凸形之金屬焊墊或金屬凸塊8或9者；如圖2所示，在元件面側或半導體裝置背面側之其中一方形成有金屬焊墊或金屬凸塊8或9之凸形之電極者；以及如圖3所示，在元件面側或半導體裝置背面側之雙方形成有凸形之金屬焊墊或金屬凸塊8或9之者。於圖1，基板1通常為Si基板，在其表面側被製作之元件區域2，係被形成CMOS電路或記憶體元件等，於彼等上部被形成保護膜3及取出電極4，此乃大多情況者。
將圖1之半導體裝置之元件面側與半導體裝置背面側接合而積層複數個半導體裝置時，不會發生金屬焊墊或金屬凸塊引起之高度不均勻。將該半導體裝置之取出電極4與電性導通之貫穿電極5予以連接時，通常大多情況下，無貫穿電極的區域7之接觸面係不供作連接之用，因此無法藉由無貫穿電極的區域7來強化接合力量。另外，基於無凹凸、平坦性高，因此元件面側之取出電極4與貫穿電極5之高度精確度不佳時，Si基板厚度之面內分布變為不均勻惡化而導致Si基板之彎曲時，半導體裝置面內將被施加不均勻之應力，容易導致連接不良。在被連接之電極面積變為越小，數目變為越多時該問題成為越顯著。
將圖2之半導體裝置之元件面側與半導體裝置背面側接合而積層複數個半導體裝置時，其中一方側之金屬焊墊或金屬凸塊8或9之高度部分，將導致有貫穿電極之區域6與無之區域7間之高度不均勻，雖然元件側之取出電極4與貫穿電極5之高度精確度多少會惡化，但是乃難以引起連接不良，此為其優點。但是，未形成有貫穿電極的區域7，基於其中一方側之金屬焊墊或金屬凸塊8或9之高度不均勻，積層時之壓力容易引起Si基板之彎曲或應力集中等，引起Si基板之破損或元件特性變動等亦變高。
將圖3之半導體裝置之元件面側與半導體裝置背面側接合而積層複數個半導體裝置時，基於兩側之金屬焊墊或金屬凸塊8或9，和圖2比較，即使元件側之取出電極4之高度與貫穿電極側之電性導通之貫穿電極5之高度精確度呈現惡化，進而使Si基板厚度之面內分布不均勻而惡化情況下，亦可以抑制連接不良。但是，積層時係由元件面側與半導體裝置背面側之兩面承受壓力之影響，因此半導體裝置面內之應力不均勻之發生無法被抑制。
如上述說明，積層半導體裝置時，電極之連接不良、各電極之高度差異、以及Si基板之平坦性之間存在著密不可分之關係。
如圖4所示，可以考慮在無貫穿電極的區域7形成金屬焊墊或金屬凸塊10等，據以減少電極彼此之連接不良之同時，提升Si基板之平坦性。但是，此一方法中，在電性導通之貫穿電極5之材料與無貫穿電極的區域7之接觸面基於材料差異，將導致和無貫穿電極的區域7上被形成之金屬焊墊或金屬凸塊10之間的密接性惡化，或者在取出電極4之端或電性導通之貫穿電極5之端所形成之金屬焊墊或金屬凸塊8、9之高度差異等問題。另外，由圖亦可知，在無貫穿電極的區域7被作成之金屬焊墊或金屬凸塊10，基於未直接接觸Si基板1，因此和有貫穿電極之區域6比較，熱傳導率會惡化。
本發明有鑑於上述問題，目的在於提供如圖5之半導體裝置面內之電極之均勻配置圖所示，除了電性導通之貫穿電極11以外亦將電性不導通之電極12，均勻地(例如格子狀)配置於半導體裝置13，如此則可以抑制金屬焊墊或金屬凸塊引起之高度不均勻之同時，可以提高熱傳導率之方法。
首先，說明電極之形狀。
本發明使用之電性導通之貫穿電極之直徑或形狀、其間隔並未特別限定，電極為圓柱時其直徑(或長度)為0.3～200μm範圍，間隔為電極直徑之5倍～1/5程度為較好(例如電極直徑為10μm時間隔為50μm～2μm之範圍)。
電極之直徑小於0.3μm時，電極之靜電容量變大之同時，電阻本身亦增加，虛擬之電極之利用優點變少。反之，電極之直徑大於200μm時，半導體裝置內之電極之面積佔比變大，能配置半導體元件之面積變小，虛擬之電極之利用優點變少。
電極間隔大於直徑之5倍時，無電極區域增加太多，對該區域進行積層加壓時之應力容易集中。另外，電極間隔小於直徑之1/5時，相鄰電極間連接之可能性變高。
另外，電性不導通之電極之直徑或其間隔亦無特別限制，可以和電性導通之貫穿電極同樣考量。但是，於電極端形成金屬凸塊等時，較好是電性導通之貫穿電極與電性不導通之電極成為同一形狀。此乃因為形成金屬凸塊等時，凸塊形狀不同時，凸塊高度會變化，因此藉由其他方法再度調整凸塊高度時不限定於此。
以下說明電極之深度(長度)。
通常、電極之深度非以形狀為優先被決定者，就電路設計之觀點而言，係由最終之積層數及其厚度之限制值，製程上之技術限制等來決定。電極之深度越淺，亦即晶圓厚度或晶片厚度越薄時，不僅薄厚度之晶圓厚度或晶片厚度之控制變難，晶圓或晶片之處理以及作業亦變難，晶圓或晶片容易破損。
反之，電極之深度越深，亦即晶圓厚度或晶片厚度變為越厚時，小徑(高深寬比)孔之形成變為困難。當然，電極之深度越深，電阻值亦增加，靜電容量亦增加，不利於虛擬之電極之使用。通常，作為信號線使用之電極之深度較好是100μm以下，較理想為5～50μm之範圍。
另外，電性導通之貫穿電極係貫穿基板而需要和元件面側之內部電極(或元件區域最上部之取出電極)接觸，但是電性不導通之電極不貫穿基板而停止於基板這邊乃重要者。電性不導通之電極太早停止於元件區域這邊時，基於基板內不存在電極之部分之影響，就熱傳導率觀點而言為不利。反之，貫穿時，會對元件面側之電路帶來不良影響。因此，較好是電性不導通之電極之深度(長度)僅較電性導通之貫穿電極之深度(長度)稍微淺。理想上，較好是由元件區域分離1μm以上。
同樣地，貫穿基板的電性導通之貫穿電極，其和元件區域間之距離太近時對電路特性會有不良影響，因此，電性導通之貫穿電極較好是配置於由元件區域起分離數μm，理想為1μm以上之位置。
以下說明電極之形成方法。通常，電極之形成方法可以大分為前鑽孔(via-First)與後鑽孔(via-Last)。
如圖6所示，前鑽孔，係在半導體裝置完成前，於此為元件區域2之製作前欲形成電性導通之貫穿電極孔15，定位精確度高、適合於微細電極之形成。於貫穿電極15之中，沈積貫穿電極內之側壁絕緣膜16，之後形成填埋電極17，最後使填埋電極17之端平坦化，而形成個別電性獨立之電性導通之貫穿電極5。此情況下，之後接續之製程熱處理溫度大多較高，因此，作為貫穿電極材料大多使用多晶矽(Poly-Si)或鎢(W)等。另外，亦有在元件區域2製作之後形成貫穿電極孔15，但此情況下，之後接續之製程熱處理溫度可以抑制為較低，因此大多使用Cu(銅)等之金屬。
電性導通之貫穿電極5之形成後，形成元件區域2、配線層14、取出電極4，完成半導體裝置。之後，於取出電極4上形成元件面側之金屬焊墊或金屬凸塊8之後，藉由基板硏磨使基板薄化，露出貫穿電極端而獲得貫穿電極露出面18。以不堵塞貫穿電極露出面18的方式藉由保護膜3保護半導體裝置背面側，最後，形成半導體裝置背面側之金屬焊墊或金屬凸塊9。
如上述說明，前鑽孔時，欲形成電性不導通之電極時，於該區域無法配置電路，因而無法使用之浪費之區域增加。因此，前鑽孔時，同時作成電性導通之貫穿電極與電性不導通之電極乃極為困難者。
於前鑽孔欲形成電性不導通之電極時，須於半導體裝置之完成後，如圖7(1)所示，薄化基板使電性導通之貫穿電極5由基板背面露出之後，形成(貫穿電極露出面18)、電性不導通之電極19。
首先，藉由某一方法將電性導通之貫穿電極露出面18覆蓋之同時，進行電性不導通之電極孔19之加工，對電極孔19內部1之側壁絕緣膜16之沈積與填埋電極17之形成，之後進行17端之平坦化，而形成電性不導通之電極20。之後，藉由微影成像技術與乾蝕刻工程，進行電性導通之貫穿電極5之端之開口，於兩電極5與20之端形成電極之後，進行平坦化處理來調整電性導通之貫穿電極5與電性不導通之電極20之端之高度。最後，欲於兩電極端形成金屬焊墊或金屬凸塊9，不僅製程時間變長，製程成本亦變高等諸多問題存在。
如上述說明，欲調整電極之高度時，可於電極形成後削薄兩電極端而調整高度之方法，另外，薄化基板時，在電性導通之貫穿電極露出基板表面之稍前停止薄化，於此狀態下形成電性不導通之電極，之後，依據各Si基板進行電極之加工而調整兩電極之高度之法法亦可。
另外，如圖8所示，後鑽孔，係在半導體裝置完成後薄化基板之後，由元件面側之相反側之基板背面形成貫穿電極。基於薄的基板之處理方法之問題，或熱處理溫度之限制(通常於強固之支撐基板等藉由樹脂或接著劑等任一方法予以貼合)等，而容易受到製程之限制。但是，容易大略同時作成電性導通之貫穿電極5與電性不導通之電極20。
圖8表示大略同時作成電性導通之貫穿電極5與電性不導通之電極20之方法。首先，於完成之半導體裝置之元件面側形成金屬焊墊或金屬凸塊8，之後，硏磨基板使薄化。之後，進行電性不導通之電極用的微影成像技術工程與電極孔19之加工(不貫穿基板)，之後，進行電性導通之貫穿電極用的微影成像技術工程與其之貫穿電極孔15之加工(使貫穿基板直至元件側為止)。
阻劑除去之後，於電性導通之貫穿電極孔15與電性不導通之電極孔19之兩電極孔同時沈積側壁絕緣膜16之後，除去電性導通之貫穿電極孔15之孔底絕緣膜之全部。此時，於電性導通之貫穿電極孔15之孔底存在元件分離絕緣膜或層間絕緣膜等時，彼等亦同時被除去。除去孔底絕緣膜之全部之後，形成填埋電極17，最後進行電極端之平坦化。
如此則，可以同時作成電性導通之貫穿電極5與電性不導通之電極20。此情況下，電性導通之貫穿電極5之端之高度與電性不導通之電極20之端之高度成為相同。最後，於兩電極端形成金屬焊墊或金屬凸塊9，而獲得積層半導體裝置。
另外，如圖9所示，對電極加工用遮罩採取對策，可以更簡單作成電性導通之貫穿電極5與電性不導通之電極20。
如圖9(1)所示，薄化完成之半導體裝置之後，沈積作為硬質遮罩之CVD氧化膜21。首先，於CVD氧化膜21之表面，進行電性不導通之電極用的微影成像技術工程與該電極用之硬質遮罩之加工。此時，CVD氧化膜並未全部被加工而殘留適當之厚度，決不使露出Si表面。接著，對該CVD氧化膜21進行電性導通之貫穿電極用的微影成像技術工程，進行該貫穿電極用之硬質遮罩之加工。此時，此時，CVD氧化膜21全部被除去而使Si表面露出。於此狀態下，進行電性導通之貫穿電極孔15之加工時，CVD氧化膜21之薄的區域較快被蝕刻而被除去，Si呈露出而作為電性不導通之電極用之孔，時電性不導通之電極孔19被形成，因此可以同時形成電性導通之貫穿電極孔15與電性不導通之電極孔19。之後，經由圖8(5)～(7)之工程，獲得和圖8同樣之積層半導體裝置。
以下參照圖10之流程圖，以圖8為例說明半導體裝置之積層方法及積層半導體裝置之一實施形態，係以後鑽孔為例加以說明。
首先，於完成之半導體裝置之元件側形成金屬焊墊或金屬凸塊8。該金屬凸塊8之佈局，係和該元件面側之相反側之半導體裝置背面側成為同一佈局，因此積層時，係於同一位置呈重疊的方式進行佈局。在藉由捲帶等對形成有該金屬凸塊8的元件面施予保護之狀態下，使基板薄化。
之後，於薄化之基板之背面，進行電性不導通之電極20用的微影成像技術工程與其之電極孔19之加工(不貫穿基板)，之後，進行電性導通之貫穿電極5用的微影成像技術工程與其之貫穿電極孔15之加工(使貫穿基板直至元件側為止)。於電性導通之貫穿電極孔15與電性不導通之電極孔19，藉由CVD氧化膜來沈積側壁絕緣膜16，藉由乾蝕刻完全除去孔底之CVD氧化膜、元件分離絕緣膜、層間絕緣膜等，使元件側內部之電極露出。之後，於兩電極之內壁藉由濺鍍裝置沈積種層(Ta/Cu)之後，藉由銅(Cu)鍍層完全填埋電極內而形成填埋電極17，最後藉由CMP使兩電極端平坦化。
接著，於兩電極端進行金屬凸塊9之形成用的微影成像技術工程，藉由濺鍍裝置沈積種金屬之後，進行金屬凸塊9用之金屬鍍層。藉由CMP平坦化鍍層後之金屬凸塊之後，除去阻劑而於半導體裝置背面側形成金屬凸塊9。如此則，獲得積層半導體裝置。
將此狀態之積層半導體裝置之元件側與另一積層半導體裝置之半導體裝置背面側進行定位，施加適當之加熱與壓力予以積層。此時，凸塊彼此之連接係以暫固定之程度實施連接。進行目的之積層數之積層後，作為實質連接而藉由較暫時連接更強之壓力時施加壓而將積層半導體彼此予以連接。藉由切片工程將獲得之積層半導體裝置切斷，獲得積層半導體晶片。由該積層半導體晶片側面填充填料(under-fill)劑，最後加熱硬化填料劑而完成積層半導體裝置。
以下更詳細說明本發明之實施形態，但本發明不限定於以下實施形態之內容。
(第1實施形態)
於此，說明以後鑽孔方式形成有貫穿電極之積層半導體裝置之實施形態。首先，說明於完成之半導體裝置之元件側形成金屬凸塊之方法。於側壁絕緣膜之最上部，於面內均勻配置以Al形成之取出用之Al電極，彼等之高度均為同一。介由電路設計事先形成和內部電路之間成為電性導通之Al電極與電性不導通之Al電極之雙方。
藉由濺鍍裝置沈積成為種之金屬，阻劑塗布之後，藉由微影成像技術僅於Al電極區域實施開口，之後，藉由鍍層於開口部成長金屬。作為金屬材料通常較好是使用Au、Cu、Ni等，但亦有使用焊接材料之Sn(錫)。另外，金屬鍍層材料並非一種，而可為複數種。之後，為整合金屬凸塊高度，而使金屬凸塊上端平坦化。平坦化之後，除去阻劑，藉由溼蝕刻除去種金屬，僅於Al金屬上形成金屬凸塊。
於元件側被形成有凸塊，因此，以保護帶保護凸塊面之狀態下將晶圓薄化至30μm。晶圓之薄化可使用通常之背面硏磨裝置進行，硏磨面被施予應力消除處理。
以下說明由上述半導體裝置之背面形成電極之方法。薄化之半導體裝置，基於無法依自重來保持而被貼合於支撐基板。首先，為於基板背面形成電性不導通之電極用之孔，而使用氧化膜作為硬質遮罩。該硬質遮罩，不僅為防止電極與Si基板，以及電極間之導通，亦作為背面之保護膜機能。使用200℃以下之低溫可以成膜的CVD氧化膜。
硬質遮罩用之微影成像技術工程之後，藉由乾蝕刻進行電性不導通之電極孔用之硬質遮罩加工。此時，並非完全除去硬質遮罩，而是於途中停止加工。不加工而殘餘之氧化膜之膜厚，係由Si與氧化膜之選擇比來決定。此情況下，電性不導通之電極孔之深度最終被調整為27～29μm。
電性不導通之電極孔用之硬質遮罩加工後，再度藉由微影成像技術工程進行電性導通之貫穿電極用之硬質遮罩加工。此情況下，電性導通之貫穿電極區域之硬質遮罩完全被除去，直至Si基板為止被露出。如此則，電性導通之貫穿電極用之硬質遮罩圖案與電性不導通之硬質遮罩圖案之2種類可於同一面上。
使用該硬質遮罩，藉由乾蝕刻加工電性導通之貫穿電極孔。此時，雖完全貫穿Si基板，但硬質遮罩用之氧化膜係設為殘留之膜厚。此時，電性不導通之電極，係在硬質遮罩未完全加工之殘留之氧化膜厚度分之範圍內，使電極孔之深度被實施淺加工。
接著，為於電極內之側面形成絕緣膜，而沈積低溫成膜CVD氧化膜。電極內之孔底絕緣膜藉由乾蝕刻予以除去，孔底之元件區域之元件分離絕緣膜與電極之連接用的金屬配線為止之層間絕緣膜亦需要同時除去。最終係將孔底之絕緣膜予以除去，直至到達元件側所形成之承受側之金屬電極(配下層)為止。該承受側之金屬電極係和電路呈現電性連接。
以適當之洗淨液洗淨電極內之後，藉由濺鍍裝置形成阻障膜與種層之Cu。之後，藉由鍍層法於電極內填充Cu，藉由CMP除去多餘之Cu，同時形成電性導通之貫穿電極及電性不導通之電極。
以下說明在背面電極端形成金屬凸塊之方法。藉由和在元件側形成之方法同一之方法予以作成。藉由濺鍍裝置形成成為種之金屬，阻劑塗布之後，藉由微影成像技術僅於電極區域實施開口，之後，藉由鍍層於開口部成長金屬。除去阻劑之後，藉由溼蝕刻除去種金屬，僅於電極端形成金屬凸塊。
將在元件面側與半導體裝置背面側之雙方形成有凸塊的積層半導體裝置，由支撐基板取下，藉由切片器分離為晶片，獲得兩面附加有凸塊的電極晶片22。
以下說明被分離為各晶片之兩面附加有凸塊的電極晶片22之積層方法。如圖11之積層半導體裝置之實施形態所示，於積層之最下方之晶片，係和上述說明之半導體裝置不同，為以介面專用方式被製作之介面晶片23。該介面晶片23，主要目的為使被積層之兩面附加有凸塊的電極晶片22與安裝基板25再度實施配線。
又，該介面晶片23之厚度為200μm之厚度。此乃因為兩面附加有凸塊的電極晶片22為極薄之30μm，若僅積層該薄之晶片時，晶片積層時產生晶片彎曲、破損之可能性變高，無法進行高信賴性之積層。為防止此一不良情況，僅最下方之介面晶片23設為晶片不會產生彎曲之厚度。
進行介面晶片23與兩面附加有凸塊的電極晶片22之定位，使用接合裝置進行每一晶片之逐次積層。每一晶片之逐次積層，剛開始並非實質連接，而是進行連接力較弱之暫時連接。在目的之積層數為止暫時連接之後，最後進行實質連接而由晶片之上至下為止全體施予強之壓力及熱實施連接。將如此獲得之積層半導體裝置24介由焊接凸塊27連接於安裝基板25。
針對將實質連接完成後之積層半導體裝置24連接於安裝基板25之後，於兩面附加有凸塊的電極晶片22彼此之間、兩面附加有凸塊的電極晶片22與介面晶片23之間、介面晶片23與安裝基板25之間，填充填料劑26之方法予以說明。由積層半導體裝置24之周邊注入填料劑26。此時，故意不提供壓力或流速，藉由毛細管現象使填料劑26滲入各間隙。在填料劑26完全埋入各間隙之後，藉由熱處理使填料劑26固化，而獲得連接信賴性高的積層半導體裝置24。
如此獲得之積層半導體裝置以A表現。
使用一定數目之所獲得之積層半導體裝置A，溫度循環於-25℃～125℃之間變化，重複元件動作，實施該溫度循環時之凸塊連接信賴性試驗。該凸塊連接信賴性試驗之結果設為100%時，將對於以下比較例1、2、3之相對結果表示於表1。
(比較例1)
於第1實施形態之中，除未形成電性不導通之電極以外，均進行同樣之操作而獲得積層半導體裝置。如此獲得之積層半導體裝置以B表現。
(比較例2)
於第1實施形態之中，除未形成電性不導通之電極，另外在電性導通之貫穿電極以外之區域未形成金屬凸塊以外，均進行同樣之操作而獲得積層半導體裝置。如此獲得之積層半導體裝置以C表現。
(比較例3)
於第1實施形態之中，除在元件面側未形成金屬凸塊，另外在半導體裝置背面側未形成金屬凸塊以外，均進行同樣之操作而獲得積層半導體裝置。如此獲得之積層半導體裝置以D表現。
(第2實施形態)
接著，說明以前鑽孔方式形成有貫穿電極之積層半導體裝置之實施形態。於形成元件區域與最初之金屬配線(M1)製作半導體裝置之後，由層間膜上形成電性導通之貫穿電極用孔之開口，於該貫穿電極孔內壁以CVD氧化膜沈積側壁絕緣膜。此時之貫穿電極深度為31μm。藉由濺鍍裝置形成種層(Ta/Cu)，藉由Cu鍍層於貫穿電極孔內填埋Cu之後，藉由CMP除去多餘之Cu並使平坦化，使貫穿電極彼此呈電性獨立。之後，形成金屬配線層。此時，該貫穿電極與配線層係電連接，因此該貫穿電極成為電性導通之貫穿電極。
配線層之形成後，於元件側最上部形成作為取出電極之Al電極。該Al電極被均勻配置於半導體裝置面內，彼等之高度均為同一。藉由電路設計事先形成和內部電路間呈現電性導通之Al電極與電性不導通之Al電極。
以下說明在Al電極上形成金屬凸塊之方法。藉由濺鍍裝置沈積成為種之金屬，阻劑塗布之後，藉由微影成像技術僅於Al電極區域形成開口，之後，藉由鍍層於開口部成長金屬。之後，為整合金屬凸塊高度，而使金屬凸塊上端平坦化。平坦化之後除去阻劑，藉由溼蝕刻除去種金屬，僅於Al金屬上形成金屬凸塊。
於元件側被形成有凸塊，因此，以保護帶保護凸塊面之狀態下將半導體裝置薄化至平均厚度成為32μm。半導體裝置之薄化可使用通常之背面硏磨裝置進行，硏磨面被施予應力消除處理。於此階段，貫穿電極端係未露出(圖7(1)之18)。
以下說明由上述半導體裝置之背面形成電性不導通之電極之方法。薄化之半導體裝置，基於無法依自重來保持而被貼合於支撐基板。首先，為於半導體裝置背面形成電性不導通之電極用之孔，而使用氧化膜作為硬質遮罩。使用200℃以下之低溫可以成膜的CVD氧化膜。
硬質遮罩用之微影成像技術工程之後，藉由乾蝕刻進行電性不導通之電極孔用之硬質遮罩加工。於電性不導通之電極孔內部沈積側壁絕緣膜之後，藉由濺鍍裝置形成種層(Ta/Cu)。之後，藉由Cu鍍層填埋電性不導通之電極孔，藉由CMP除去多餘之Cu使平坦化。
為使電性導通之貫穿電極端露出，依據已露出之電性不導通之電極之每一個使半導體裝置背面薄化。藉由該薄化使基板之平均厚度成為30μm。
之後，半導體裝置背面形成作為保護膜之CVD氧化膜，進行微影成像技術工程及乾蝕刻針對電性導通之貫穿電極端與電性不導通之電極端之兩方形成開口。使兩電極端露出之後，藉由濺鍍裝置形成種層(Ta/Cu)，藉由Cu鍍層於兩電極端成長Cu之後，藉由CMP除去多餘之Cu使平坦化。
以下說明在背面電極端形成金屬凸塊之方法。藉由和在元件側形成之方法同一之方法予以作成。藉由濺鍍裝置形成成為種之金屬，阻劑塗布之後，藉由微影成像技術僅於貫穿電極之區域實施開口，之後，藉由鍍層於開口部成長金屬。除去阻劑之後，藉由溼蝕刻除去種金屬，僅於貫穿電極端形成金屬凸塊，獲得在元件面側與半導體裝置背面側之雙方形成有凸塊的積層半導體裝置。
將在元件面側與半導體裝置背面側之雙方形成有凸塊的積層半導體裝置22，由支撐基板取下，藉由切片器分離為晶片，獲得兩面附加有凸塊的電極晶片22(圖11)。
被分離為晶片之兩面附加有凸塊的電極晶片22之積層方法係如上述。
如此獲得之積層半導體裝置以E表現。
使用一定數目之所獲得之積層半導體裝置E，溫度循環於-25℃~125℃之間變化，重複元件動作，實施該溫度循環時之凸塊連接信賴性試驗。該凸塊連接信賴性試驗之結果設為100%時，將對於以下比較例4、5、6之相對結果表示於表2。
(比較例4)
於第2實施形態之中，除未形成電性不導通之電極以外，均進行同樣之操作而獲得積層半導體裝置。如此獲得之積層半導體裝置以F表現。
(比較例5)
於第2實施形態之中，除未形成電性不導通之電極，另外在電性導通之貫穿電極以外之區域未形成金屬凸塊以外，均進行同樣之操作而獲得積層半導體裝置。如此獲得之積層半導體裝置以G表現。
(比較例6)
於第2實施形態之中，除在元件面側未形成金屬凸塊，另外在半導體裝置背面側未形成金屬凸塊以外，均進行同樣之操作而獲得積層半導體裝置。如此獲得之積層半導體裝置以H表現。
(產業上可利用性)
藉由形成和電性導通之貫穿電極不同的電性不導通之電極，可以兼顧良好控制性、高信賴性之連接技術與熱傳導率之提升。
依據形成有該電極之半導體裝置彼此積層而成之積層半導體裝置之製造條件，被形成於電極端之金屬焊墊或金屬凸塊之高度成為同一，而且均勻存在於面內，因此連接時施加之壓力引起之不均勻之應力變為不容易發生，可以減低連接不良。另外，電極呈現均勻分布，基板之熱傳導率變高，積層半導體裝置產生之熱可以有效散出(冷卻)。
由此，使用上述半導體裝置之積層半導體裝置可以顯現良好信賴性。
(發明效果)
依據本發明提供之積層半導體裝置及積層半導體裝置之製造方法，即使在半導體裝置內之任意位置不均勻地配置電性導通之貫穿電極時，亦可實現高信賴性之半導體裝置之連接，以及高熱傳導率。
1．．．基板
2．．．元件區域
3．．．保護膜
4．．．取出電極(元件側)
5．．．電性導通之貫穿電極(斷面)
6．．．有貫穿電極之區域
7．．．無貫穿電極之區域
8．．．元件側之金屬焊墊或金屬凸塊
9．．．半導體裝置背面側之金屬焊墊或金屬凸塊
10．．．被形成於貫穿電極區域之金屬焊墊或金屬凸塊
11．．．電性導通之貫穿電極端(平面)
12．．．電性不導通之電極端(平面)
13．．．半導體裝置
14．．．配線層
15．．．電性導通之貫穿電極孔
16．．．電極內之側壁絕緣膜
17．．．電極內之填埋電極
18．．．貫穿電極露出面
19．．．電性不導通之電極孔
20．．．電性不導通之電極(斷面)
21．．．CVD氧化膜
22‧‧‧兩面附加有凸塊的電極晶片
23‧‧‧介面晶片
24‧‧‧積層半導體裝置
25‧‧‧安裝基板
26‧‧‧填料劑
27‧‧‧焊接凸塊
圖1表示在元件面側與半導體裝置背面側不存在金屬焊墊或金屬凸塊之半導體裝置之積層圖。
圖2表示在元件面側與半導體裝置背面側之其中一方存在金屬焊墊或金屬凸塊之半導體裝置之積層圖。
圖3表示表示在元件面側與半導體裝置背面側之兩方存在金屬焊墊或金屬凸塊之半導體裝置之積層圖。
圖4表示在無貫穿電極區域形成有金屬焊墊或金屬凸塊之半導體裝置之積層圖。
圖5表示半導體裝置面內之電極之均勻配置圖。
圖6表示藉由via First之電極之形成例。
圖7表示藉由via First之電性不導通之電極之形成例。
圖8表示藉由via Last之電性導通之貫穿電極與電性不導通之電極之形成例。
圖9表示藉由對硬質遮罩採取對策，而一次形成via Last之電性導通之貫穿電極與電性不導通之電極之例。
圖10表示使用本發明之電極製作方法製作之積層半導體晶片之製造方法之流程圖。
圖11表示積層半導體裝置之實施形態。
22．．．兩面附加有凸塊的電極晶片
23．．．介面晶片
24．．．積層半導體裝置
25．．．安裝基板
26．．．填料劑
27．．．焊接凸塊

Claims (11)

  1. 一種積層半導體裝置，其特徵為將半導體裝置複數個予以積層而成，該半導體裝置係具備：電性導通之貫穿電極與電性不導通之電極，於上述兩電極之電極端形成有金屬焊墊或金屬凸塊，而且以使上述電性導通之貫穿電極貫穿基板而接觸上述半導體裝置元件面側之內部電極，使上述電性不導通之電極不貫穿基板而止於其前側的方式，在上述半導體裝置內之至少元件區域以格子狀均勻配置而成者。
  2. 如申請專利範圍第1項之積層半導體裝置，其中上述金屬焊墊或金屬凸塊，係形成於元件面側或半導體裝置背面側之其中一方。
  3. 如申請專利範圍第1項之積層半導體裝置，其中上述金屬焊墊或金屬凸塊，係形成於元件面側及半導體裝置背面側之兩方。
  4. 一種積層半導體裝置之製造方法，其特徵為具有：(a)對半導體基板之元件面側之相反側的基板背面進行研磨的工程；(b)由上述基板背面對電性不導通之電極孔進行加工的工程；(c)由上述基板背面對電性導通之貫穿電極孔進行加工的工程；(d)於上述兩電極孔中沈積側壁絕緣膜、進行加工，進而埋設電極材而形成電極的工程； (e)進行上述兩電極端之平坦化而形成半導體裝置的工程；及(f)將藉由上述(a)~(e)之工程而獲得之半導體裝置複數個予以積層的工程。
  5. 如申請專利範圍第4項之積層半導體裝置之製造方法，其中另具有由(g)於上述半導體基板上之元件面側形成金屬焊墊或金屬凸塊的工程；及(h)於上述半導體基板上之上述貫穿電極側形成金屬焊墊或金屬凸塊的工程，之中選擇之至少之一工程。
  6. 如申請專利範圍第4項之積層半導體裝置之製造方法，其中上述側壁絕緣膜之加工，係除去沈積於電極內之絕緣膜之孔底絕緣膜之同時，加工直至元件面側之電極面為止。
  7. 一種積層半導體裝置之製造方法，其特徵為具有：(a)對半導體基板之元件面側之相反側的基板背面進行研磨的工程；(i)於上述基板背面沈積遮罩材的工程；(j)作成用於加工電性不導通之電極孔的遮罩，而進行加工的工程；(k)作成用於加工電性導通之貫穿電極孔的遮罩，而進行加工的工程； (d)於上述兩電極孔中沈積側壁絕緣膜、進行加工，進而埋設電極材而形成電極的工程；(e)進行上述兩電極端之平坦化而形成半導體裝置的工程；及(f)將藉由上述(a)~(e)之工程而獲得之半導體裝置複數個予以積層的工程。
  8. 如申請專利範圍第7項之積層半導體裝置之製造方法，其中另具有由(g)於上述半導體基板上之元件面側形成金屬焊墊或金屬凸塊的工程；及(h)於上述半導體基板上之上述貫穿電極側形成金屬焊墊或金屬凸塊的工程，之中選擇之至少之一工程。
  9. 如申請專利範圍第7項之積層半導體裝置之製造方法，其中上述側壁絕緣膜之加工，係除去沈積於電極內之絕緣膜之孔底絕緣膜之同時，加工直至元件面側之電極面為止。
  10. 一種積層半導體裝置之製造方法，其特徵為具有：(l)於半導體基板之一面埋設電極材而形成電性導通之貫穿電極的工程；(m)研磨半導體基板之另一面，使電性導通之貫穿電極露出的工程； (b’)保護上述露出面之同時，由和上述露出面呈同一方向之面對電性不導通之電極孔進行加工的工程；(d’)於上述電性不導通之電極孔中埋設電極材而形成電極的工程；(e)進行上述兩電極端之平坦化而形成半導體裝置的工程；及(f’)將藉由上述(l)~(e)之工程而獲得之半導體裝置複數個予以積層的工程。
  11. 如申請專利範圍第10項之積層半導體裝置之製造方法，其中另具有由(g)於上述半導體基板上之元件面側形成金屬焊墊或金屬凸塊的工程；及(h)於上述半導體基板上之上述電極側形成金屬焊墊或金屬凸塊的工程，之中選擇之至少之一工程。
TW099111268A 2009-04-17 2010-04-12 And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device TWI416689B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/057767 WO2010119570A1 (ja) 2009-04-17 2009-04-17 積層半導体装置及び積層半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201110299A TW201110299A (en) 2011-03-16
TWI416689B true TWI416689B (zh) 2013-11-21

Family

ID=42982250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099111268A TWI416689B (zh) 2009-04-17 2010-04-12 And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device

Country Status (3)

Country Link
JP (1) JP5559773B2 (zh)
TW (1) TWI416689B (zh)
WO (1) WO2010119570A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5561811B1 (ja) * 2013-09-02 2014-07-30 国立大学法人東北大学 エッチング方法及びｌｓｉデバイスの製造方法、並びに３ｄ集積化ｌｓｉデバイス製造方法
JP2017041558A (ja) * 2015-08-20 2017-02-23 大日本印刷株式会社 貫通電極基板及びその製造方法
WO2024122643A1 (ja) * 2022-12-09 2024-06-13 国立大学法人東京大学 半導体装置、その製造方法、放熱膜形成方法及び配線構造体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152811A (ja) * 2002-10-28 2004-05-27 Sharp Corp 積層型半導体装置及びその製造方法
JP2006253587A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置及びその組立方法
JP2007250561A (ja) * 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152811A (ja) * 2002-10-28 2004-05-27 Sharp Corp 積層型半導体装置及びその製造方法
JP2007250561A (ja) * 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
JP2006253587A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置及びその組立方法

Also Published As

Publication number Publication date
JPWO2010119570A1 (ja) 2012-10-22
TW201110299A (en) 2011-03-16
JP5559773B2 (ja) 2014-07-23
WO2010119570A1 (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
US7830004B2 (en) Packaging with base layers comprising alloy 42
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
US9472483B2 (en) Integrated circuit cooling apparatus
TWI229890B (en) Semiconductor device and method of manufacturing same
JP4345808B2 (ja) 半導体装置の製造方法
TWI528505B (zh) 半導體結構及其製造方法
US20160329244A1 (en) Stacked Electronic Device and Method for Fabricating the Same
TWI517322B (zh) 半導體元件及其製作方法
US11842981B2 (en) Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
KR20130038215A (ko) 공정 균일성과 열 방산을 개선하기 위한 더미 티에스브이
JP2004022730A (ja) 半導体装置及びその製造方法
TW202209598A (zh) 半導體系統封裝及其製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
TWI416689B (zh) And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device
KR101095055B1 (ko) 반도체 소자의 제조 방법
US20200051915A1 (en) Die Interconnect Substrate, an Electrical Device, and a Method for Forming a Die Interconnect Substrate
TW201640976A (zh) 堆疊電子裝置及其製造方法
TWI742749B (zh) 封裝結構及其形成方法
TWI392071B (zh) 封裝結構及其製法
KR20090114492A (ko) 반도체 장치 및 그 제조 방법
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
WO2014024250A1 (ja) 配線基板およびその製造方法ならびに半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees